0
Organización y Arquitectura de Computadores<br />CIENCIAS DE LA COMPUTACIÓN<br />ESCUELA:<br />Ing. Greyson Alberca Prieto...
CAPÍTULO II<br />“Componentes del Computador y Bus del Sistema”<br />ulo<br />2<br />
Organización y Arquitectura de Computadores<br />CAPÍTULO II<br />“Componentes del Computador y Bus del Sistema”<br />Por:...
Contenidos<br />Organización del Computador<br />Componentes de computador y Buses<br />Memoria<br />Entrada/Salida<br />B...
Alternativas HW y SW<br />Capítulo II<br />Arquitectura de Computadores<br />5<br />
Capítulo II<br />Arquitectura de Computadores<br />6<br />Registros del procesador<br />Dentro de la CPU hay un conjunto d...
Registros de control y de estado.</li></ul>El registro visible al usuario es aquel que puede ser referenciado por medio de...
Registros de direccion.
Registro indice
Puntero de segmento.
Puntero depila</li></li></ul><li>Componentes de Alto nivel<br />Capítulo II<br />Arquitectura de Computadores<br />7<br />
Capítulo II<br />Arquitectura de Computadores<br />8<br />Registros del procesador(cont.) <br />Los registros de control y...
Registro de instrucción(IR)
Program status word(PSW) contiene codigos de condicion  junto con otras informaciones de estado.
Signo.                                     Supervisor
Cero. 			  Igualdad.</li></ul>Acarreo. Se produce acarreo mas alla del bit mas significativo.<br /><ul><li>Desbordamiento.
Habilitar/Inhabilitar interrupciones.</li></li></ul><li>Capítulo II<br />Arquitectura de Computadores<br />9<br />Registro...
 Procesadro-A/S: Se transfieren datos desde o hacia un dispositivo de periferico(entre el procesador y un modulo de E/S).
 Tratamiento de datos:El procesador realiza alguna operación artmetica o logica sobre los datos.
 Control: La instrucción pide se altere la secuencia de ejecucion.</li></ul>Ejemplo: El uP lee una instrucción  149 (PC=15...
Capítulo II<br />Arquitectura de Computadores<br />10<br />Ejemplo<br />Sea una maquina  hipotetica cuyas caracteristicas ...
 Tanto las instrucciones como los datos son de 16 bits de longitud.
 El formato de instrucción dedica 4 (16 codigos de operación diferentes)bits para el codigo de operación y 12(4096=4K pala...
Registros internos de la CPU:
Contador de progarma(PC):direccion de la instrucción a ser leida.
Registro de instrucción(IR):Instrucción que esta ejecutandose
Acumulador(AC): Almacenamiento temporal</li></ul>0                 3  4                                15<br />Cod . Op.<b...
Capítulo II<br />Arquitectura de Computadores<br />11<br />Ejemplo(cont.)<br /><ul><li>Lista parcial de los codigos de ope...
   0001 = Cargar de la memoria la acumulador.
   0010 = Almacenar el AC en memoria.
   0101 = Sumar al AC el contenido de la memoria</li></ul>Registros de la CPU<br />Memoria<br />1  9  4  0<br />PC<br />3 ...
Capítulo II<br />Arquitectura de Computadores<br />12<br />Ejemplo(cont.)<br /><ul><li>Los primeros 4 bits del IR indican ...
Capítulo II<br />Arquitectura de Computadores<br />13<br />Ejemplo(cont.)<br />Se incrementa el PC y se lee la instrucción...
Capítulo II<br />Arquitectura de Computadores<br />14<br />Ejemplo(cont.)<br />El contenido anterior del acumuladory el co...
Capítulo II<br />Arquitectura de Computadores<br />15<br />Ejemplo(cont.)<br />Se incrementa el PC y se lee la instrucción...
Capítulo II<br />Arquitectura de Computadores<br />16<br />Ejemplo(cont.)<br />El contenido de AC se almacena en la ubicac...
Funcionamiento del Computador<br />Capítulo II<br />Arquitectura de Computadores<br />17<br />
Tipos de Instrucciones<br />La instrucción captada se almacena en el registro de instrucción<br />(IR). El CPU interpreta ...
CPU-ES Transferir datos a o desde el exterior mediante transferencias entre el CPU y un módulo de E/S.
Procesamiento de datos El CPU debe realizar alguna operación aritmética o lógica con los datos.
Control Alteración de la secuencia de ejecución.</li></ul>	Una instrucción puede implicar una combinación de las acciones ...
Ejecución de un Programa<br />Capítulo II<br />Arquitectura de Computadores<br />19<br />
Diagrama de Estados ciclos de instrucción<br />Capítulo II<br />Arquitectura de Computadores<br />20<br />
Interrupciones<br />Programa Generada por alguna condición como resultado de la ejecución de una instrucción (desbordamien...
Ejecución de Interrupciones<br />Capítulo II<br />Arquitectura de Computadores<br />22<br />
Ejecución de I. con E/S corta<br />Capítulo II<br />Arquitectura de Computadores<br />23<br />
Ejecución de I con E/S larga<br />Capítulo II<br />Arquitectura de Computadores<br />24<br />
Ejecución de I. con Interrupciones<br />Capítulo II<br />Arquitectura de Computadores<br />25<br />
Estados del ciclo de Inst. con interrupción<br />Capítulo II<br />Arquitectura de Computadores<br />26<br />
Tratamiento de Interrupciones<br />Capítulo II<br />Arquitectura de Computadores<br />27<br />
Interrupciones múltiples<br />Capítulo II<br />Arquitectura de Computadores<br />28<br />Deshabilitar interrupciones<br />...
Upcoming SlideShare
Loading in...5
×

Arquitectura de Computadores Capitulo II

14,326

Published on

Componentes del Computador y Bus del Sistema
Ponente: Greyson Alberca Prieto

Published in: Education, Technology
1 Comment
3 Likes
Statistics
Notes
No Downloads
Views
Total Views
14,326
On Slideshare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
619
Comments
1
Likes
3
Embeds 0
No embeds

No notes for slide

Transcript of "Arquitectura de Computadores Capitulo II"

  1. 1. Organización y Arquitectura de Computadores<br />CIENCIAS DE LA COMPUTACIÓN<br />ESCUELA:<br />Ing. Greyson Alberca Prieto<br />PONENTE:<br />I BIMESTRE<br />BIMESTRE:<br />Octubre– Febrero 2009<br />CICLO:<br />UNIDAD<br />VIDEOCONFERENCIAS<br />
  2. 2. CAPÍTULO II<br />“Componentes del Computador y Bus del Sistema”<br />ulo<br />2<br />
  3. 3. Organización y Arquitectura de Computadores<br />CAPÍTULO II<br />“Componentes del Computador y Bus del Sistema”<br />Por: Greyson Alberca<br />ulo<br />3<br />
  4. 4. Contenidos<br />Organización del Computador<br />Componentes de computador y Buses<br />Memoria<br />Entrada/Salida<br />Bibliografía・Organización y Arquitectura de Computadores, William Stalling<br />Capítulo II<br />Arquitectura de Computadores<br />4<br />
  5. 5. Alternativas HW y SW<br />Capítulo II<br />Arquitectura de Computadores<br />5<br />
  6. 6. Capítulo II<br />Arquitectura de Computadores<br />6<br />Registros del procesador<br />Dentro de la CPU hay un conjunto de registros que ofrecen un nivel de memoria mas rapido y pequeño que la memoria principal.<br /><ul><li>Registros visible al usuario.
  7. 7. Registros de control y de estado.</li></ul>El registro visible al usuario es aquel que puede ser referenciado por medio del lenguaje maquina que ejecuta el procesador; accesible a todos los programas tanto los de aplicación como los del sistema; los registros normalmente disponibles son:<br /><ul><li>Registro de datos.
  8. 8. Registros de direccion.
  9. 9. Registro indice
  10. 10. Puntero de segmento.
  11. 11. Puntero depila</li></li></ul><li>Componentes de Alto nivel<br />Capítulo II<br />Arquitectura de Computadores<br />7<br />
  12. 12. Capítulo II<br />Arquitectura de Computadores<br />8<br />Registros del procesador(cont.) <br />Los registros de control y de estado se emplean para controlar las operaciones del procesador, la mayor parte de estos registros no son visibles para los usuarios , algunos pueden ser accesibles a las instrucciones de maquina ejecutadas en un modo de control.<br />MAR: Memory Address Register.<br />MBR: Memory Buffer Register.<br />IOAR: Input Output Address Register.<br />IOBR: Input Output Buffer Register.<br />Ademas de estos los siguientes registros son esenciales en la ejecucion de instrucciones.<br /><ul><li>Contador de programa(PC).
  13. 13. Registro de instrucción(IR)
  14. 14. Program status word(PSW) contiene codigos de condicion junto con otras informaciones de estado.
  15. 15. Signo. Supervisor
  16. 16. Cero. Igualdad.</li></ul>Acarreo. Se produce acarreo mas alla del bit mas significativo.<br /><ul><li>Desbordamiento.
  17. 17. Habilitar/Inhabilitar interrupciones.</li></li></ul><li>Capítulo II<br />Arquitectura de Computadores<br />9<br />Registros del procesador(cont.)<br />El procesador lee una instrucción de la memoria(se incrementa el PC).<br />La instrucción se carga en un registro del procesador (IR)<br /><ul><li> Procesador- memoria: Se transfiren datos a memoria o viceversa.
  18. 18. Procesadro-A/S: Se transfieren datos desde o hacia un dispositivo de periferico(entre el procesador y un modulo de E/S).
  19. 19. Tratamiento de datos:El procesador realiza alguna operación artmetica o logica sobre los datos.
  20. 20. Control: La instrucción pide se altere la secuencia de ejecucion.</li></ul>Ejemplo: El uP lee una instrucción 149 (PC=150) esta especifica que la siguienteinstruccion sea la de la ubicación 182, el UP debe ajustar entonces el PC=182<br />
  21. 21. Capítulo II<br />Arquitectura de Computadores<br />10<br />Ejemplo<br />Sea una maquina hipotetica cuyas caracteristicas son :<br /><ul><li> El procesador tiene un unico registro de datos el Acumulador(AC).
  22. 22. Tanto las instrucciones como los datos son de 16 bits de longitud.
  23. 23. El formato de instrucción dedica 4 (16 codigos de operación diferentes)bits para el codigo de operación y 12(4096=4K palabras) bits para direccionar la memoria directamente.
  24. 24. Registros internos de la CPU:
  25. 25. Contador de progarma(PC):direccion de la instrucción a ser leida.
  26. 26. Registro de instrucción(IR):Instrucción que esta ejecutandose
  27. 27. Acumulador(AC): Almacenamiento temporal</li></ul>0 3 4 15<br />Cod . Op.<br />Direccion<br />0 1 15 <br />S<br />Magnitud<br />
  28. 28. Capítulo II<br />Arquitectura de Computadores<br />11<br />Ejemplo(cont.)<br /><ul><li>Lista parcial de los codigos de operación:
  29. 29. 0001 = Cargar de la memoria la acumulador.
  30. 30. 0010 = Almacenar el AC en memoria.
  31. 31. 0101 = Sumar al AC el contenido de la memoria</li></ul>Registros de la CPU<br />Memoria<br />1 9 4 0<br />PC<br />3 0 0<br />300<br />5 9 4 1<br />AC<br />301<br />2 9 4 1<br />1 9 4 0<br />302<br />IR<br />.<br />.<br />.<br />.<br />.<br />.<br /> 0 0 0 3<br />940<br /> 0 0 0 2<br />941<br />El procesador contiene 300, la direccion de la <br />primera instrucción.<br />
  32. 32. Capítulo II<br />Arquitectura de Computadores<br />12<br />Ejemplo(cont.)<br /><ul><li>Los primeros 4 bits del IR indican que se cargara el AC, los 12 bits restantes indican la direccion.</li></ul>Registros de la CPU<br />Memoria<br />1 9 4 0<br />PC<br />3 0 0<br />300<br />5 9 4 1<br />AC<br />0 0 0 3<br />301<br />2 9 4 1<br />1 9 4 0<br />302<br />IR<br />.<br />.<br />.<br />.<br />.<br />.<br /> 0 0 0 3<br />940<br /> 0 0 0 2<br />941<br />
  33. 33. Capítulo II<br />Arquitectura de Computadores<br />13<br />Ejemplo(cont.)<br />Se incrementa el PC y se lee la instrucción siguiente<br />Registros de la CPU<br />Memoria<br />1 9 4 0<br />PC<br />3 0 1<br />300<br />5 9 4 1<br />AC<br />0 0 0 3<br />301<br />2 9 4 1<br />5 9 4 1<br />302<br />IR<br />.<br />.<br />.<br />.<br />.<br />.<br /> 0 0 0 3<br />940<br /> 0 0 0 2<br />941<br />
  34. 34. Capítulo II<br />Arquitectura de Computadores<br />14<br />Ejemplo(cont.)<br />El contenido anterior del acumuladory el contenido dela ubicación 941 se suman y el resultado se almacena en el AC<br />Registros de la CPU<br />Memoria<br />1 9 4 0<br />PC<br />3 0 1<br />300<br />5 9 4 1<br />AC<br />0 0 0 5<br />301<br />2 9 4 1<br />1 9 4 0<br />302<br />IR<br />.<br />.<br />.<br />.<br />.<br />.<br />0003 + 0002 = 0005<br /> 0 0 0 3<br />940<br /> 0 0 0 2<br />941<br />
  35. 35. Capítulo II<br />Arquitectura de Computadores<br />15<br />Ejemplo(cont.)<br />Se incrementa el PC y se lee la instrucción siguiente.<br />Registros de la CPU<br />Memoria<br />1 9 4 0<br />PC<br />3 0 2<br />300<br />5 9 4 1<br />AC<br />0 0 0 5<br />301<br />2 9 4 1<br />2 9 4 1<br />302<br />IR<br />.<br />.<br />.<br />.<br />.<br />.<br /> 0 0 0 3<br />940<br /> 0 0 0 2<br />941<br />
  36. 36. Capítulo II<br />Arquitectura de Computadores<br />16<br />Ejemplo(cont.)<br />El contenido de AC se almacena en la ubicación 941.<br />Son 3 ciclos de instrucción (c/u consta de un ciclo de lectura y otro de ejecucion)<br />Registros de la CPU<br />Memoria<br />1 9 4 0<br />PC<br />3 0 2<br />300<br />5 9 4 1<br />AC<br />0 0 0 5<br />301<br />2 9 4 1<br />1 9 4 0<br />302<br />IR<br />.<br />.<br />.<br />.<br />.<br />.<br /> 0 0 0 3<br />940<br /> 0 0 0 5<br />941<br />
  37. 37. Funcionamiento del Computador<br />Capítulo II<br />Arquitectura de Computadores<br />17<br />
  38. 38. Tipos de Instrucciones<br />La instrucción captada se almacena en el registro de instrucción<br />(IR). El CPU interpreta la instrucción que puede ser en general del<br />siguiente tipo:<br /><ul><li>CPU-Memoria Transferir datos del CPU a la memoria o viceversa.
  39. 39. CPU-ES Transferir datos a o desde el exterior mediante transferencias entre el CPU y un módulo de E/S.
  40. 40. Procesamiento de datos El CPU debe realizar alguna operación aritmética o lógica con los datos.
  41. 41. Control Alteración de la secuencia de ejecución.</li></ul> Una instrucción puede implicar una combinación de las acciones anteriores.<br />Capítulo II<br />Arquitectura de Computadores<br />18<br />
  42. 42. Ejecución de un Programa<br />Capítulo II<br />Arquitectura de Computadores<br />19<br />
  43. 43. Diagrama de Estados ciclos de instrucción<br />Capítulo II<br />Arquitectura de Computadores<br />20<br />
  44. 44. Interrupciones<br />Programa Generada por alguna condición como resultado de la ejecución de una instrucción (desbordamiento, división por cero, instrucción no existente o acceso fuera del espacio de memoria).<br />Termporización Generada por un temporizador interno al procesador para realizar una función de manera regular.<br />E/S Generada por un controlador de E/S para indicar fin de operación sin error o avisar una condición de error.<br />Fallo del hardware Generada por un fallo como deficiencia en alimentación o error de paridad.<br />Capítulo II<br />Arquitectura de Computadores<br />21<br />
  45. 45. Ejecución de Interrupciones<br />Capítulo II<br />Arquitectura de Computadores<br />22<br />
  46. 46. Ejecución de I. con E/S corta<br />Capítulo II<br />Arquitectura de Computadores<br />23<br />
  47. 47. Ejecución de I con E/S larga<br />Capítulo II<br />Arquitectura de Computadores<br />24<br />
  48. 48. Ejecución de I. con Interrupciones<br />Capítulo II<br />Arquitectura de Computadores<br />25<br />
  49. 49. Estados del ciclo de Inst. con interrupción<br />Capítulo II<br />Arquitectura de Computadores<br />26<br />
  50. 50. Tratamiento de Interrupciones<br />Capítulo II<br />Arquitectura de Computadores<br />27<br />
  51. 51. Interrupciones múltiples<br />Capítulo II<br />Arquitectura de Computadores<br />28<br />Deshabilitar interrupciones<br />Definir Prioridades<br />
  52. 52. Secuencia temporal con varias interrupciones<br />Capítulo II<br />Arquitectura de Computadores<br />29<br />
  53. 53. Estructuras de Interconexión<br /> Una computadora está constituida por un conjunto de unidades o módulos de 3 tipos elementales (CPU, memoria y E/S) que se comunican entre sí.<br /> Los conjuntos de líneas que conectan los diversos módulos se denomina estructura de interconexión. El diseño de la estructura depende de los intercambios que se deban producir.<br /><ul><li>Memoria Está constituido por palabras de la misma longitud, cada una de ellas con una única dirección numérica.
  54. 54. Módulo de E/S Funcionalmente es similar a la memoria. Hay dos tipos de operaciones (lectura y escritura), puede controlar más de un dispositivo externo.
  55. 55. CPU Lee instrucciones y datos, escribe datos una vez que los ha procesado, y utiliza ciertas señales para controlar el funcionamiento del sistema. </li></ul>Capítulo II<br />Arquitectura de Computadores<br />30<br />
  56. 56. Tipos de transferencias<br />La estructura de interconexión debe dar cobertura a los siguientes<br />tipos de transferencias:<br /><ul><li>Memoria - CPU El CPU lee una instrucción o dato desde la memoria.
  57. 57. CPU - Memoria El CPU escribe un dato en la memoria.
  58. 58. E/S - CPU El CPU lee datos de un dispositivo de E/S a través de un módulo de E/S.
  59. 59. CPU - E/S El CPU envío datos al dispositivo de E/S.
  60. 60. Memoria - E/S y vicersa Se utiliza el acceso directo a memoria (DMA), no se pasa a través del CPU.</li></ul>Capítulo II<br />Arquitectura de Computadores<br />31<br />
  61. 61. Módulos de la Computadora<br />Capítulo II<br />Arquitectura de Computadores<br />32<br />
  62. 62. Interconexión con Buses<br />Un bus es un mecanismo de interconexión entre distintas unidades funcionales<br />Medio de transmisión compartido<br />Está compuesto por varias líneas donde cada línea es capaz de transmitir señales binarias “1” o “0”<br />El bus principal es el “Bus del sistema” que conecta CPU con memoria y con módulos de E/S<br />Capítulo II<br />Arquitectura de Computadores<br />33<br />
  63. 63. Estructura del Bus<br />Líneas/bus de datos: camino para transferir datos<br />entre el resto de componentes de un computador.<br />Su anchura (número de líneas eléctricas) suele ser<br />una potencia de dos (8=2^3, 16=2^4, 32=2^5, 64=2^6, ...).<br />Líneas/bus de direcciones: designan la<br />posición/dirección de los datos. Son salidas de la<br />CPU/procesador y determinan capacidad de<br />direccionamiento.<br />Líneas/bus de control: controlan el acceso y uso de<br />las líneas/buses anteriores.<br />Capítulo II<br />Arquitectura de Computadores<br />34<br />
  64. 64. Capítulo II<br />Arquitectura de Computadores<br />35<br />
  65. 65. Jerarquía de Buses<br />Las prestaciones de un bus van disminuyendo a medida que se van conectando un mayor número de dispositivos.<br />Para optimizar el rendimiento de un bus se utilizan los buses organizados jerárquicamente, es por ello que tenemos:<br />キBus de arquitectura tradicional<br />キBus de altas prestaciones.<br />Capítulo II<br />Arquitectura de Computadores<br />36<br />
  66. 66. Tradicional<br />Capítulo II<br />Arquitectura de Computadores<br />37<br />
  67. 67. Tradicional<br />Capítulo II<br />Arquitectura de Computadores<br />38<br />
  68. 68. Elementos de diseño del bus<br />Capítulo II<br />Arquitectura de Computadores<br />39<br />
  69. 69. Conti…<br />Capítulo II<br />Arquitectura de Computadores<br />40<br />
  70. 70. Temporización Síncrona<br />Capítulo II<br />Arquitectura de Computadores<br />41<br />
  71. 71. Temporización Asíncrona<br />Capítulo II<br />Arquitectura de Computadores<br />42<br />
  72. 72. Temporización Asíncrona<br />Capítulo II<br />Arquitectura de Computadores<br />43<br />
  73. 73. Arbitraje<br />Capítulo II<br />Arquitectura de Computadores<br />44<br />CENTRALIZADO<br />DISTRIBUIDO<br />
  74. 74. Transferencia datos<br />Capítulo II<br />Arquitectura de Computadores<br />45<br />
  75. 75. Ancho<br />Capítulo II<br />Arquitectura de Computadores<br />46<br />
  76. 76. Multiplexado/demultiplexado<br />Capítulo II<br />Arquitectura de Computadores<br />47<br />
  77. 77. Opciones del Bus<br />Capítulo II<br />Arquitectura de Computadores<br />48<br />
  78. 78. Ancho de Banda del Bus<br />Capítulo II<br />Arquitectura de Computadores<br />49<br />
  79. 79. Capítulo II<br />Arquitectura de Computadores<br />50<br />
  80. 80. más<br />UTPL<br />SER<br />DECIDE<br />UNIDAD<br />VIDEOCONFERENCIAS<br />
  1. A particular slide catching your eye?

    Clipping is a handy way to collect important slides you want to go back to later.

×