SoC ESL

1. 良好簡單易學的嵌入式系統與 SoC 之電子化設計工具
這篇文章是希望能幫助大家了解現代嵌入式系統和 SoC 設計工
具的概念及其使用方法，以期在 SoC 設計中實現電子系統級模擬及
設計空間探索，為嵌入式的軟體和硬體作出最新最複雜的整合性現代
設計。
(1) 什麼是 ESL
(2) ESL 和嵌入式系統 SoC 設計
(3) 抽象模型建立與系統設計方法
(4) 嵌入式系統軟硬體電子化設計工具鏈和流程
(5) 工具鏈介紹以 AndeSight 為例
(6) ESL tool--- Andes AndESLive 介紹
(7) 展望
(1) 什麼是 ESL
ESL 是電子系統級的縮寫，
電子系統級虛擬模擬平台（VEP）可在設計實體 IC 建置及投片數十
周前，讓設計者針對系統模型進行功能驗證及整合設計規劃，虛擬平
台整合了 ESL 工具和高階規格語言，如 SystemC、VerilogC 等有助於
軟體開發人員在電子系統級架構下驗證其軟體設計。此外，VEP 幫助
架構設計師和軟硬體設計工程師進行早期架構驗證、設計空間探索及
最佳化設計性能分析。
(2) ESL 和嵌入式系統 SoC 設計
SoC 開發計畫，能否掌握 Time to Market，是影響計畫成本及滿
足客戶的關鍵，而晶心 ESL(Electronic System Level)軟/硬體開發系統
AndeSight™及 AndESLive™，強大的 IDE (Integrated Development
Environment)，提供管理、程式編輯、程式執行除錯的模擬、高階
SoC 組態及效能分析，讓軟、硬體工程師皆有能力在設計初期，就能
夠著手軟體設計最佳化工作，減少 NRE(Non Recurring Engineering)成
本，實現軟、硬體同步開發，縮短整合時間，提高產品研發成功的機
率。下圖為 SoC 軟硬體共同設計與驗證流程

2. SoC Design Methodology
(3) 抽象模型建立與系統設計方法
早期的系統設計將系統劃分為軟體和硬體兩部分，分別由軟體工程師
和硬體工程師進行分析、設計、模擬、實現和測試與改善，再將軟體
和硬體部分作成系統。硬體工程師使用 VHDL 和 Verilog 等硬體描述
語言；而軟體工程師則使用 C、C++之類的程式語言，因為這些結構

3. 化語言專長於描述串列執行的程序，可用於軟體設計驗證除錯及模擬
部分，而前者語言專長於描述並行運行的硬體，較適用於硬體模擬部
分。但是，隨著 SoC 與電子系統的演進及發展，系統結構越來越複
雜，系統軟體和硬體元件也越來越多，於是工程師在劃分系統軟體和
硬體時，就必須要對整個系統性能有很好的了解和掌握，以便作出最
適當地劃分軟體功能和硬體架構及任務，減少設計中反覆的試誤及修
正所帶來的時間損失和成本與工程風險。能夠用於對軟體和硬體協同
模擬需求的語言也就由此逐漸形成，SystemC 或 SID 等語言因而問世
誕生。學術及業界研究團隊和 EDA 軟體公司為了做出發展
SystemC，乃於 1999 年成立了開發團隊「Open SystemC Initiative
(OSCI)」。SystemC 的名稱來自「系統」的英語 System 和「C 語言」
中的 C，它是一物件導向語言的系統設計規格語言，也是目前最常見
用於 IP 及嵌入式 SoC 設計的語言。SystemC 已定位為不是 HDL 的替
代者，而是連接建構系統行為級模型的系統架構師和編寫 RTL 邏輯
設計程式碼的工程師之間的橋樑。正因為它從新的 2.1 版本加強建立
模擬的能力，SystemC 更能跨越兩界以協助進行軟硬體共同設計模擬。
OSCI 和 OCPIP(Open Core Protocol International Partnership 是一個聯
盟致力於製作通用的 IP 介面)正建置一種能共用的建模與模擬結構，
目的是使第三方的 IP 更容易整合在 SystemC 環境中。且提出一些
SystemC 的電子系統級(ESL)方法和工具，使得系統級設計的真實流
程得以實現。這些由各家設計公司所推出的整合設計模擬平台(IDE)
都極具特色，並用於近年來的 SoC 設計實務上。如果是用不同規格
語言的整合設計平台模擬元件也多提供橋接機制與 SystemC 相連接。
(4) 嵌入式系統軟硬體電子化設計工具鏈和流程

4. 圖二 Andes 建議的嵌入式 SoC 設計流程
圖三 Andes 的嵌入式 SoC 設計的全面解決方案

5. 圖四 Andes 的嵌入式 SoC 設計的解決方案及名稱
圖五 Andes 的嵌入式設計的軟體整合平台解決方案

6. 圖六 Andes 的設計整合平台解決方案解集合圖
Andes 設計平台融合了軟硬體技術、軟體智財、龐大的設計向量資料
庫以及與之相容的第三方矽智財、設計工具套件等，再透過
AndeSight 的運作，讓設計者得以完成整合技術(包括架構、設計與測
試驗證)，協助其客戶大幅縮短 SoC 嵌入式系統開發流程，並降低整
體系統晶片 chip 研發成本，同時也再加速產業創新和成長
(5) 工具鏈介紹，以 AndeSight 為例
主要功能為 Compiler，Linker，Debugger， 應用於 SoC 程式設計
時，及基於該核心開發編譯聯結程式館及除錯之用(圖二)。
AndeSight 是基於 Andes 核心發展於作業系統核心(Kernel)之工具鏈。
目前適用的作業系統核心為 Linux 2.4,2.6 及 Nucleus 等，日後並將發
表更多其他版本於不同的作業系統上，以為 Andes CPU 發展平台提
供更多元環境解決方案。
(6) ESL tool--- Andes AndESLive 介紹

7. 圖七 AndESLive 模擬元件建構平台(Builder)
圖八 元件特性

8. 圖九 記憶體區劃位置顯示(Memory Mapping)
圖十 記憶體區劃位置編輯(Memory Map Editing)

9. 圖十一中斷分配(Interrupt Map)
(7)展望
下世代的 SoC 有下列型態
z 混合產品型態（Mixed product types）：如基頻手機晶片加上 RF，
或含有大量類比功能的複合數位晶片等，如此在同一顆晶片上混合不
同產品型態的技術及製程整合設計難度相當高。
z 結合不同製程技術的元件（Components manufactured with different
process technologies）：如包含嵌入式 flash 或 DRAM 等記憶體的 SoC
數位晶片，此類元件的設計與製程相當複雜。
z 閘腳數多（Very high gate counts）：如高階繪圖晶片與通訊晶片。
而超過一億以上的電晶體邏輯閘數，其設計與架構皆具有相當複雜性。
z 多重處理核心（Multiple processor cores）：例如高階藍光 DVD
(Blu) 燒錄晶片，其重要組成要素元件為多核心處理機與相關軟體。
z 多層次軟體（Multiple software layers）：如採用作業系統韌體之元
件，在韌體之上還有一層應用程式介面(application programming
interface,API)等。據市場研究機構 Gartner 定義，下世代的 SoC 定義
是以多處理器核心組成的一個多功能元件，每一個核心皆可驅動含有
自身作業系統、韌體與應用程式介面的次系統。
上述介紹之 ESL 工具可用於上述有關各項嵌入式系統研發技術
如：混合訊號、數位類比轉換、使用 IP 進行設計與驗證、應用測試

10. 導向之設計最佳化及 CMOS 生物感測器 SoC 系統、以及電子系統級
設計平台的建置。未來 Andes 提供 SoC 設計解決方案仍將秉持著系統
設計之大方向前進，如引進更先進系統級設計軟體、建立系統級設計
環境及提供系統級測試(DFT)與製程技術(DFM)供工程界使用，所不
同的是各階段之工作目標，將依照不同的需求背景與設計及半導體技
術趨勢的演進而調整，此技術亦可加強與產、學、研究單位之合作，
研發 SoC 及異質整合設計平台相關技術，如系統單晶片、系統晶片
封裝、矽智慧財產、微機電晶片(MEMS)、低功率/低電壓晶片、及生
物晶片等設計應用，除了帶動業界設計人員不斷更新原有之環境建置
與設備外，更將設計領域進一步朝向多核心系統級設計技術邁進，以
達成打造世界級 SoC 王國的願景，進而使國內業界成為全球 SoC 技
術發展先驅的指標。並期能帶動下游半導體晶圓廠及 IC 與系統整合
設計製造產業成倍數增長，促進國家經濟的欣欣向榮及電子工業升級、
再造科技研發的新頁。