Mosfet
Upcoming SlideShare
Loading in...5
×
 

Mosfet

on

  • 7,879 views

 

Statistics

Views

Total Views
7,879
Views on SlideShare
7,879
Embed Views
0

Actions

Likes
6
Downloads
787
Comments
1

0 Embeds 0

No embeds

Accessibility

Categories

Upload Details

Uploaded via as Microsoft PowerPoint

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment
  • Transistor dibuat pada bahan dasar jenis p. Dua daerah yang di-dop dengan n + yaitu ‘source’ dan ‘drain’ dibuat di atas bahan dasar ini. Sebuah lapisan tipis (0,02 – 0,1 μ m) silicon dioxide (SiO 2 ) (isolator yang baik) dibuat di atas permukaan bahan dasar antara daerah source dan drain. Logam didepositkan di atas lapisan oxide dan membentuk elektroda ‘gate’. Kontak logam juga dibuat di atas daerah ‘source’ dan ‘drain’ dan juga di bahan dasar (body), Jadi ada 4 terminal: gate (G), source (S), drain (D), dan body (B). Perhatikan bahwa bahan dasar (substrate) membuat pn-junction dengan source dan drain. Pada operasi normal, pn junction ini dijaga agar tetap ‘reverse-biased’. Karena drain lebih positif daripada source, kedua pn-junction akan ‘off’ bila terminal body dihubungkan dengan terminal source. Jadi substrate tidak mempunyai pengaruh pada operasi MOSFET, sehingga MOSFET dapat dianggap sebagai sebuah divais dengan 3 terminal. Arus akan mengalir dari drain ke source melalui kanal (channel). Kanal ini mempunyai panjang (L), antara 1 – 10 μ m, dan lebar (W), antara 2 – 500 μ m. Divais dengan L < 1 μ m, biasanya dipakai pada rangkaian terintegrasi digital yang mempunyai kecepatan tinggi. MOSFET adalah divais yang simetris, artinya source dan drain dapat ditukar-tukar.
  • Perhatikan gambar di atas: Source dan drain di’ground’ dan gate diberi tegangan positif. Karena source di’ground’ maka ada tegangan antara gate dan source, v GS . Tegangan positif pada gate akan mendesak hole dari substrate di bawah gate (daerah kanal) ke arah substrate sehingga meninggalkan daerah ‘carrier-depletion’. Daerah deplesi diisi oleh ‘bound negative charge’, hal ini disebabkan hole yang dapat menetralkan didesak ke substrate. Dan juga tegangan positif pada gate menarik elektron dari source dan drain ke kanal. Pada saat jumlah elektron yang terkumpul dekat permukaan substrate di bawah gate telah mencukupi, maka terbentuklah daerah n yang menghubungkan source dan drain. Jika tegangan dipasangkan antara drain dan source, maka arus mengalir melalui daerah n ini, dibawa oleh elektron yang bergerak. Jadi daerah n induksi ini membentuk kanal untuk arus mengalir dari drain ke source. Gambar di atas di sebut MOSFET kanal n atau transistor NMOS. Tegangan v GS minimum yang menyebabkan adanya kanal penghubung ini disebut tegangan ambang (threshold voltage), V t . V t untuk FET kanal-n adalah positif. Harga V t dikendalikan pada saat pembuatan, biasanya antara 1 – 3 V. Gate dan body membentuk kapasitor lempeng paralel dengan lapisan oxide sebagai dieletrika kapasitor. Tegangan gate yang positif menyebabkan muatan positif tekumpul pada lempeng atas dan muatan negatif pada lempeng bawah (pada kanal induksi). Jadi medan listrik terbentuk pada arah vertikal. Medan inilah yang mengendalikan jumlah muatan pada kanal, jadi menentukan konduktivitas kanal atau arus yang melalui kanal jika dipasang tegangan v DS .
  • Dipasang tegangan positif antara drain dan source, v DS kecil (0,1 atau 0,2 V). v DS akan menyebabkan arus i D mengalir melalui kanal n induksi. Arus ini dibawa oleh elektron dari source ke drain. (arah arus berkebalikan dengan arah elektron). Jadi arus i D mengalir dari drain ke source. Besarnya arus i D tergantung dari kerapatan elektron pada kanal yang tergantung dari v GS. Jika v GS melebihi v t makin banyak elektron yang tertarik ke kanal. Kenaikan jumlah muatan pembawa pada kanal dapat dilihat sebagai semakin dalamnya kanal. Akibatnya kanal makin konduktif atau resistansinya semakin berkurang.
  • v DS dinaikkan,v GS dijaga konstan pada harga lebih besar dari V t . v DS tampak sebagai penurunan tegangan sepanjang kanal, yaitu bila kita berjalan sepanjang kanal dari source ke drain, tegangan meningkat dari 0 ke v DS . Jadi tegangan antara gate dan titik sepanjang kanal menurun dari v GS di source ke v GS – v DS di drain. Karena kedalaman kanal tergantung dari tegangan ini, didapati bahwa kanal tidak lagi uniform, melainkan yang terdalam di sisi source dan yang terdangkal di sisi drain. Dengan naiknya v DS , kanal makin tidak uniform, dan resistansinya meningkat. Jadi kurvanya tidak lagi sebuah garis lurus tetapi melengkung seperti terlihat pada gambar berikutnya.
  • Jika v DS naik sampai harga yang mengurangi tegangan antara gate dan kanal pada sisi drain sama dengan V t , v GD = V t atau v GS – v DS = V t atau v DS = V GS – V t , kedalaman kanal pada sisi drain hampir 0. Keadaan ini disebut ‘pinched off’. Kenaikan v DS di atas harga ini berefek kecil pada bentuk kanal, dan arus yang melewatinya konstan pada harga untuk v DS = v GS – V t . Pada keadaan ini arus drain menjadi jenuh dan MOSFET dikatakan memasuki daerah kerja jenuh. v DSsat = v GS – V t . Divais bekerja pada daerah jenuh jika v DS ≥ v DSsat . Divais bekerja pada daerah triode jika v DS < v DSsat Gambar (b) menunjukkan keadaan kanal dengan meningkatnya v DS dengan v GS konstan.
  • Asumsikan tegangan v GS dipasang antara gate dan source. Cara kerja di daerah triode, dimana kanal harus kontinyu, jadi v GD harus lebih besar dari V t atau v DS < v GS – V t . Pada keadaan ini kanal akan seperti pada gambar di atas. Pada MOSFET, gate dan kanal membentuk kapasitor lempeng paralel dengan dioxide sebagai dielectric. Jika kapasitansi per unit luas gate disebut C oX dan ketebalan lapisan dioxide adalah t ox , maka: ε ox adalah permitivitas silikon dioksida. ε ox = 3,9 ε 0 = 3,9 x 8,854 x 10 -12 = 3,45 x 10 -11 F/m t ox ditentukan oleh teknologi pemrosesan yang dipakai untuk membuat MOSFET. Untuk t ox = 10 nm, C ox = 3,45 x 10 -3 F/m 2 atau 3,45 fF/µm 2
  • Gambar (a): simbol dari MOSFET kanal n jenis enchancement. Dua garis vertikal yang merepresentasikan gate dan kanal menunjukkan bahwa elektroda gate terisolasi dari ‘body’ divais. Polaritas dari substrate jenis p dan kanal n ditunjukkan oleh arah panah pada garis yang menunjukkan ‘body’. Arah panah inipun menunjukkan polaritas dari transistor. Gambar (b): arah panah membedakan antara source dan drain. Gambar (c): jika body dihubungkan dengan source artinya pengaruh body tidak penting dalam rangkaian.
  • Rangkaian pada gambar dapat digunakan untuk mengukur karakteristik i D – v DS , yang merupakan kumpulan kurva dengan masing-masing mempunyai v GS yang konstan.
  • Ketidaktergantungan i D pada v DS dalam keadaan jenuh dan resistansi keluaran yang tidak terhingga merupakan keadaan ideal dengan dasar pada saat kanal ‘pinched-off’, kenaikan v DS tidak mempengaruhi keadaan kanal. Kenyataannya, dengan meningkatnya v DS melebihi v DSsat , titik pinched-off dari kanal bergeser menjauhi drain menuju source. Pada gambar terlihat tegangan pada kanal tetap v GS – V t = v DSsat dan tambahan tegangan yang dipasang pada drain tampak sebagai penurunan tegangan pada daerah deplesi yang sempit antara drain dan ujung kanal. Tegangan ini mempercepat elektron yang sampai pada ujung kanal tersapu ke arah drain. Jadi panjang kanal akan berkurang dan keadaan ini disebut ‘channel-length modulation’.
  • Untuk MOSFET kanal p: tegangan ambang (threshold) V t negatif. Untuk menginduksikan kanal harus dipasang tegangan gate yang lebih kecil dari V t
  • Gambar (a) menunjukkan struktur dasar penguat MOSFET, rangkaian ‘common source’ atau ‘grounded source’. Terminal masukan: antara gate dan source. Terminal keluaran antara drain dan source. v O = v DS = V DD – R D i D Catatan: diperlukan catu daya dc untuk membuat MOSFET bekerja dan mencatu daya yang diperlukannya. Untuk mendapatkan transfer karakteristik tegangan dari penguat CS, diasumsikan tegangan masukan bervariasi dari 0 sampai V DD.
  • Gambar (b) menunjukkan kurva karakteristik i D – v DS dari MOSFET yang ditumpangkan pada garis lurus yang merupakan kurva dari persamaan di atas. Garis lurus ini memotong sumbu v DS pada titik V DD dan mempunyai koefisien arah -1/ RD . Garis lurus ini disebut garis beban (load line). Grafik pada gambar (b) dapat dipakai untuk menentukan v O yang sama dengan v DS untuk setiap harga v I yang sama dengan v GS dengan cara mencari perpotongan kurva i D – v DS dengan garis beban
  • v i harus dijaga tetap kecil untuk menjaga MOSFET bekerja pada daerah linier dari bagian kurva transfer, sehingga menghasilkan tegangan keluaran v o yang sebanding dengan v i. Jadi penguat hampir linier dan v o mempunyai bentuk gelombang yang sama dengan v i .
  • Perhatikan koefisien arah dari garis beban negatif, jadi CS adalah penguat terbalik (inverting amplifier). Juga jika v i meningkat, sinyal keluaran akan terdistorsi karena MOSFET tidak lagi bekerja di daerah linier dari kurva transfer. Karena tegangan keluaran akan ditumpangkan pada tegangan dc pada drain V OQ atau V DSQ , maka V DSQ harus mempunyai harga yang dapat mengakomodasi tegangan keluaran.
  • Selain memilih titik kerja, perancang juga harus menentukan harga R D , yang akan mementukan kurva transfer. Jadi akan lebih tepat kalau memilih titik kerja dengan menggunakan rujukan hubungan i D – v DS .
  • Harga I D tergantung dari harga V t , C OX , dan W/L yang sangat bervariasi pada divais yang mempunya nomor/ jenis yang sama. V t dan μ n tergantung pada suhu. Jadi kalau kita menetapkan harga V GS , harga I D sangat tergantung dari suhu.
  • Pada persamaan di atas, V G konstan. Jika I D naik, maka V GS harus turun akibatnya I D akan turun. Jadi R S bekerja untuk menjaga kestabilan I D . R S disebut degeneration resistance. Pada gambar (b) terlihat bahwa keefektifan cara ini. Dibandingkan dengan fixed bias, dengan cara ini variasi I D lebih kecil. Dan variasi menurun dengan membuat V G dan R S lebih besar.
  • Jika I D meningkat V GS akan menurun. Penurunan V GS akan menyebabkan I D menurun. Jadi umpan balik negatif melalui R G akan menjaga kestabilan harga I D . Rangkaian di atas dapat digunakan sebagai penguat CS dengan memasangkan sinyal tegangan masukan pada gate melalui kapasitor penghubung agar tidak mengganggu bias dc.Sinyal keluaran yang diperkuat pada drain dapat dihubungkan dengan bagian lain dari rangkaian juga melalui kapasitor penghubung
  • Catatan: Untuk MOSFET tertentu, g m sebanding dengan akar dari arus bias dc Untuk I D tertentu, gm sebanding dengan akar dari W/L g m adalah perbandingan arus bias dc dengan setengah V OV
  • Substrate selalu dihubungkan dengan tegangan paling negatif untuk divais kanal n dan dihubungkan dengan tegangan paling positif untuk divais kanal p.
  • Pada gambar di atas dipakai pemberian bias dengan arus dc dan tegangan dc di berbagai node (simpul)
  • Penguat dicatu dengan sebuah sumber sinyal yang mempunyai tegangan hubung terbuka v sig dan resistansi dalam R sig . Parameter ini bisa berupa parameter sinyal sebenarnya atau parameter dari rangkaian ekivalen Th évenin dari rangkaian keluaran dari penguat penguat tingkat sebelumnya pada penguat bertingkat. Demikian juga R L , bisa benar – benar resistansi beban, atau resistansi masukan dari penguat tingkat berikutnya pada penguat bertingkat. Parameter R i , R o , A vo , A is dan G m berkaitan dengan ‘amplifier proper’. Harga – harga ini tidak tergantung dari harga R sig dan R L Untuk penguat nonunilateral, R in mungkin tergantung R L dan R out tergantung R sig. Untuk penguat unilateral R in = R i dan R out = R o Pembebanan penguat pada sumber sinyal ditentukan oleh resistansi masukan R in . Harga R in menentukan arus i i yang ditarik oleh penguat dari sumber sinyal. Hal ini juga menentukan perbandingan sinyal yang akan tampak pada masukan penguat saja.
  • Ketika mengevaluasi penguatan A v dari harga penguatan hubung terbuka resistansi keluaran yang digunakan R o . Hal ini disebabkan A v berdasarkan pencatuan penguatan dengan sinyal tegangan ideal. Sebaliknya jika mengevaluasi penguatan tegangan keseluruhan G v dari harga penguatan tegangan hubung terbuka menyeluruh G vo resistansi keluaran yang digunakan R out . Hal ini disebabkan G vo berdasarkan pencatuan penguatan dengan v sig yang mempunyai resistansi dalam R sig .
  • Catatan: bila dipakai rangkaian pengganti model T, r o tidak disertakan, karena akan menyebabkan penguat tidak unilateral (r o akan menghubungkan terminal keluaran dengan terminal masukan. Pengaruh r o tidak terlalu besar pada rangkaian diskrit, tetapi mempunyai pengaruh yang cukup besar pada rangkaian terintegrasi.

Mosfet Mosfet Document Transcript

  • MOSFET
    • Struktur dan operasi fisik dari MOSFET jenis ‘enhancement’
    Gambar 1. Struktrur fisik transistor NMOS jenis enhancement
    • Cara kerja tanpa tegangan ‘gate’
    • Tanpa tegangan gate akan ada 2 dioda yang diserikan secara ‘back-to-back’ antara source dan drain. Kedua dioda ini akan mencegah adanya arus dari drain ke source jika v DS dipasang. Resistansi pada jalur antara drain dan source sangat tinggi (pada orde 10 12 Ω ).
    • Membuat kanal untuk aliran arus.
    Gambar 2. Transistor NMOS jenis enhancement dengan tegangan positif pada gate
    • Pemasangan tegangan v DS yang kecil.
    Gambar 3. Transistor NMOS dengan v GS > V t dengan tegangan v DS terpasang Konduktansi kanal sebanding dengan v GS – v t Arus i D sebanding dengan v GS – v t .
  • Gambar 4. Karakteristik i D – v DS dari MOSFET MOSFET bekerja seperti resistansi linier yang dikendalikan oleh v GS. Untuk v GS ≤ V t , resistansinya tidak terhingga, dan harganya menurun jika v GS melebihi V t . Jadi, agar MOSFET terkonduksi harus ada kanal induksi. Dengan bertambahnya v GS melebihi V t meningkatkan kemampuan kanal, oleh karena itu MOSFET jenis ini disebut MOSFET ‘enchancement-type’. Arus yang meninggalkan source ( i s ) sama dengan arus yang memasuki drain ( i D ), jadi arus gate i G = 0
    • Operasi bila v DS dinaikkan.
    Gambar 5. Cara kerja transistor NMOS jenis enhancement dengan meningkatnya v DS
  • Gambar 6. Hubungan i D dengan v DS pada transistor NMOS jenis enhancement yang beroperasi dengan v GS > V t v DSsat = v GS - V t
  • Gambar 7. Kenaikan v DS penyebabkan kanal menyempit
    • Perhatikan gambar dan sebuah ‘strip’ pada gate yang berjarak x dari source. Kapasitansi strip ini: C ox Wdx. Untuk mendapatkan muatan pada strip ini, kalikan kapasitansinya dengan tegangan efektif antara gate dan kanal pada titik x yaitu: [v GS – v(x) – V t ]; v(x) adalah tegangan pada kanal di titik x.
    • dq = - C ox (W dx)[v GS – v(x) – V t ]
    • Tegangan v DS menghasilkan medan listrik sepanjang kanal. Medan listrik pada titik x:
    Medan listrik E(x) menyebabkan muatan elektron dq bergerak ke arah drain dengan kecepatan:
  • Hubungan i D - v DS Gambar 8. Penurunan karakterisitk i D – v DS pada transistor NMOS
  • Walaupun dievaluasi pada titik tertentu, arus i harus konstan pada semua titik di sepanjang kanal. i harus sama dengan arus dari source ke drain dan berlawan arah dengan arus dari drain ke source (i D ) Harga arus pada ujung daerah trioda atau permulaan daerah jenuh dapat diperoleh dengan menggantikan v DS =v GS – V t µ n C ox disebut parameter transkonduktansi proses. Dituliskan sebagai k n ’ dan mempunyai dimensi A/V 2 k n ’ = µ n C ox
  • Jadi arus drain sebanding dengan perbandingan lebar kanal dan panjang kanal, yang disebut ‘ aspect ratio ’ dari MOSFET MOSFET kanal-p MOSFET kanal- p jenis ’ enchancement ’ (PMOS), dibuat pada substrate jenis n dengan daerah p + pada drain dan source. Cara kerjanya sama dengan NMOS hanya saja v GS , v DS dan V t negatif.
  • Complementary MOS atau CMOS Gambar 9. Rangkaian terintegrasi CMOS Pada teknologi CMOS, transistor NMOS diimplementasiikan langsung pada substrate jenis p , sedangkan transistor PMOS dibuat pada n-well . Kedua divais diisolasi satu dengan lainnya dengan oksida yang tebal sebagai insulator.
    • Karakteristik arus dan tegangan.
    • Lambang rangkaian
    Gambar 10. Lambang MOSFET kanal n jenis enhancement Pada FET kanal n : drain selalu positif dibandingkan dengan source
  • Gambar 11(b) Karakteristik i D – v DS untuk divais dengan k n ’ (W/L) = 1.0mA/v 2 Gambar 11(a) MOSFET kanal n jenis enhancement
    • Kurva karakteristik menunjukkan 3 daerah kerja:
      • daerah ‘cutoff’
      • daerah trioda
      • daerah jenuh.
    • Daerah jenuh dipakai bila FET bekerja sebagai penguat.
    • Daerah cutoff dan trioda digunakan bila FET bekerja sebagai saklar.
    • FET pada daerah cutoff jika: v GS < V t
    • Pada daerah trioda:
      • v GS ≥ V t (induced channel)
      • v GD > V t (continuous channel)
      • v GD = v GS – v DS
      • v GS – v DS > V t
      • v DS < v GD – V t (continuous channel)
    • Jadi MOSFET kanal –n jenis ‘enchancement’ berkerja di daerah trioda jika v GS lebih besar dari V t dan tegangan pada drain lebih rendah dari tegangan gate minimal sebesar V t volt
  • Jika v DS cukup kecil, v DS 2 dapat diabaikan. r DS adalah resistansi linier yang dikendalikan oleh v GS . Jika v GS = V GS , maka V OV : gate-to-source overdrive volltage
  • Batas antara daerah trioda dan daerah jenuh: v DS = v GS – V t Arus i D pada keadaan jenuh Pada keadaan jenuh: arus i D tidak tergantung dari tegangan drain, v DS arus i D ditentukan oleh tegangan gate, v GS MOSFET menjadi sebuah sumber arus ideal yang harganya dikendalikan oleh v GS Catatan: ini adalah model rangkaian ekivalen sinyal besar Pada batas antara daerah trioda dan daerah jenuh: MOSFET bekerja di daerah jenuh jika: v GS ≥ V t (induced channel) v GD ≤ V t (pinched-off channel) v DS ≥ v GS – V t (pinched-off channel) Jadi MOSFET kanal –n jenis ‘ enhancement ’ bekerja pada daerah jenuh jika v GS lebih besar dari V t dan tegangan drain tidak lebih kecil dari tegangan gate melebihi V t volt
  • Gambar 12. karakteristik i D - v GS transistor NMOS jenis enhancement pada keadaan jenuh (V t = 1 V dan k n ’(W/L) = 1,0 mA/v 2
  • Gambar 13. Rangkaian ekivalen model sinyal besar dari NMOS pada daerah jenuh
  • Gambar 14. Level relatif tegangan terminal transistor NMOS yang beroperasi pada daerah trioda dan daerah jenuh.
  • Resistansi keluaran pada keadaan jenuh Gambar 15. Kenaikan v DS melebihi v DSsat yang menyebabkan titik ‘pinch-off’ sedikit menjauh dari drain v DS naik melebihi v DSsat , titik ‘pinched-off’ dari kanal bergeser menjauhi drain menuju source, sehingga ada daerah ‘depletion’ antara drain dan ujung kanal. Akibatnya panjang kanal akan berkurang. Keadaan ini disebut ‘channel-length modulation’ Karena i D berbanding terbalik dengan panjang kanal, maka i D naik dengan naiknya v DS . Untuk menghitung ketergantungan i D pada v DS pada keadaan jenuh, ganti L dengan (L – Δ L)
  • Diasumsikan ( Δ L/L) << 1 Jika Δ L sebanding dengan v DS : Δ L = λ ’v DS λ ’ parameter teknologi proses dengan dimensi µm/V
  • Gambar 15. Efek v DS pada i D pada daerah jenuh Ektrapolasi garis lurus pada kurva karakteristik i D – v DS akan memotong sumbu v DS pada titik v DS = - 1/ λ ≡ -V A . v A = 1/ λ Untuk suatu proses tertentu, V A sebanding dengan panjang kanal L. V A = V A ’L V A ’ = 5 – 50 V/µm
  • Gambar 17. Model rangkaian sinyal besar dari MOSFET kanal -n pada keadaan jenuh dengan adanya resistansi r o Catatan: divais dengan kanal yang lebih pendek lebih terpengaruh dengan efek ‘channel-length modulation’.
  • ‘ Channel-length modulation’ menyebabkan adanya resistansi keluaran (tidak ∞), r o Dimana I D adalah arus drain tanpa memperhitungkan ‘channel-length modulation’ Resistansi keluaran berbanding terbalik dengan arus bias dc, I D
    • Karakteristik MOSFET kanal p
    Gambar 18. MOSFET kanal p jenis enhancement
    • Untuk menginduksi sebuah kanal harus dipasang tegangan pada gate lebih kecil dari V t .
    • v GS ≤ V t (induced channel)
    • v SG ≥ |V t |
    • Untuk bekerja di daerah trioda:
    • v DS ≥ v GS – V t (continuous channel)
    v GS , V t dan v DS negatif µ p = 0,25 – 0,5 µ n Untuk bekerja di daerah jenuh: v DS ≤ v GS – V t (pinched-off channel) v GS , V t , λ dan v DS negatif
  • Agar transistor PMOS bekerja, tegangan gate harus dibuat lebih rendah dari tegangan source sedikitnya sebesar |V t |. Untuk bekerja di daerah trioda, tegangan drain harus lebih besar dari tegangan gate minimal sebesar |V t |, jika tidak, PMOS bekerja di daerah jenuh. Gambar 19. Level relatif tegangan terminal transistor PMOS yang beroperasi pada daerah trioda dan daerah jenuh.
    • Peranan substrate – the body effect
    • Dalam banyak pemakaian :
      • substrate dihubungkan dengan source
      • pn junction antara substrate dan gate selalu ‘off’.
    • Pada keadaan ini substrate tidak berperan dalam kerja rangkaian.
    • Pada IC, banyak MOS menggunakan substrate yang sama. Agar junction antara substrate dan gate selalu ‘off’:
      • Substrate dihubungkan ke tegangan yang paling negatif untuk rangkaian NMOS
      • Substrate dihubungkan ke tegangan yang paling positif untuk rangkaian PMOS
    • Akibatnya tegangan reverse-bias antara source dan body ( V SB pada divais kanal n) akan mempengaruhi kerja divais.
    • Reverse bias ini akan:
      • Memperlebar daerah ‘depletion’
      • Mengurangi kedalaman kanal
    • Agar kedalaman kanal tetap sama, v GS harus dinaikkan.
  • Efek dari V SB pada kanal dinyatakan dengan perubahan V t V t0 = tegangan ambang untuk V SB = 0 φ f = parameter fisik; biasanya 2 φ f = 0,6 V γ = parameter proses pembuatan q = 1,6 x 10 -19 C N A = konsentrasi doping ε S = permitivitas silikon = 11,7 ε 0 = 11,7 x 8,854 x 10 -12
    • Pengaruh suhu
      • V t dan k’ sensitif terhadap suhu
      • V t turun 2 mV/ °C
      • i D berkurang dengan naiknya suhu
    • Breakdown dan proteksi input
    • Breakdown terjadi jika tegangan drain naik mencapai harga dimana pn junction antara drain dan substrate mengalami breakdown avalanche.
    • Akibatnya akan ada peningkatan arus.
    • Keadaan ini terjadi pada tegangan 20 – 150 V.
    • Punch-through adalah efek lain dari breakdown.
    • Terjadi pada tegangan yang lebih rendah (20V).
    • Terjadi pada divais yang mempunyai kanal pendek yaitu pada saat tegangan drain naik ke suatu titik di mana daerah depletion sekitar drain melewati kanal dan mencapai source.
    • Arus drain akan naik dengan cepat.
    • Punch-through tidak menyebabkan kerusakan yang permanen.
    • Breakdown oksida gate terjadi bila tegangan melebihi 30V.
    • Breakdown ini menyebabkan kerusakan permanen pada divais
    • Penyebabnya adanya akumulasi muatan statik pada kapasitor gate yang dapat melebihi tegangan breakdown-nya.
    • Untuk mencegah akumulasi muatan statik pada kapasitor gate, dipasang alat proteksi pada terminal masukan dari IC MOS yang terdiri dari rangkaian dioda penjepit (clamping diodes)
  • Summary Transistor NMOS: Simbol
    • Tegangan overdrive:
    • v OV = v GS – V t
    • v GS =V t + v OV
    • Bekerja di daerah trioda:
    • Kondisi:
      • v GS ≥ V t ↔ v OV ≥ 0
      • v GD ≥ V t ↔ V DS ≤ v GS – V t ↔ v DS ≤ v OV
    • karakteristik i – v
    • Untuk v DS << 2(v GS – V t ) ↔ v GS << 2 v OV
    • Bekerja di daerah jenuh:
    • Kondisi:
      • v GS ≥ V t ↔ v OV ≥ 0
      • v GD ≤ V t ↔ v DS ≥ v GS – V t ↔ v DS ≥ v OV
    • Karakteristik i – v
  • Model rangkaian ekivalen sinyal besar dimana Tegangan ambang:
  • Parameter proses: Konstanta: ε 0 = 8,854 x 10 -12 F/m ε OX = 3,9 ε 0 = 3,45 x 10 -11 F/m ε S = 11,7 ε 0 = 1,04 x 10 -10 F/m q = 1,602 x 10 -19 C
  • Transistor PMOS Simbol:
    • Tegangan overdrive:
    • v OV = v GS – V t
    • v SG =|V t | + |v OV |
    • Bekerja di daerah trioda:
    • Kondisi:
      • v GS ≤ V t ↔ v OV ≤ 0 ↔ v SC ≥ |V t |
      • v GD ≥ |V t | ↔ V DS ≥ v GS – V t ↔ v SD ≤ |v OV |
    • Bekerja di daerah jenuh:
    • Kondisi:
      • v GS ≤ V t ↔ v OV ≤ 0 ↔ v SG ≥ |V t |
      • v DG ≤ |V t | ↔ v DS ≥ v GS – V t ↔ v DS ≥ |v OV |
    • Karakteristik i – v
    • Mempunyai hubungan yang sama seperti pada transistor NMOS kecuali:
      • µ n , k n ’ dan N A diganti dengan µ p , k p ’ dan N D
      • V t , V t0 , V A , λ dan γ bernilai negatif
    • Model rangkaian ekivalen sinyal besar
    • Contoh soal:
    • Sebuah MOSFET mempunyai L min = 0,4 μ m, t OX = 8 nm, μ n = 450 cm 2 /Vs dan V t = 0,7 V.
    • Carilah C OX dan k’ n .
    • Untuk MOSFET dengan W/L = 8 μ m/0,8 μ m, hitunglah harga V GS dan V DSmin yang diperlukan agar transistor bekerja di daerah jenuh dengan arus dc I D = 100 μ A
    • Untuk MOSFET pada (b), carilah harga V GS yang diperlukan agar MOSFET bekerja sebagai resistor 1000 Ω untuk v DS yang sangat kecil
    • Jawab:
    • a.
  • Untuk bekerja di daerah jenuh: Untuk MOSFET di daerah trioda dengan v DS sangat kecil:
    • Rangkaian MOSFET pada DC
    • Contoh soal
    Rancanglah rangkaian seperti pada gambar di samping ini sehingga transistor bekerja pada I D = 0,4 mA dan V D = +0,5 V. Transistor NMOS mempunyai V t = 0,7 V, μ n C OX = 100 μ A/V 2 , L = 1 μ m dan W = 32 μ m. Abaikan pengaruh channel-length modulation ( λ = 0) Gambar 20. Contoh soal
  • Jawab: V D = 0, 5 V > V G -> NMOS bekerja pada daerah jenuh. V GS – V t = V OV ; I D = 0,4 mA = 400 μ A; μ n C OX = 100 μ A/V 2 dan W/L = 32/1 V OV = 0,5V V GS = V t + V OV = 0,7 + 0,5 = 1,2 V V G = 0 -> V S = - 1,2 V Untuk mendapatkan V D = +0,5 V:
  • Rancang rangkaian seperti gambar 21 untuk mendapatkan arus I D = 80 μ A. Cari harga R dan tegangan DC V D . Transistor NMOS mempunyai V t = 0,6 V, μ n C OX = 200 μ A/V 2 , L = 0,8 μ m dan W = 4 μ . (asumsikan λ =0) Gambar 21. Contoh soal
  • Jawab: V DG = 0 ->V D = V G dan FET bekerja di daerah jenuh
  • Rancanglah rangkaian pada gambar 22 agar tegangan drain = 0,1V. Berapakah resistansi antara drain dan source pada titik kerja ini ? V t = 1 V dan k n ’(W/L) = 1 mA/V 2 . Gambar 22. Contoh soal
  • Jawab: V D = V G – 4,9 V dan V t = 1 V -> MOSFET bekerja di daerah trioda. Jadi arus I D :
  • Analisa rangkaian pada gamabr 23(a) untuk menentukan tegangan di semua node dan arus di semua cabang. Diketahui V t = 1 V dan k n ’(W/L) = 1 mA/V 2 . (asumsikan λ = 0) Gambar 23. Rangkaian contoh soal
  • Gambar 23 (b) Rangkaian dengan analisis terinci Jawab: Karena arus gate = 0, tegangan gate:
  • V G > 0 -> transistor NMOS bekerja. Asumsikan transistor bekerja di daerah jenuh. V G = 5 V V S = I D x R S = I D (mA) x 6 k Ω = 6 I D V GS = V G – V S = 5 – 6 I D Karena V D > V G – V t , transistor bekerja di daerah jenuh
  • Rancang rangkaian seperti pada gambar 24 sehingga transistor bekerja di daerah jenuh dengan I D = 0,5 mA dan V D = +3 V. Transistor PMOS jenis ‘enchancement’ mempunyai V t = -1 V dan k p ’(W/L) = 1 mA/V 2 . Asumsikan λ = 0. Berapa harga terbesar R O agar tetap bekerja di daerah jenuh? Gambar 24 Contoh soal
  • I D = 0,5 mA dan k p ’W/L = 1 mA/V 2 maka: V OV = -1 V (untuk PMOS V t negatif) V GS = V t + V OV = - 1 – 1 = - 2 V V S =+5 V -> V G = +3 V V G = +3 V dapat diperoleh dengan memilih harga R G1 dan R G2 . Salah satu kemungkinan R G1 = 2 M Ω dan R G2 = 3 M Ω Bekerja pada mode jenuh: V D harus lebih besar dari V G sebanyak |V t | V Dmax = 3 + 1 = 4 V R D = 4/0,5 = 8 k Ω Jawab: MOSFET bekerja di daerah jenuh:
  • Gambar 25. Rangkaian contoh soal
  • Transistor NMOS dan PMOS mempunyai kesesuaian dengan k n ’(W/L) = k p ’(W/L) = 1 mA/V 2 , V tn = -V tp = 1 V. Asumsikan λ = 0 untuk kedua transistor. Carilah arus drain i DN dan i DP dan v O untuk v I = 0 V, +2,5V dan -2,5V Jawab: Gambar (b) menunjukkan bila v I = 0V. Kedua transistor ‘ matched ’ dan bekerja pada |V GS | = 2,5V -> v O = 0V Jadi Q N dan Q P bekerja dengan |V GD | = 0 V -> bekerja pada daerah jenuh. I DN = I DP = ½ x 1 x (2,5 – 1) 2 = 1,125 mA Gambar (c) menunjukkan bila v I = 2,5V. Transistor Q P mempunyai V GS = 0 V -> ‘cutoff’ -> v O negatif -> V GD > V t -> bekerja pada daerah trioda. I DN = k n ’ (W n /L n )(V GS – V t )V DS = 1[(2,5 – (-2,5) – 1][v O – (-2,5)] I DN (mA) = (0 – v O )/10 (k Ω ) I DN = 0,244 mA ; v O = -2,44 V V DS = -2,44 – (-2,5) = 0,06 V Gambar (d) menunjukkan bila v I = -2,5 V. Kasus ini kebalikan dari kasus gambar (c). Transistor Q N akan ‘cutoff’ -> I DN = 0. Q P bekerja pada daerah trioda dengan I DP = 2,44 mA dan v O =+2,44 V
    • MOSFET sebagai Penguat dan Saklar
    • MOSFET sebagai penguat:
      • Bekerja di daerah jenuh
      • Berperan sebagai sumber arus yang dikendalikan oleh tegangan (VCCS). Perubahan pada tegangan v GS akan mengubah arus drain i D .
    • MOSFET yang bekerja di daerah jenuh dapat dipakai untuk membuat penguat transkonduktansi (transconductance amplifier).
    • Yang diinginkan penguat linier; jadi harus ada ‘bias dc’ agar MOSFET bekerja pada V GS dan I D tertentu, kemudian ditumpangkan tegangan v gs yang akan diperkuat pada tegangan dc V GS . Dengan menjaga v gs kecil arus drain, i d dapat dibuat sebanding dengan v gs
    • Cara kerja Sinyal Besar – Karakteristik Transfer
    Gambar 26(a) Struktur dasar rangkaian penguat ‘common source’ (b) Grafik yang digunakan untuk menentukan karakteristik transfer penguat pada gambar (a)
  • Gambar 26(c) Karakteristik transfer penguat pada titik kerja Q
    • Penurunan karakteristik transfer secara grafis.
    • Pada rangkaian CS drain dihubungkan ke catu daya V DD melalui R D , sehingga diperoleh hubungan i D dan v DS sebagiai berikut:
    Secara kuantitatif,rangkaian bekerja sebagai berikut: v I = v GS . Untuk v I < V t -> transistor ‘cutoff’, i D = 0, v O = v DS = V DD . Transistor bekerja pada titik A. v I > V t -> transistor ‘on’, i D meningkat, v O menurun. Karena v O bermula dengan harga yang tinggi, transistor bekerja dalam keadaan jenuh. Keadaan ini ditunjukkan oleh garis beban antara titik A dan B. Untuk titik Q tertentu, V IQ =V GS dan V OQ = V DSQ serta arus = I DQ .
    • v I < V t -> v DS = v GS – V t -> MOSFET memasuki daerah kerja trioda. Pada kurva ditunjukkan dengan titik B yang memotong garis beban dengan kurva garis terputus yang mendefinisikan batas antara daerah jenuh dan daerah trioda. Ttitk B didefinisikan sebagai:
    • V OB = V IB – V t
    • Untuk v I > V IB , transistor makin masuk ke daerah trioda.
    • Pada titik C, v I = V DD , v OC biasanya kecil sekali.
    • Titik-titik pada kurva hubungan i D – v DS di gambar 26(b) menghasilkan kurva transfer pada gambar 26(c)
    • MOSFET Bekerja Sebagai Saklar .
    • Jika MOSFET dipakai sebagai saklar, MOSFET bekerja pada titik-titik ekstrim dari kurva transfer.
    • MOSFET off bila v I < V t -> bekerja pada titiik antara X dan A dengan v O = V DD .
    • Saklar ‘on’ dengan v I mendekati V DD -> bekerja mendekati titik C dengan v O sangat kecil.
    • Jadi CS MOS dapat digunakan sebagai inverter logik dengan level tegangan ‘low’ mendekati o dan’high’ mendekati V DD .
    • MOSFET Bekerja Sebagai Penguat Linier
    • MOSFET sebagai penguat -> bekerja di daerah jenuh.
    • MOSFET diberi bias dc pada titik di tengah-tengah kurva. Titik ini disebut titik kerja atau quiescent point.
    • Sinyal tegangan yang akan diperkuat, ditumpangkan pada tegangan dc V IQ . (lihat gambar 26(c)).
    • Syarat linier:
    • v i harus dijaga tetap kecil
  • Faktor penguatan: Cara memilih titik kerja. V DSQ harus lebih kecil dari V DD dan lebih besar dari V OB sehingga dapat mengakomodasi harga simpangan maksimum dan simpangan minimum dari tegangan keluaran. Jika V DSQ terlalu dekat dengan V DD , harga simpangan maksimum sinyal keluaran akan ‘terpotong’ (clipped off). Pada keadaan ini dikatakan penguat tidak mempunyai cukup ‘ headroom ’. Jika V DSQ terlalu dekat dengan batas trioda, harga simpangan minimum sinyal keluaran akan terdistorsi. Pada keadaan ini dikatakan penguat tidak mempunyai cukup ‘ legroom ’.
  • Gambar 27. Dua garis beban dan titik kerjanya. Titik Q 1 terlalu dekat dengan V DD , dan titik Q 2 terlalu dekat dengan batas daerah trioda.
    • Karakteristik transfer secara analisis.
    • Daerah cutoff, segmen XA:
    • v I ≤ V t dan v O = V DD
    • Daerah jenuh, segmen AQB:
    • v I ≥ V t dan v O ≥ v I – V t .
    • asumsikan λ = 0
  • Jadi penguatan tegangan sebanding dengan harga R D , parameter transkonduktansi k n ’ = μ n C OX , ‘aspect ratio’ dari transistor W/L , dan tegangan ‘overdrive’ pada titik bias V OV = V IQ – V t Pada titik Q: v I = V IQ dan v O = V OQ , V IQ – V t = V OV , jadi Pada titik ujung daerah jenuh: V OB =V IB – V t Daerah trioda, segmen BC v I ≥ V t dan v O ≤ v I - V t
  • Untuk v O yang kecil, MOSFET bekerja sebagai resistansi r DS (yang harganya ditentukan oleh v I ). Biasanya r DS << R D , jadi
    • Contoh numerik:
    • Pada rangkaian pada gambar (a), k n ’(W/L) = 1 mA/V 2 , V t = 1 V, R D = 18 k Ω dan V DD = 10 V
    • Jawab:
    • Titik X: v I = 0 V; v O = 10 V
    • Titik A: v I = 1 V; v O = 10 V
    • Titik B: v I = V IB = V OB + V t
    • = V OB + 1
    • Masukan v O = V OB pada persamaan di atas
    • 9 V OB 2 + V OB – 10 = 0
    • V O = 1 V
    • V I = 1 + 1 = 2 V
    • d)Titik C: gunakan persamaan berikut:
    • Kemudian beri .bias agar penguat bekerja pada titik kerja yang benar pada segmen daerah jenuh. Pada daerah ini v O = 1 – 10 V. Dipilih titik kerja pada V OQ = 4 V. Titik ini memungkinkan simpangan tegangan yang cukup pada kedua arah dan memberikan penguatan tegangan yang lebih besar dibandingkan dengan titik kerja yang terletak di tengah-tengah daerah jenuh (misal pada V OQ = 5, 5V).
    • Agar penguat bekerja pada tegangan keluaran dc = 4 V arus drain :
    Tegangan overdrive V OV : Jadi MOSFET harus bekerja pada: V GS = V t + V OV = 1,816 V
  • Penguatan tegangan pada titik kerja ini: A V = - 18 x 1 x (1,816 – 1) = -14,7 V/V Dipasangkan sinyal masukan gelombang segitiga, v i = 150 mV (peak-to-peak) yang ditumpangkan pada tegangan bias dc V GSQ = 1,816 V seperti pada gambar di bawah ini Gambar 28. Contoh soal
  • V GS terletak antara 1,741 V dan 1,891 V. Arus I D pada : v GS = 1,741 -> i D = ½ x 1 x (1,741 – 1) 2 = 0,275 V v GS = 1,816 -> i D = ½ x 1 x (1,816 – 1)2 = 0,333 V v GS = 1,891 -> i D = ½ x 1 x (1,891 – 1)2 = 0,397 V Catatan: perbedaan pada arah negatif = (0,333 – 0,275) = 0,058 mA dan perbedaan pada arah positif = (0,397 – 0,333) = 0,064 mA. Perbedaan ini tidak sama karena kurva i D – v GS tidak linier sempurna. Tegangan keluaran pada: v GS = 1,741 -> i D = 0,275 V -> v O = 10 – 0,275 x 18 = 5,05 V v GS = 1,891 -> i D = 0,397 V -> v O = 10 – 0,397 x 18 = 2,85 V Jadi perbedaan pada arah positif = 1,05 V, sedangkan perbedaan pada arah negatif = 1,15 V yang diakibatkan karena ketidaklinieran karakteristik transfer. Distorsi non linier v O dapat dikurangi dengan mengurangi amplitudo sinyal masukan. Catatan: pilihlah titik kerja di tengah-tengah daerah jenuh, agar terjamin transistor tetap bekerja di daerah jenuh dan distorsi non linier bisa diminimalkan.
  • Gambar 28 (b). Contoh soal
    • Bias pada rangkaian penguat.
    • Bias dengan menetapkan V GS
    • Cara yang paling mudah untuk memberi bias pada sebuah MOSFET ialah dengan menetapkan harga V GS pada suatu harga untuk mendapatkan harga I D yang diinginkan.
    • Cara ini bukan cara yang baik untuk memberi bias pada MOSFET.
    • Perhatikan:
    Harga I D tergantung dari harga V t , C OX , dan W/L V t dan μ n tergantung pada suhu. Jadi jika harga V GS tetap, harga I D sangat tergantung dari suhu. Perhatikan gambar berikut ini.
  • Gambar 29. Penggunaan fixed bias pada jenis divais yang sama.
  • Bias dengan menetapkan V GS dan menghubungkan sebuah resistansi pada source Gambar 30. Pemberian tegangan bias tetap, V G dan sebuah resistor pada source. (a). Rangkaian dasar (b). Pengurangan perubahan pada I D
  • Gambar 30(a) menunjukkan salah satu cara pemberian bias untuk MOSFET diskrit yaitu dengan memberikan tegangan dc pada gate, V G , dan sebuah resistansi pada source. V G = V GS + R S I D Jika V G >> V GS , I D ditentukan oleh V G dan R S . Jika V G tidak terlalu besar dibandingkan V GS , resistor R S memberikan umpan balik negatif.yang berperan untuk menstabilkan harga I D . Pada persamaan di atas: V G konstan -> jika I D naik -> V GS harus turun -> I D akan turun. Jadi R S bekerja untuk menjaga kestabilan I D . R S disebut degeneration resistance.
  • Contoh implementasi teknik ini: Gambar 30(c) Implementasi praktis dengan menggunakan satu catu daya (d) Penggunakan kapasitor coupling, C C antara sumber sinyal ke gate (e) Implementasi praktis dengan dua catu daya
  • Rangkaian pada gambar 30(c) mendapatkan tegangan V G dari sebuah catu daya V DD melalui sebuah pembagian tegangan ( R G1 dan R G2 ) Karena i G = 0, R G1 dan R G2 dapat dipilih besar sekali (orde M Ω ), sehingga MOSFET nampak mempunyai resistansi masukan yang besar. Jadi sumber sinyal dapat terhubung ke gate melalui kapasitor penghubung ( coupling capacitor ), seperti terlihat pada gambar 30(d). Kapasitor C C1 mem-blok dc sehingga memungkinkan untuk menghubungkan sinyal vsig ke masukan penguat tanpa mengganggu titik bias dc dari MOSFET. Harga C C1 dipilih cukup besar sehingga dapat dianggap sebagai hubung singkat untuk semua frekuensi sinyal yang diinginkan. R D dipilih sebesar mungkin untuk memperoleh penguatan yang besar tetapi cukup kecil untuk memungkinkan simpangan sinyal pada drain dengan menjaga MOSFET tetap dalam keadaan jenuh.
  • Rangkaian pada gambar 30(e) adalah contoh pemakaian dua catu daya untuk memberikan bias pada MOSFET. Rangkaian ini adalah implementasi dari persamaan di atas dengan menggantikan V G dengan V ss . R G membuat ‘ground’ dc pada gate dan memberikan resistansi masukan yang tinggi yang dapat dihubungkan ke sumber sinyal yang akan terhubung ke gate melalui sebuah kapasitor penghubung.
    • Contoh soal:
    • Rancanglah rangkaian pada gambar 30(c) untuk mendapatkan arus drain dc I D = 0,5 mA. MOSFET mempunyai V t = 1 V dan k n ’W/L = 1 mA/V 2 (asumsikan λ = 0). V DD = 15 V. Hitung berapa % perubahan harga I D jika MOSFET diganti dengan MOSFET yang lain yang mempunyai k n ’W/L yang sama tetapi V t = 1,5 V.
    • Jawab:
    • ‘ rule of thumb’ untuk merancang rangkaian bias, pilihlah R D dan R S sehingga tegangan R D , tegangan pada transistor dan tegangan R S masing-masing adalah ⅓ tegangan V DD . Untuk V DD = 15 V, V D = +10 V dan V S = +5 V.
    • Diketahui I D = 0,5 mA, maka:
    • V GS = V t + V OV = 1 + 1 = 2 V
    • V S = 5 V -> V G = V S + V GS = 5 + 2 = 7 V
    • Untuk mendapatkan V G = 7 V -> dipilih R G1 = 8 M Ω dan R G2 = 7 M Ω .
    Gambar 31, Rangkaian contoh soal
    • V D = +10 V -> simpangan maksimum sinyal positif +5V (sampai V DD ) dan simpangan maksimum sinyal negatif -4 V (sampai (V G – V t )).
    • Jika transistor NMOS diganti dengan NMOS yang mempunyai V t = 1,5 V:
    • I D = ½ x 1 x ( V GS – V t ) 2
    • V G = V GS + I D R S
    • 7 = V GS + 10 I D
    • I D = 0,455 mA
    • ∆ I D = 0,455 – 0,5 = -0,045 mA = 9%
    • Bias menggunakan resistor umpan balik drain-ke-gate
    Gambar 32. Bias menggunakan resistor umpan balik drain-ke-gate Resistor R G (orde M Ω ) menyebabkan tegangan dc pada gate ( V G ) sama dengan tegangan dc pada drain ( V D ) V GS = V DS = V DD – R D I D V DD = V GS + R D I D Jika I D meningkat -> V GS akan menurun -> I D menurun. Jadi umpan balik negatif melalui R G akan menjaga kestabilan harga I D .
    • Bias menggunakan sumber arus yang konstan.
    Gambar 33 (a) Pemberian bias dengan menggunakan sumber arus tetap Bias seperti pada gambar 33(a) biasa digunakan pada MOSFET yang diskrit. R G (dalam orde M Ω ) membuat ground dc pada gate. R D akan membuat tegangan dc pada drain pada harga tertentu yang memungkinkan simpangan sinyal keluaran yang diinginkan dengan menjaga MOSFET tetap dalam keadaan jenuh.
  • Gambar 33(b) Implementasi sumber arus konstan dengan ‘current mirror’. Intinya adalah transistor Q 1 yang drain-nya dihubungkan ke gate-nya sehingga bekerja pada daerah jenuh. Dengan asumsi λ = 0
  • Arus drain Q 1 dicatu oleh V DD melalui resistor R . Arus melalui dianggap sebagai arus rujukann, I REF . Dengan harga parameter dari Q 1 dan I REF yang diinginkan, kedua persamaan di atas dapat digunakan untuk menghitung harga R. Pada transistor Q 2 , harga V GS sama dengan V GS pada Q 1 , Asumsikan bekerja pada daerah jenuh, arus drain yang sama dengan arus rujukan akan: Jadi perbandingan antara arus I dan arus rujukan sebanding dengan ‘aspect ratio’ dari Q 1 dan Q 2 . Rangkaian ini dikenal dengan ‘ current mirror ’
  • Cara kerja dan model sinyal kecil Gambar 34. Konsep rangkaian yang digunakan untuk mempelajari cara kerja MOSFET sebagai penguat sinyal kecil
    • Titik bias DC
    • Arus bias dc I D diperoleh dengan men-set sinyal v gs = 0
    Asumsikan λ = 0 V D = V DS = V DD – R D I D Agar bekerja pada daerah jenuh: V D > V GS –V t Arus sinyal pada terminal drain v GS = V GS + v gs
    • Suku pertama dari persamaan itu adalah arus bias dc, I D . Suku kedua ada komponen arus yang sebanding dengan sinyal masukan v gs Suku ketiga sebanding dengan sinyal masukan kuadrat. Suku ini tidak diinginkan karena menunjukkan adanya distorsi non linier.
    • Untuk mengurangi distorsi non linier, sinyal masukan harus dijaga tetap kecil, jadi:
    Jika keadaan ini terpenuhi, maka i D ≈ I D + i d Parameter yang menghubungkan i d dan v gs adalah transkonduktansi dari MOSFET ( g m )
  • Gambar 35. Cara kerja sinyal kecil dari penguat MOSFET jenis enhancement g m adalah koefisien arah dari karakteristik i D – v GS pada titik bias atau titik kerja.
  • Penguatan tegangan Komponen sinyal dari tegangan drain Pengutan tegangan: Tanda negatif menunjukkan bahwa v d berbeda fasa 180 ° dengan v gs
  • Gambar 36. Tegangan total v GS dan v D untuk rangkaian pada gambar 34 Agar MOSFET selalu bekerja di daerah jenuh: Harga minimum dari v D harus lebih kecil dari v G , minimum sebesar V t Harga maksimum dari v D harus lebih kecil dari V DD
    • Pemisahan analisis DC dan analisis sinyal.
    • Untuk sinyal kecil, besaran sinyal ditumpangkan pada besaran dc.
    • Misal: arus total pada drain i D sama dengan arus dc I D ditambah arus sinyal i d . Tegangan total pada drain v D = V D + v d
    • Jadi untuk menyederhanakan analisis dapat dipisahkan analisis dc dan analisis sinyal kecil.
    • Caranya:
      • cari titik kerja dan hitung semua komponen dc.
      • lakukan analisis sinyal kecil
    • Model rangkaian ekivalen sinyal kecil.
    Gambar 37(a). Model sinyal kecil untuk MOSFET dengan mengabaikan ‘channel length modulation’ (b) Memasukkan pengaruh ‘channel length modulation’
    • Model rangkaian ekivalen sinyal kecil.
    Dilihat dari sisi sinyal, MOSFET berperan sebagai sumber arus yang dikendalikan oleh tegangan (VCCS) dengan sinyal masukan v gs antara gate dan source dan menghasilkan arus g m v sg antara drain dan source. Resistansi masukan sangat tinggi (ideal: ∞); resistansi keluaran juga sangat tinggi (asumsikan: ∞) Gambar 37(a) adalah model rangkaian pengganti MOSFET untuk sinyal kecil. Dalam analisis sinyal kecil: semua sumber tegangan dc diganti dengan hubung singkat dan semua sumber arus dc diganti dengan hubung terbuka. Pada gambar 37(a) diasumsikan arus drain pada keadaan jenuh tidak tergantung dari tegangan drain. Kenyataannya arus drain tergantung dari tegangan drain. Hubungan ini dinyatakan dengan adanya resistansi antara drain dan source.
  • V A = 1 / λ Model rangkaian yang lebih akurat terlihat pada gambar 34(b). Catatan: g m dan r o tergantung pada titik bias dc dari MOSFET
    • Transkonduktansi g m
    g m sebanding dengan k n ’= μ n C OX dan perbandingan W/L . Jadi untuk mendapatkan g m yang besar, divais harus pendek dan lebar. g m juga sebanding dengan V OV = V GS – V t . Catatan: jika V GS dinaikkan -> mengurangi simpangan tegangan sinyal pada drain.
  • Contoh soal: Gambar 39 Contoh soal rangkaian penguat Gambar 39(a) menunjukkan sebuah penguat MOSFET CS yang mempunyai bias umpan balik drain ke gate. Sinyal input, v i dihubungkan ke gate melalui kapasitor yang besar. Sinyal keluaran pada drain dihubungkan ke beban R L melalui sebuah kapasitor besar lainnya. Transistor mempunyai V t = 1,5 V, k n ’(W/L) = 0,25 mA/V 2 dan V A = 50 V. Hitunglah penguatan tegangan sinyal kecil, resistansi masukan dan sinyal masukan maksimum. Anggap kapasitor penghubung cukup besar sehingga akan menjadi hubung singkat untuk frekuensi sinyal yang diinginkan
    • Jawab:
    • Tentukan titik kerja dc:
    • I D = ½ x 0,25 (V GS – 1,5) 2
    • Arus dc pada gate = 0 -> tidak ada penurunan tegangan pada R G -> V GS = V D
    • I D = ½ x 0,25 (V D – 1,5) 2
    • V D = 15 – R D I D
    • I D = 1,06 mA dan V D = 4,4 V
    Gambar (b) : rangkaian pengganti sinyal kecil dari penguat. Kapasitor penghubung diganti dengan hubung singkat, dan catu daya dc diganti dengan hubung singkat ke ground. Karena R G besar sekali (10 M Ω ), arus yang melewatinya dapat diabaikan.
  • v o ≈ - g m v gs (R D //R L //r o ) v gs = v i A v = v o /v i = - g m (R D //R L //r o ) = - 0,725(10//10//47) = -3,3 V/V Gambar 39(b) Model rangkaian pengganti
    • Harga maksimum amplitudo v i agar MOSFET bekerja di daerah jenuh:
    • v DS ≥ v GS – V t
    • v DSmon = v GSmax – V t
    Catatan: pada arah negatif, amplitudo sinyal masukan: v GSmin = 4,4 – 0,34 = 4,06 V lebih besar dari V t , jadi transistor tetap ‘ on ’
  • Model Rangkaian Ekivalen T Gambar 39 Model rangkaian pengganti T untuk MOSFET
    • Gambar 39(a): rangkaian ekivalen sinyal kecil tanpa r o .
    • Gambar 39(b): ditambahkan sumber arus g m v gs seri dengan sumber arus semula.
    • Gambar 39(c): dibuat node baru, X, antara kedua sumber arus dan dihubungkan dengan terminal gate, G . Di sini ada sumber arus g m v gs di antara tegangan v gs . Sumber arus ini dapat digantikan dengan sebuah resistansi, 1/g m .
    • Gambar 39(d): rangkaian ekivalen T dengan i g = 0, i d = g m v gs dan i s = v gs /(1 /g m ) = g m v gs .
    • Catatan: resistansi antara gate dan source, dilihat ke arah gate adalah tidak terhingga.
  • Gambar 40(a): jika ada r o di antara drain dan source. Gambar 40(b): model T alternatif dimana sumber arus yang dikendalikan tegangan (VCCS) diganti dengan sumber arus yang dikendalikan arus (CCCS)
  • Pemodelan ‘Body effect’ Pada MOSFET body effect terjadi bila substrate tidak dihubungkan dengan source. Untuk kanal n ,substrate akan dihubungkan dengan ground, sedangkan source tidak terhubung dengan ground, sehingga ada tegangan v bs antara substrate dan source. Pada kondisi ini substrate beperan seperti gate kedua atau backgate untuk MOSFET. Jadi sinyal v bs akan menambah sebuah komponen pada arus drain, g mb v bs . g mb disebut transkonduktansi body. i D tergantung dari V t dan V t tergantung dari V BS . g mb = χ g m Harga χ biasanya antara 0,1 – 0, 3
  • Gambar 41(b) adalah model sinyal kecil NMOS yang dipakai jika substrate tidak dihubungkan dengan source. Untuk PMOS, modelnya sama seperti di atas, hanya yang dipakai |V GS |, |V t |, |V OV |, |V A |, |V SB |, | γ |, | λ | dan menggantikan k n ’ dengan k p ’.
    • Ringkasan
    • Model rangkaian pengganti sinyal kecil untuk MOSFET.
    • Transistor NMOS:
    • Transkonduktansi
    • Resistansi keluaran
    • Transkonduktansi body
    Transistor PMOS Semua persamaan untuk NMOS dapat dipakai untuk PMOS dengan menggunakan |V GS |, |V t |, |V OV |, |V A |, | V SB |, | γ |, | λ | dan menggantikan μ n dengan μ p .
  • Model rangkaian pengganti sinyal kecil tanpa body effect (| V SB | = 0) Model rangkaian pengganti sinyal kecil tanpa body effect (| V SB | ≠ 0)
    • Penguat MOSFET Satu Tingkat
    • Pada bagian ini yang akan dibahas adalah rangkaian penguat diskrit dari MOSFET dimana source selalu dihubungkan dengan substrate. Oleh karena itu pengaruh body effect tidak akan diperhitungkan. Dan juga dalam beberapa rangkaian r o akan diabaikan.
    • Struktur Dasar.
    Gambar 42. Struktur dasar rangkaian penguat diskrit yang menggunakan MOSFET
  • Parameter Karakteristik Penguat Rangkaian:
    • Definisi:
    • Resistansi masukan tanpa beban
    • Resistansi masukan
    • Penguatan tegangan hubung terbuka:
    • Penguatan tegangan:
    • Penguatan arus hubung singkat:
    • Penguatan arus:
    • Transkonduktansi hubung singkat:
    • Resistansi keluaran dari penguat
    • Resistansi keluaran
    • Penguatan tegangan hubung terbuka menyeluruh
    • Penguatan tegangan menyeluruh
    Rangkaian pengganti A.
  • B C
  • Persamaan:
    • Contoh soal:
    • Sebuah penguat transistor dicatu dengan sebuah sumber sinyal yang mempunyai tegangan hubung singkat, v sig = 10 mV dan resistansi dalam R sig = 100 k Ω . Tegangan v i pada masukan penguat dan tegangan keluaran v o diukur dengan dan tanpa resistansi beban R L = 10 k Ω terhubung ke keluaran penguat, Hasil ukur itu sbb:
    • v i (mV) v o (mV)
    • Tanpa R L 9 90
    • Dengan R L 8 70
    • Carilah: parameter penguat
    • Jawab:
    • Untuk R L = ∞
  • Jika R L = 10 k Ω dihubungkan dengan keluaran penguat:
  • Dari rangkaian pengganti A: Dari rangkaian pengganti A:
    • Penguat Common-Source (CS)
    Gambar 43. Rangkaian penguat ‘common source’ Sinyal yang akan diperkuat adalah tegangan masukan v sig , yang mempunyai resistansi masukan R sig . C C1 berfungsi untuk memblok dc dari sinyal masukan, sehingga tidak mengganggu bias dc. Kapasitor ini disebut ‘ coupling capacitor ’ Bila sumber sinyal dapat memberikan jalur dc ke ‘ground’, gate dapat dihubungkan langsung dengan sumber tegangan. Dalam hal ini R G dan C C 1 dapat dihilangkan
    • C s adalah kapasitor bypass yang fungsinya untuk mem-bypass resistansi keluaran dari sumber arus I. Kapasitor ini juga membuat ‘ground’untuk siinyal atau ‘ ac ground ’.
    • C C2 adalah ‘ coupling capacitor ’ yang menghubungkan sinyal keluaran dengan beban R L , jadi v o = v d .
    • R L dapat berupa resistansi beban atau resistansi masukan dari tingkat penguat berikutnya bila penguat yang akan dianalisa adalah salah satu penguat dari rangkaian penguat bertingkat.
    • Untuk menentukan karakteristik dari penguat CS yaitu resistansi masukan, penguatan tegangan dan resistansi keluaran, gunakan rangkaian pengganti sinyal kecil, seperti pada gambar (b).
  • Gambar 43(b). Rangkaian ekivalen penguat untuk analisis sinyal kecil Penguat ini bersifat unilateral. Oleh karena itu R in tidak tergantung dari R L , jadi R in = R i . Dan R out tidak tergantung dari R sig , jadi R out = R o . Analisis:
  • Penguatan menyeluruh dari sumber sinyal sampai beban: Untuk menentukan resistansi keluaran penguat, v sig di-set = 0. Jadi v sig dihubung singkat. r o >> R D -> pengaruh r o dalam penguatan tegangan sedikit berkurang dan adanya penurunan pada R out
  • Gambar 43(c) Model sinyal kecil MOSFET yang diterapkan langsung pada rangkaian yang memakai simbol MOSFET.
    • Penguat Common-Source dengan Resistansi Source
    Gambar 44(a) Penguat ‘common source’ dengan resistansi R s pada source
  • Gambar 44(b): Transistor diganti dengan rangkaian pengganti model T Untuk rangkaian yang mempunyai resistansi yang terhubung source, rangkaian pengganti yang digunakan adalah rangkaian pengganti model T, karena resistansi source akan tampak seri dengan. 1 /g m R in = R i = R G
    • Keuntungan menggunakan R S :
    • Harga R S dapat digunakan untuk mengendalikan besaran sinyal v gs dan memastikan bahwa v gs tidak terlalu besar.
    • Memperlebar ‘bandwidth’
    • R S berperan sebagai umpan balik negatif.
    • Kelemahan menggunakan R S : penurunan penguatan tegangan.
    R S mengurangi i d dengan faktor (1 + g m R S )
  • R S mengurangi penguatan tegangan dengan faktor (1+ g m R D ) -> ‘source degeneration resistance’ Penguatan dari gate ke drain adalah perbandingan antara resistansi total pada drain, ( R D //R L ), dengan resistansi total pada source [(1/ g m ) + R S ]
  • Penguat Common-Gate Gambar 45 (a) Rangkaian penguat ‘common gate’
    • Pada penguat Common-Gate (CG) gate dihubungkan ke ground. Sinyal masukan dipasangkan di source dan sinyal keluaran diambil dari drain, dan gate merupakan terminal bersama masukan dan keluaran.
    • Gate dihubungkan ke ground:
    • tegangan ac dan dc sama dengan nol,
    • resistor R G = 0
    • Kapasitor C C1 dan C C2 mempunyai fungsi yang sama seperti pada penguat CS
    • Rangkaian pengganti untuk sinyal kecil menggunakan model T. Model rangkaian pengganti ini dapat dilihat pada gambar (b).
    • Pada rangkaian pengganti ini tidak ada r o .
    • Resistansi masukan:
  • Gambar 45(b) Rangkaian ekivalen sinyal kecil untuk rangkaian pada gambar 45(a) Karena rangkaian adalah unilateral: R in tidak tergantung dari R L dan R in = R i . Karena g m pada orde 1 mA/V, resistansi masukan dari penguat CG relatif rendah (pada orde 1 k Ω ) dan jauh lebih rendah dibandingkan dengan resistansi masukan pada penguat CS. Selanjutnya kehilangan sinyal yang cukup besar terjadi pada ‘coupling’ sinyal ke masukan penguat CG, karena
  • Untuk menjaga agar kehilangan kekuatan sinyal tetap kecil, resistansi sinyal, R sig harus kecil.
    • Penguat CG: non iverting
    • Resistansi masukan CG rendah
    • Penguatan tegangan penguat CG lebih kecil dibandingkan CS dengan faktor (1 + g m R sig )
    • Perhatikan gambar (c):penguat CG dicatu dengan sumber arus sinyal i sig yang mempunyai resistansi dalam R sig . Ini adalah rangkaian ekivalen Norton dari sumber sinyal yang dipakai pada gambar (a).
  • R sig >> 1/ g m , jadi Gambar 45(c). Penguat common gate dicatu dengan sinyal masukan
    • Rangkaian mempunyai resistansi masukan yang relatif kecil, g m , ke sumber arus sinyal masukan, sehingga menghasilkan peredaman sinyal yang sangat kecil pada masukan. MOSFET akan menghasilkan kembali arus ini pada terminal drain pada resistansi keluaran yang lebih tinggi. Rangkaian berperan sebagai penguat arus penguatan tunggal (unity-gain current amplifier) atau current follower. Inilah pemakaian CG yang paling populer yang dapat dipakai pada rangkaian ‘cascode’.
    • Penggunaan lainnya dari CG: memanfaatkan kinerjanya pada frekuensi tinggi,
    • Resistansi masukan yang kecil dapat merupakan keuntungan dalam pemakaian pada frekuensi sangat tinggi, dimana hubungan sinyal masukan dapat disamakan dengan sebuah saluran transmisi dan 1/ g m resistansi masukan dari penguat CG dapat berfungsi sebagai resistansi terminasi dari saluran transmisi.
    • Penguat Common-Drain atau Source-Follower
    • Input: antara gate dan drain
    • Output: antara source dan drain
    Gambar 46(a) Penguat ‘common drain’ atau ‘source follower Karena drain berfungsi sebagai ground dari sinyal, maka tidak ada R D. Sinyal masukan dihubungkan ke gate MOSFET melalui C C1 dan keluaran pada source MOSFET dihubungkan ke resistor beban R L melalui C C2 .
  • Karena R L terhubung seri dengan terminal source, maka rangkaian pengganti model T yang digunakan, seperti yang terlihat pada gambar 46(b) Gambar 46(b) Rangkaian pengganti sinyal kecil
  • Biasanya r o >> 1/ g m , sehingga penguatan tegangan hubung terbuka dari gate ke source, A vo , hampir sama dengan satu (unity). Jadi tegangan pada source mengikuti tegangan pada gate. Oleh karena itu rangkaian ini juga disebut ‘source follower’. Pada rangkaian diskrit, r o >>R L , jadi:
  • Penguatan tegangan menyeluruh: G v mendekati satu untuk R G >>R sig , r o >> 1/ g m dan r o >>R L Gambar 46(c) analisis rangkaian yang dilakukan langsung pada rangkaian source follower
  • Gambar 46(d) Rangkaian untuk menentukan resistansi keluaran R out
    • Walaupun source-follower mempunyai umpan balik dalam yang besar, R in tidak tergantung dari R L ( R i = R in ) dan R out tidak tergantung dari R sig ( R o = R out ).
    • Kesimpulan:
    • Source follower mempunyai:
      • Resistansi masukan yang sangat besar
      • Resistansi keluaran yang relatif kecil
      • Penguatan yang mendekati satu
    • Dipakai sebagai ‘ unity-gain voltage buffer amplifier ’ yaitu menghubungkan sumber sinyal tegangan yang mempunyai besaran yang cukup besar tetapi mempunyai resistansi dalam yang sangat tinggi ke resistansi beban yang rendah.
    • Dipakai sebagai tingkat keluaran pada penguat bertingkat yang fungsinya memberikan penguat secara keseluruhan resistansi keluaran yang rendah sehingga memungkinkan untuk mencatu arus beban yang besar tanpa menghilangkan penguatan.
  • Ringkasan dan Perbandingan Karakteristik Penguat DIskrit MOS Satu Tingkat Common Source
  • Common Source dengan Resistansi Source r o diabaikan:
  • Common Gate r o diabaikan:
  • Common-Drain atau Source Follower
    • Kesimpulan:
      • Konfigurasi CS adalah konfigurasi yang terbaik untuk mendapatkan penguatan yang besar.
      • Dengan adanya R S pada source, CS mendapatkan berbagai perbaikan, antara lain penambahan lebar bidang frekuensi, tetapi penguatannya akan berkurang
      • Penguat CG mempunyai resistansi masukan yang kecil, kinerja yang baik sekali pada frekuensi tinggi dan penguatan tunggal (unity gain). Banyak dipakai pada penguat ‘cascode’.
      • Pemakaian source follower atau CD adalah sebagai buffer tegangan yang menghubungkan sumber dengan resistansi tinggi ke beban yang mempunyai resistansi rendah dan sebagai tingkat keluaran dari penguat bertingkat.
  • CMOS Digital Logic Inverter Gambar 47 Inverter CMOS Inverter CMOS terdiri dari 2 jenis MOSFET enchancement yang ‘matched’, Q N dari jenis – n dan Q P dari jenis –p . Body dari masing-masing transistor dihubungkan ke masing-masing source sehingga tidak ada ‘body-effect’
  • Cara Kerja Rangkaian
    • Gambar 48 Cara kerja inverter CMOS jika v i tinggi
    • Rangkaian dengan v i = V DD (level logika 1)
    • (b) Konstruksi grafis untuk menentukan titik kerja
    • (c) Rangkaian pengganti.
  • Gambar 48 menunjukkan keadaan ketika v i = V DD , terlihat kurva karakteristik untuk Q N dengan v GSN = V DD ( i D = i dan v DSN = v O .) Pada kurva karakteristik Q N ditumpangkan kurva beban, yaitu kurva i D – v SD dari Q P untuk kasus v SGP = 0 V. Karena v SGP < | V t |, kurva beban merupakan garis lurus horizontal dengan level arus hampir nol. Titik kerja adalah perpotongan antara kedua kurva. Terlihat bahwa tegangan keluaran hampir nol ( < 10 mV) dan arus yang melalui kedua divais juga hampir nol. Ini berarti disipasi daya pada rangkaian kecil sekali (< 1 μ W) Catatan: walaupun Q N bekerja dengan arus hampir nol dan tegangan drain-source juga nol, titik kerja berada pada segmen yang tajam pada kurva karakteristik i D – v DS . Sehingga Q N menyediakan jalur beresistansi rendah antara terminal keluaran dan ground. Besarnya resistansi tersebut adalah Gambar 48(c) menunjukkan rangkaian ekivalen dari inverter jika masukan tinggi. v O ≡ V OL = 0 V dan disipasi daya = 0
    • Gambar 49 Cara kerja inverter CMOS jika v i rendah
    • Rangkaian dengan v i = 0 V (level logika 0)
    • (b) Konstruksi grafis untuk menentukan titik kerja
    • (c) Rangkaian pengganti.
  • Gambar 49 menunjukkan keadaan ketika v i = 0 V. Karakteristik i D – v DS nya hampir merupakan garis lurus horizontal dengan level arus hampir nol. Kurva beban adalah karakteristik i D – v SD dari divais kanal –p dengan v SGP = V DD . Terlihat pada gambar, pada itik kerja tegangan keluaran hampir sama dengan V DD ( 10 mV lebih rendah dari V DD ) dan arus yang melalui kedua divais juga hampir nol. Ini berarti disipasi daya pada rangkaian kecil sekali (< 1 μ W) Di sini Q P menyediakan jalur beresistansi rendah antara terminal keluaran dan catu dc V DD . Besarnya resistansi tersebut adalah Gambar 49(c) menunjukkan rangkaian ekivalen dari inverter jika masukan rendah. v O ≡ V OH = V DD dan disipasi daya = 0 Q N disebut juga ‘ pull down ’ divais karena dapat menarik arus beban yang relatif besar, sehingga menarik tegangan keluaran turun menuju nol Q P disebut juga ‘ pull up ’ divais karena dapat memberikan arus beban yang relatif besar, sehingga menarik tegangan keluaran naik menuju V DD
  • Kesimpulan: 1.Tegangan keluaran adalah 0 dan V DD , jadi simpangan sinyal maksimum -> noise margin yang lebar. 2. Disipasi daya statik untuk kedua keadaan sama dengan nol 3. Ada jalur antara terminal keluaran dengan ground (pada keadaan keluaran rendah) dan dengan V DD (pada keadaan keluaran tinggi). Jalur beresistansi rendah ini menjamin bahwa tegangan keluaran 0 V dan V DD tidak tergantung harga perbandingan W / L atau parameter divais lainnya. Resistansi keluaran yang rendah membuat inverter kurang sensitif terhadap efek derau dan gangguan lainnya. 4. Divais pull-up dan pull-down memberikan inverter kemampuan ‘driving’ yang tinggi pada kedua keadaan. 5. Resistansi masukan inverter adalah tidak terhingga ( i G = 0). Jadi inverter dapat men-drive sejumlah inverter sejenis tanpa berkurangnya level sinyal, tetapi akan mempengaruhi kecepatan waktu perubahan (switching time).
  • The Voltage Transfer Characteristic Untuk Q N Untuk Q P Inverter CMOS biasanya dirancang untuk mempunyai V tn = | V tp | = V t dan k n ’ (W/L) n = k p ’ (W/L) p .
  • Catatan: μ p = 0,3 – 0,5 μ n , jadi untuk membuat k’(W/L) kedua divais sama, maka lebar divais kanal –p dibuat dua atau tiga kali lebar divais kanal –n. Dengan k’(W/L) kedua divais sama maka inverter akan mempunyai karakteristik transfer yang simetris dan kemampuan current-driving yang sama untuk kedua arah (pull-up dan pull-down) Dengan Q N dan Q P ‘matched’, inverter CMOS mempunyai VTC seperti pada gambar 50. Seperti yang terlihat, kurva VTC mempunyai 5 segmen yang berhubungan dengan kombinasi mode operasi yang berbeda.dari Q N dan Q P . Segmen BC: Q N dan Q P bekerja pada daerah jenuh. Karena resistansi keluaran pada keadaan jenuh yang terbatas diabaikan, maka inverter mempunyai penguatan tidak terhingga pada segmen ini. Dari sifat simetris, segmen vertikal terjadi pada v I = V DD /2 dan batas-batasnya adalah v O (B) = V DD /2 + V t dan v O (C) = V DD /2 - V t
  • Gambar 50. Voltage Transfer Characteristic dari Inverter CMOS
  • Selain V OL dan V OH , ada dua titik lagi pada kurva yang menentukan ‘noise margin’ dari inverter, yaitu, V IL dan V IH . Kedua titik ini didefinisikan sebagai titik di mana penguatan sama dengan satu. Untuk menentukan V IH : Q N pada daerah trioda dan Q P pada daerah jenuh. V IL dapat ditentukan dengan cara yang sama, sehingga diperoleh persamaan simetris:
  • Noise margin dapat ditentukan sebagai berikut: Jadi, VTC yang simetris menghasilkan noise margin yang sama. Jika Q N dan Q P tidak matched, VTC tidak akan simetris dan noise margin tidak akan sama.
  • Operasi dinamik Kecepatan operasi sebuah sistem digital ditentukan oleh waktu tunda propagasi dari gerbang logika yang digunakan untuk membuat sistem tersebut. Karena inverter adalah gerbang logika dasar dari teknologi IC digital, waktu tunda propagasi inverter merupakan parameter dasar dalam menentukan karakteristik teknologi IC.
    • Gambar 51 Operasi dinamik dari inverter CMOS dengan beban kapasitif
    • rangkaian
    • gelombang masukan dan keluaran
  • (c) Trayektori dari titik kerja bila input menuju level tinggi dan kapasitor dikosongkan (discharge) melalui Q N (d) Rangkaian ekivalen selama kapasitor dikosongkan. Pada gambar 51(a) kapasitor C merupakan jumlah kapasitor dalam Q N dan Q P , kapasitor kawat interkoneksi antara keluaran inverter dan masukan dari gerbang logika lainnya dan kapasitor masukan total dari beban ini. Asumsikan inverter mempunyai masukan pulsa ideal (waktu naik dan turun sama dengan nol) dan inverter simetris.
  • Gambar 51(c) menunjukkan trayektori titik kerja pada saat pulsa masukan naik dari V OL = 0 V ke V OH = V DD pada waktu t = 0. Pada saat t = 0-, tegangan keluaran sama dengan V DD dan kapasitor terisi (charged) sampai tegangan V DD . Pada t = 0, v I naik menuju V DD -> Q P ‘off’. Dari sini rangkaian ekivalen seperti pada gambar 50(d) dengan harga awal v O = V DD . Jadi titik kerja pada t = 0+ adalah titik E, dimana Q N pada keadaan jenuh dan mengalirkan arus yang besar. Ketika C dikosongkan, arus pada Q N tetap konstan sampai v O = V DD – V t (titik F). Sebutkan bagian selang pengosongan ini t PHL1 : Setelah titik F, Q N bekerja pada daerah trioda sehingga arus sama dengan
  • Bagian selang pengosongan ini dapat dinyatakan sebagai: Ganti i DN dengan persamaan sebelumnya dan susun kembali persamaan diferensial, diperoleh: Untuk mendapatkan komponen waktu tunda t PHL pada saat v O menurun dari ( V DD – V t ) ke titik 50%, v O = V DD /2, intregrasikan kedua sisi persamaan. Sebutlah komponen waktu tunda ini t PHL2 . Gunakan
  • Jadi: Jumlahkan kedua komponen t PHL , maka diperoleh: Biasanya V t ≈ 0,2 V DD . maka Dengan cara yang sama akan diperoleh t PLH : Waktu tunda propagasi sama dengan harga rata-rata dari t PHL dan t PLH
    • Untuk mendapatkan waktu tunda propagasi yang rendah, yang berarti kecepatan operasi yang lebih tinggi:
    • C harus minimum
    • Gunakan parameter transkonduktansi proses k’ yang lebih tinggi
    • Perbandingan W/L dari transistor harus lebih besar
    • V DD harus lebih tinggi.
    • Aliran arus dan disipasi daya
    Gambar 52.Kurva arus-tegangan masukan pada inverter CMOS
  • Pada saat inverter CMOS berpindah posisi, arus mengalir melalui hubungan seri Q N dan Q P . Gambar 52 menunjukkan arus sebagai fungsi dari tegangan v I . Arus mencapai puncaknya pada tegangan ambang perpindahan (switching threshold), V th = v I = v O = V DD /2. Arus ini menyebabkan disipasi daya dinamik dalam inverter CMOS. Tetapi, komponen yang lebih penting dari disipasi daya dinamik adalah dari arus yang mengalir pada Q N dan Q P pada saat inverter diberi beban sebuah kapasitor C . Perhatikan gambar 51(a): Pada t = 0-, v O = V DD dan energi yang tersimpan pada kapasitor adalah ½ V DD 2 . Pada t = 0, v I naik menuju V DD , Q P ‘off’ dan Q N ‘on’. Transistor Q N mengosongkan kapasitor, dan pada akhir selang pengosongan, tegangan kapasitor akan berkurang menuju nol. Jadi selama selang pengosongan, energi ½V DD 2 hilang dari kapasitor C dan didisipasikan pada transistor Q N . Pada setengah perioda lainnya ketika v I turun menuju nol. Transistor Q N ‘off’ dan Q P ‘on’ dan mengisi kapasitor. Arus yang dicatu oleh Q P pada C adalah i yang datang dari catu daya V DD . Jadi energi yang diambil dari catu daya selama perioda pengisian:
  • Q = muatan yang disuplai ke kapasitor. Q = CV DD Jadi energi yang diambil dari catu daya sama dengan CV DD 2 . Pada akhir selang pengisian, tegangan kapasitor akan menjadi V DD , jadi energi yang tersimpan pada kapasitor menjadi ½ CV DD 2 Selama selang pengisian, setengah energi yang diambil dari catu daya, ½ CV DD 2 , didisipasikan pada Q P . Dari penjelasan di atas terlihat pada setiap perioda ½ CV DD 2 , didisipasikan pada Q N dan ½ CV DD 2 didisipasikan pada Q P . Jika inverter berpindah kondisi dengan kecepatan f siklus per detik, maka disipasi daya dinamik: Frekuensi kerja berkaitan dengan waktu tunda propagasi. Makin rendah waktu tunda propagasi, makin tinggi frekuensi kerja rangkaian dan makin tinggi disipasi daya pada rangkaian. Salah satu nilai yang mengukur kualitas rangkaian adalah delay-power product ( DP )
  • DP = P D t p [joule] DP biasanya konstan untuk rangkaian digital dengan teknologi tertentu dan dapat dipakai untuk membandingkan teknologi yang berbeda. Makin kecil harga DP makin efektif teknologi yang digunakan. DP adalah energi yang didisipasikan pada satu siklus kerja. Jadi untuk CMOS dimana hampir semua disipasi daya adalah dinamik, DP = CV DD 2 .
    • Ringkasan karakteristik penting dari sebuah inverter logika CMOS
    • Resistansi keluaran gerbang
    • Ketika v O rendah
    • Ketika v O tinggi
    Tegangan ambang gerbang Titik pada VTC dimana v I = v O
  • Arus perpindahan dan daya disipasi Noise margin Untuk divais yang ‘matched’, yaitu Waktu tunda propagasi Untuk V t ≈ 0,2 V DD
  • MOSFET Jenis ‘Depletion’ Gambar 53(a):Lambang MOSFET jenis ‘depletion’ Gambar 53(b) Lambang MOSFET jenis ‘depletion’ dengan substrate terhubung ke source
    • MOSFET Jenis Depletion’
    • MOSFET jenis depletion mempunyai struktur yang mirip dengan jenis ‘enchancement’ dengan satu perbedaan utama yaitu MOSFET jenis depletion mempunyai kanal yang secara fisik dibuat pada substrate, Jadi tidak perlu menginduksi kanal, artinya tanpa ada v GS , arus i D akan mengalir jika ada v DS .
    • Kedalaman kanal dan konduktivitasnya dapat dikendalikan oleh v GS . Jika v GS positif, kanal akan semakin kuat dengan menarik elektron lebih banyak, jika v GS negatif, kanal akan semakin dangkal dan konduktivitasnya menurun.
    • Tegangan v GS negatif mengurangi (deplete) pembawa muatan pada kanal dan mode ini disebut ‘depletion mode’.
    • Semakin negatif v GS , semakin berkurang pembawa muatan pada kanal, sehingga mencapai harga dimana kanal kehabisan semua pembawa muatannya dan i D sama dengan nol walaupun v DS tetap ada. Harga ini adalah harga tegangan ambang untuk MOSFET kanal –n jenis deplesi.
  • MOSFET jenis ‘depletion’ dapat bekerja dalam mode ‘enchancement’ dengan memasangkan tegangan v GS positif dan dalam mode ‘depletion’ dengan memasangkan v GS negatif. Karakteristik i D – v DS nya mirip dengan karakteristik i D – v DS hanya kanal –n jenis ‘depletion’ mempunyai V t negatif. Gambar 54(a) Transistor dengan polaritas arus dan tegangan seperti yang tertera
  • Gambar 54(b) karakteristik i D – v DS
    • Gambar 54(c) i D – v DS pada keadaan jenuh baik dalam mode kerja ‘depletion’ dan ‘enchancement’.
    • Gambar 54(b) adalah karakteristik i D – v DS dari MOSFET kanal –n jenis ‘depletion’ dengan V t = - 4 V dan k n ’(W/L) = 2 mA/V 2 .
    • MOSFET jenis depletion akan bekerja:
    • di daerah trioda selama tegangan drain tidak melebihi tegangan gate sebanyak paling sedikit |V t |
    • di daerah jenuh jika tegangan drain lebih tinggi dari tegangan gate sebanyak paling sedikit |Vt|
  • Gambar 54(c) menunjukkan karakteristik i D – v DS pada keadaan jenuh baik dalam mode kerja ‘depletion’ dan ‘enchancement’. Karakteristik arus – tegangan dari MOSFET jenis ‘depletion’ sama seperti karakteristik MOSFET jenis ‘enchancement’, hanya untuk MOSFET kanal –n jenis ‘depletion’ V t negatif. Dan harga I D mencapai jenuh pada v GS = 0 MOSFET jenis ‘depletion’ dapat dibuat pada chip yang sama seperti divais jenis ‘enchancement’. Transistor PMOS jenis ‘depletion’ mempunyai cara kerja seperti NMOS hanya saja semua tegangannya mempunyai polaritas yang berlawanan dengan tegangan pada NMOS. Dan pada divais kanal –p arus mengalir dari source ke drain.
  • Gambar 55 Level tegangan relatif pada terminal transistor NMOS jenis depletion
  • Gambar 56. Sketsa karakteristik i D – v DS untuk transistor MOSFET jenis depletion dan enhancement