LES PROCESSEURS CPU : Central Processing Unit 1ere année ISBS – PROJET ARCH 2009-2010
Introduction Évolution des performances mémoires et processeurs Hiérarchisation des mémoires jusqu'au processeur La mémoir...
Introduction Inventé par Marcian Hoff en 1971 (ingénieur chez Intel) Cerveau de l’ordinateur Traite les informations et ex...
Evolution des performances mémoires et processeurs + 55%  de performance par an du processeur depuis 1985 + 7%  de perform...
Hiérarchie des mémoires  jusqu'au processeur Temps de réponse Coût
Les instructions CODE OPERATION CODE OPERANDE Instructions d’opérations arithmétiques Instructions d’opérations logiques I...
Les registres Registre d’instruction Registre d’état Registre PC Une petite mémoire de taille raisonnable.
La mémoire cache Règle des 90%-10%  ou principe de localité Taux de réussite =  hit rate Taux d’échec =  miss rate Cache e...
Le cache exclusif Le cache inclusif
La technologie 64 bits Les registres généraux voient leur capacité doubler  Traiter plus rapidement des  nombres plus gran...
Barrière de fréquence du processeur Pipelines Exécution spéculative Multicore Recours et optimisation :
Pipelining DECODAGE CHARGEMENT DES VALEURS EXECUTION ENREGISTREMENT
Execution spéculative  ou prédictive Exemple de programme : Si A > B Alors Y = sin(A) Sinon Y = cos(B)
Le multicore Un processeur multi-cœur est composé non pas de 1 mais de 2 (ou 4 ou 8) unités de calcul. Performance  du mul...
Processeur Pentium D Processeur Core 2 Duo <ul><li>Chaque core ne possède que 1Mo de mémoire. </li></ul><ul><li>Les 2 core...
 
Conclusion Ainsi, les processeurs … <ul><li>Diversité des processeurs </li></ul><ul><li>Programmation parallèle </li></ul>
 
 
www.mramzi.net
Upcoming SlideShare
Loading in...5
×

Sujet 6

458

Published on

Published in: Education
0 Comments
2 Likes
Statistics
Notes
  • Be the first to comment

No Downloads
Views
Total Views
458
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
0
Comments
0
Likes
2
Embeds 0
No embeds

No notes for slide

Transcript of "Sujet 6"

  1. 1. LES PROCESSEURS CPU : Central Processing Unit 1ere année ISBS – PROJET ARCH 2009-2010
  2. 2. Introduction Évolution des performances mémoires et processeurs Hiérarchisation des mémoires jusqu'au processeur La mémoire cache La technologie 64 bits Barrière de fréquence du processeur Pipelining Execution spéculative ou prédictive Le multicore Conclusion Plan
  3. 3. Introduction Inventé par Marcian Hoff en 1971 (ingénieur chez Intel) Cerveau de l’ordinateur Traite les informations et exécute les instructions Communication en langage binaire Qu’est ce qu’un processeur?
  4. 4. Evolution des performances mémoires et processeurs + 55% de performance par an du processeur depuis 1985 + 7% de performance mémoire TRES GRANDE DIFFERENCE 2*24200 64 bits/64bits bus 3,2 GHz 0,045 2*410000000 Core 2 TM Quad (Penryn) 2008 5 32bits/32bits bus 16 à 40 MHz 1,5 275000 80386 1985 ? 64bits/64bits bus 2,93 GHz (Core i7 940) 3,2 GHz (Core i7 965) 0,045 (2008) 0,032 (2009) 731000000 Intel Core i7 (Nehalem) 2008 4bits/4bits bus 108 KHz 2300 4004 1971 MIPS Largeur des données Fréquence de l’horloge Finesse de gravure µm Nombre de transistors Nom Date
  5. 5. Hiérarchie des mémoires jusqu'au processeur Temps de réponse Coût
  6. 6. Les instructions CODE OPERATION CODE OPERANDE Instructions d’opérations arithmétiques Instructions d’opérations logiques Instructions de transferts Instructions ayant rapport aux entrées et sorties
  7. 7. Les registres Registre d’instruction Registre d’état Registre PC Une petite mémoire de taille raisonnable.
  8. 8. La mémoire cache Règle des 90%-10% ou principe de localité Taux de réussite = hit rate Taux d’échec = miss rate Cache exclusif et cache inclusif Mémoire invisible.
  9. 9. Le cache exclusif Le cache inclusif
  10. 10. La technologie 64 bits Les registres généraux voient leur capacité doubler Traiter plus rapidement des nombres plus grands Un adressage mémoire largement plus étendue Valeur théorique : 16 milliards de Go ou 16 Exaoctets Valeur réelle : 128 Go soit 0,008% du maximum
  11. 11. Barrière de fréquence du processeur Pipelines Exécution spéculative Multicore Recours et optimisation :
  12. 12. Pipelining DECODAGE CHARGEMENT DES VALEURS EXECUTION ENREGISTREMENT
  13. 13. Execution spéculative ou prédictive Exemple de programme : Si A > B Alors Y = sin(A) Sinon Y = cos(B)
  14. 14. Le multicore Un processeur multi-cœur est composé non pas de 1 mais de 2 (ou 4 ou 8) unités de calcul. Performance du multicore. 2 exemples : <ul><li>Les processeurs Pentium D </li></ul><ul><li>Les processeurs Core 2 Duo </li></ul>
  15. 15. Processeur Pentium D Processeur Core 2 Duo <ul><li>Chaque core ne possède que 1Mo de mémoire. </li></ul><ul><li>Les 2 cores n’ont pas de bus les reliant en interne. </li></ul><ul><li>Les 2 cores sont reliés entre eux. </li></ul><ul><li>Un cache L2 partagé entre les 2 cores. </li></ul>
  16. 17. Conclusion Ainsi, les processeurs … <ul><li>Diversité des processeurs </li></ul><ul><li>Programmation parallèle </li></ul>
  17. 20. www.mramzi.net

×