• Share
  • Email
  • Embed
  • Like
  • Save
  • Private Content
第4回 半導体材料 補足資料_2010
 

第4回 半導体材料 補足資料_2010

on

  • 1,443 views

 

Statistics

Views

Total Views
1,443
Views on SlideShare
1,443
Embed Views
0

Actions

Likes
0
Downloads
2
Comments
0

0 Embeds 0

No embeds

Accessibility

Categories

Upload Details

Uploaded via as Microsoft Word

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

    第4回 半導体材料 補足資料_2010 第4回 半導体材料 補足資料_2010 Document Transcript

    • 半導体材料 1/14 半導体材料[1]半導体材料作成法1.1 バルク半導体作成法1.1.1 Si 単結晶の作成  LSI 基板となる Si 単結晶ウェーハは、図 1.1 に示すような工程で、バルクと呼ばれる Si 単結晶の塊を作り、それを薄い板上にスライスし、表面を研磨して作製する。 Si 単結晶バルクの代表的な製法には、 (A)CZ(チョクラルスキー, Czocralsky)法, あるいは引上げ法ともいう。 (B) FZ 法(浮遊帯溶融 floating zonemelting)法) がある。 インゴットを厚み 0.5mm から 1.5mm 程度 に薄くスライスして作 “ インゴット”と呼ばれる円 図 柱状の大きな Si 単結晶の棒 1.1 で、その直径は10~40 cm 程度ケイ石 : 石英や水晶などのように二酸化ケイ (SiO2) で構成された岩A. チョクラルスキ (Czochralski, CZ)法 (別名 引き上げ法) による結晶成長 図 1.3 Si(100) 種結晶表面を真上から みたときの Si 原子の並び 図 1.2 CZ 法による単結晶作製装 置の概略図
    • 半導体材料 2/14B. 浮遊帯域成長 (Floating Zone, FZ) 法による結晶成長 図 1.4 FZ 法による単結晶作 製装置の概略図
    • 半導体材料 3/141.1.2 CZ 法と FZ 法で作成されたシリコンウェハーの特性比較 (i)CZ 法では、石英(SiO2)製のるつぼを使用するため、製造時、るつぼから酸素原子が結晶に取り 込まれ、よって、FZ 法に比べ、酸素濃度が 2 桁以上高い結晶となる。 (ii)上記 1 の理由により結晶格子間に取り込まれた酸素が、ウェハーの熱処理工程において、ドナ ーの性質を示す複合物を形成し、よって抵抗率変化をもたらすとともに、さらに SiO2 へと変化し て、結晶に欠陥をつくる。 (iii)CZ 法において結晶格子間に取り込まれた不純物酸素原子が結晶の転移を固着する(抑制す る)作用をもつため、熱処理を繰り返した場合のウェハーの反りを低減することができ、現在 、 LSI 用の基板にはほとんど CZ 法によるシリコン結晶が使用されている。 (iv)CZ 法で作成したウェハーの方が安価1.1.3 CZ 法の具体例 2004 年 官民プロジェクト, (株)スーパーシリコン研究所は、CZ 法を用いて、世界初の直径400 mm 超大口径・半導体シリコンウェハの製作に成功している (以下の写真 11-13, 20 は応用物理学会誌, 2004 年 5 月 P.567 より)なぜ、大口径のシリコンウェハが必要なのか?  ∙ ∙ ∙ ∙ 1 枚のウェハからとれるチップ数を増やすことでコスト低減を可能にすることがで きる
    • 半導体材料 4/141.2 化合物半導体結晶の作成 化合物半導体のバルク単結晶は、Si の場合の CZ 法とほぼ同様の引上げ法で作成される。 しかし、Si とは異なり、化学量論組成の制御が必要となる。問題点 1: その化合物の融点付近、すなわち結晶成長温度での蒸気圧が高く蒸発しやすい元素が、原料として含まれる場合が多い問題点 2: 原料に毒性が強い物質が含まれることが多いなどの条件のために、通常はシリコンより結晶成長が困難である。1.2.1 LEC (1iquid Encapsulated Czochralsky)法 図 1.5 は、化合物半導体の単結晶を引上げ法で作製するための装置の概略図を示している。 この方法は、シリコンの場合と同様に原材料をるつぼの中で溶解し、種結晶に接触させ、単結晶を引き上げるものであるが、原料融液の表面に B2O3 などの融液を液体カプセル材として浮かべたり、 He などの不活性ガスで圧力を加えたりして、As や P などの蒸気圧の高い物質の蒸発を防 図いでいる。 1.51.2.2 水 平 ブ リ ッ ジ マ ン 法 ( HorizontalBrdgeman) 図 1.6 に装置図を示す。 炉体を三つの温度領域に分けてそれぞれの温度を別々に制御する。これにより、単結晶成長中のヒ素の蒸気圧を制御し、熱分解を避けることで結晶欠陥を防いでいる。 GaAs の溶融温度におけるヒ素の平衡解 図 1.6
    • 半導体材料 5/14離圧は約 1 気圧であり、これは密封容器内の単体ヒ素部の温度を約 610°C に保持することによって得られる。 これに対し、 の場合はその平衡圧は約 25 気圧と大気圧よりはるかに高いため、 InP 高圧容器内で圧力制御をしながら結晶成長を行う必要がある。1.3 半導体薄膜の作成1.3.1 エピタキシャル成長(Epitaxy growth) 基板結晶(種結晶)の上に、基板と同じ結晶方位をもった、何らかのパラメータ(例えば格子定数)が異なる高品質な単結晶薄膜を成長させることをエピタキシャル成長という。 成長させる薄膜結晶が基板と同じ結晶である場合を“Homo-Epitaxy”、異なる場合を“Hetero-Epitaxy”と呼ぶ。また、エピタキシャルによる成膜法は原料の輸送形態の違いから以下の 3 つに大別される。 (i)Vapor Phase Epitaxy (VPE, 気相エピタキシャル) (ii)Liquid Phase Epitaxy (LPE, 液相エピタキシャル) (iii)Solid Phase Epitaxy (SPE, 固相エピタキシャル)(i)Vapor Phase Epitaxy (VPE) 成長させる半導体の構成元素を気体状態で、基板まで輸送しエピタキシャル成長させる方法である。 一般に、金属元素は単体のままでは蒸 図 1.7気圧が低いので、ハロゲン化物または有機金属物の原料を蒸発させ気体にする。 図 1.7 シリコンに気相エピタキシャル成長法の例を示す。 原料の SiCl4 または SiH4 の気体が、高温の基板上で還元あるいは熱分解してシリコン原子となりエピタキシャル成長する。 反応式は、それぞれ、 SiCl4 + 2H2 → Si + 4HCl SiH4 → Si + 2H2 半導体化合物の気相エピタキシャル成長の場合も原理的には同じであり、GaAs を例にとると、ハロゲン法では、図 1.8 に示すように、反応領域が二つの原料供給部と一つの堆積部からなっている。それぞれの領域における主な反応は、以下の通り 図 1.8である。 4AsCl3 + 6H2 → As4 + 12HCl 2Ga + 2HCl → 2GaCl + H2 4GaCl + As4 → 4GaAs+ 4HCl また、有機金属物を原料にする方法は MOVPE (MetalOrganic Vapor Phase Epitaxy) 法と呼ばれ、例としては、トリメチルガリウム Ga(CH3)3 とアルシン AsH3 との反応がある。 Ga(CH3)3 + AsH3 → GaAs + 3CH4 図 1.9 分子線エピタキシャル成長の装置
    • 半導体材料 6/14 分子線エビタキシャル (MBE, Molecular Beam Epitaxy)法とは成分元素を蒸発させて分子ビーム化して、それを超高真空中で、基板結晶に照射して薄膜単結晶を成長させる方法であり、 1.9 に 図 –9装置の概略図を示す。 分子線ビームを得るために 10 Torr 以下の超高真空が必要となる。 超高真空系を利用して、質量分析計、電子回折装置、オージェ電子分光装置などの系内観測装置をとりつけることができる。 それらのデータをもとに成長条件をコンピュータ制御することによって、組成, 厚さ, 不純物濃度などが正確に調整された薄膜の成長が可能になる。(ii)Liquid Phase Epitaxy (LPE) 液相からエビタキシャル成長させるLPE(Liquid Phase Epitaxy)法は、主に化合物半導体薄膜の成長に用いられる。 まず高温下で、構成元素の金属を溶媒として他の構成元素を溶かし込み飽和溶液をつくる。 この溶液を冷却するとき、過飽和になって析出する化合物を、溶液に接触さ 図 1.10せた基板上にエビタキシャル成長させるのである。 例えば、高温の金属ガリウムの中にヒ素を溶解した飽和溶液を徐冷すると、GaAs が固相に析出してくる。 溶液中にアルミニウムも入れた 3 元溶液にしておくと、GaAs と AlAs との混品の成長ができる。 図 1.10 は、複数の溶液槽と、その底に基板が接触しながらスライドできるようにしたスライド・ボート方式の多層薄膜成長装置の概略図である。 全溶液を徐々に冷却しながら基板を順番に移動させていくと、組成や不純物濃度の異なった連続多層薄膜の単結晶が基板上に形成できる。 半導体レーザーにおけるタブルへテロ構造の作製など応用範囲は広い。1.3.2 化学気相成長法 (Chemical Vapor Deposition) Chemical vapor deposition (CVD) 法とは、作成しようとする薄膜結晶の構成成分を含む化合物のガスを原材料として用い、それと基板結晶表面との反応を利用して基板上に薄膜を堆積する方法である。 薄膜が堆積する基板を加熱し、その熱エネルギーによって原料分子を反応(分解など)させる方法は、 CVD とよばれる。 これに対し、 熱 プラズマCVDでは、原料分子を含むガスのプラズマを生成し、そのプラズマ中で加速された電子によって原料分子を分解させる。 さらに、レーザー光など、光エネルギーを用いて、原料ガスを励起し、あるいは分解する光CVD法も現在研究されて いる。
    • 半導体材料 7/141.3.3 真空蒸着法とイオン化法 従来の真空蒸着法は、真空中で蒸発させた分子を基板に堆積させる。 手法としては単純だが、成膜条件をコントロールする要素が十分とは言えない。 そこでイオンを用いて薄膜を形成するイオン化蒸着法が開発されている。 イオン化蒸着法では、蒸発した分子の一部を電子ビームでイオン化し、基板に向けて加速することによって薄膜形成機能を活性化する手法で、イオンの量とエネルギーを自由にコントロールできるので、制御性良く薄膜を作ることができる。 イオンは薄膜形成において、膜の付着強度、パッキング、結晶性、配向性などの向上に効果がある。 また、化学反応性 の 向 上 も 期 待 で き ま 図 1.11 真空蒸着法 ( 左図 ) とイオン化蒸着法 ( 右 す 図)1.3.4 イオンプレーティング法 イオンプレーティング法は金型へのコーティングに広く利用されている。 これは、密着力に優れているからである。 真空槽内で、薄膜の原料となる物質(例えば Ti)を、加熱やイオンの衝突などの物理的手段によって蒸発させ、同時にイオン化して、これを導入ガス(例えば窒素ガス)と反応させることによって負極にした表面に膜(この場合 TiN)として堆積させる方法である。 膜の種類は、 TiN, TiCN, CrN, TiAlN など多岐にわたって 図 1.12 イオンプレーティング法装置の概 略図
    • 半導体材料 8/14いる。1.3.5 レ ー ザ ー ア ブ レ ー シ ョ ン 法 (Laserablation) レーザーアブレーション法とは、レーザー光を固体に照射すると、固体表面が瞬間的に高温蒸気化し,その結果、中性原子, 分子, 正負のイオン, クラスター,電子,光子が爆発的に放出される現象をいう。 この飛散した物質を基板に蒸着させ、膜堆積が起こる。 図 1.13 レーザーアブレーション法[2]真性半導体と不純物半導体2.1 真性半導体2.1.1 真性半導体の電気伝導機構 本来の構成元素以外の原子を含まない半導体を真性半導体(Intrinsic Semiconductor) と呼ぶ。代表的な真性半導体は、 Ge である。 Si と Ge の最外殻電子は、 Si, (3s)2 2 2 2 それぞれ、 (3p) , (4s) (4p) である。 2 2 s2 2これらは炭素 C の場合(2s) (2p) と同じく、 p 電子配置をとっている。 したがって、炭素と同様にsp3 の混成軌道(hybridized orbital)を形成し(図 2.1)、その結晶構造は図 2.2 に示すようなダイヤモンド型の立方構造となる。これら真性半導体結晶の伝導機構を図 2.3 に示す。 電子になんらかのエネルギー(たとえば光エネルギーや熱エネルギー)が加えられると、図 2.3 の下のバンド ( 価電子帯)の電子が、伝導帯まで励起されると同時に、元の価 図 2.2電 子 帯 の 場 所 に は 正 孔 図 2.1(positive hole) が で き 、 こ れ らが キ ャ リ ア (carrier) と し て 電気伝導に寄与する。 これらは必ず対として生成するので、電子と正孔は必ず同数存在することになる。2.1.2 真性半導体の電子·正孔の統計 半導体の電気伝導を考えるためにはキャリアである電子と正 図 2.3孔の密度とフェルミ準位について
    • 半導体材料 9/14 知る必要がある。 図 2.4 には、真性半導体におけるキャリア密度分布(d)を、キャリア状態密度分布 (b)およびフェルミ・ディラック分布関数(c)とともに示している。 キャリアの単位体積当たり の数密度 n は、各エネルギーの状態密度と、そのエネルギー状態を占有する確率、すなわちこの場 合 Fermi-Dirac 分布関数の積を全エネルギー範囲に渡って積分して求められる。 図 2.5 図 2.4 すなわち、 n= ∫ g (ε ) f (ε )dε (2.1) 1 ここで、 f (ε ) = (ε −ε F ) / k BT (2.2) e +1 3/ 2 1  2 me  * g (ε ) =  2  ε 1/ 2 2π 2    (2.3)   * (2.3)式における me は電子の有効質量である。図 1.4 g e (ε ) ここで、上式を電子と正孔に分けて適用する。 まず、電子の状態密度 は、伝導帯の底のエネ ルギールg を基準として次式で与えられる。 3/ 2  2 me  * g e (ε ) = 1  2     (ε − ε )g 1/ 2 (2.4) 2π 2   g p (ε ) m* 一方、正孔の状態密度 は、正孔の有効質量を p とし、また価電子帯の上端をエネルギーを 0 として、次式で与えられる。
    • 半導体材料 10/14 3/ 2 1  2m *  g p (ε ) =    p   ( − ε ) 1/ 2 (2.5) 2π 2  2 ところで、各エネルギー状態における正孔の占有確率は、そのエネルギー状態を電子が占有していない確率に等しく、したがって、正孔の占有確率を記述する分布関数は、(2.6)式で与えられる。 1 1 f p (ε ) = 1 − f e (ε ) = 1 − (ε − ε F ) / k B T = − (ε − ε F ) / k B T (2.6) e +1 e +1伝導体中の電子の数密度を n とすると、(2.1), (2.2), (2.4)式に基づいて、 3/ 2 1  2me  (ε − ε ) * ε ct 1 n=∫  2  dε 1/ 2 2π 2    (ε − ε F ) / k B T (2.7) g εg   e +1一方、価電子帯中の正孔密度 p とすると、(2.1), (2.5), (2.6)式に基づいて、 3/ 2 0  2m *  ∫ 1 1 p=    p   ( − ε ) 1/ 2 − ( ε −ε F ) / k B T dε (2.8) −ε VB 2π 2  2  e +1Fermi エネルギーエ F は、あとでわかるように、真性半導体の場合には、禁制帯のほぼ中央にくる。 εF ≅ εg / 2 ε − εF > εg − εg / 2 = εg / 2すなわち、 であるので、(2.7)の積分領域では、 となる。ところで、 Si ではで g がそれぞれ、 0.7 eV, 1 eV であるので、 Ge, 約 室温の場合の kBT= 0.025 eV と比較すると、 ε − ε F > ε g / 2 >> k BT (2.9)となる。 そこで、(2.7)式の被積分関数における Fermi–Dirac 分布関数 fe(ε)の部分は、以下のように近似される。 1 f e (ε ) = (ε − ε F ) / k B T ≅ e − (ε − ε F ) / k B T (2.10) e +1同様に、(2.8)式の被積分関数における正孔に対する Fermi–Dirac 分布関数 fp(ε)の部分は、以下のように近似される。 1 f e (ε ) = − (ε − ε F ) / k B T ≅ e(ε − ε F ) / k B T (2.12) e +1さらに、(2.7)式の積分区間の上限および(2.8)式の積分区間の下限に対して、次式の関係が成立する。 ε ct − ε F ≥ ε g / 2 > 3k BT , − (ε vB − ε F ) ≥ ε g / 2 > 3k BTε − ε F > 3k B T を 満 た す を を に 対 し 、 f e (ε ) < 0.05 の よ う に か な り 小 さ く な る 。 一 方 、− (ε − ε F ) > 3k B T を満たすををに対し、 f p (ε ) < 0.05 のようにかなり小さくなる。 従って、(2.7)
    • 半導体材料 11/14式の積分区間上限および(2.8)式の積分区間下限をそれぞれ、 +∞, –∞としても積分値はよい近似となっている。すなわち、 ∞ 3/ 2 ∫  2 me  * n= 1  2     (ε − ε ) g 1/ 2 e − ( ε −ε F ) / k BT dε (2.13) εg 2π 2  一方、価電子帯中の正孔密度 p についても同様に考えて、 3/ 2 1  2m p  * ( − ε ) 1 / 2 e (ε − ε 0 p=∫  2  F ) / k BT dε − ∞ 2π 2    (2.14)  これらの積分を行うと、電子について次式が得られる。 − (ε g − ε F ) / k B T n = NC e ≅ N C f e (ε g ) (2.15a) N C = N ceT 3 / 2 (2.15b) 3/ 2  2πme k B *  N ce  = 2  2  (2.15c)  h 一方、正孔については次式が得られる。 p = N v e −ε F / k BT ≅ N v f p (0) (2.16a) N v = N vpT 3 / 2 (2.16b) 3/ 2  2πm* k B  N vp = 2 p  h2   (2.16c)  (2.15a-c), (2.16 a-c)式から、電子·正孔の数密度は、温度 T と Fermi エネルギーエ F によって変化することがわかる。2.1.3 真性半導体の Fermi 準位真性半導体では、電子数密度 n と正孔数密度 p が等しいので、(2.15a)と(2.16a)式の右辺が等しいとして、 − ( ε g −ε F ) / k BT Nce = N v e −ε F / k BT = ni (2.17)(2.17)から、 1 3  m*  ε F = ε g + k BT  *  p 2 4 m  (2.18)  e 
    • 半導体材料 12/14 me = m * = m * * pもしも、 と近似してよいときには、次式が成立する。 1 εF = εg (2.19) 2 me = m * *すなわち、 p のときには、温度に関係なく Fermi エネルギーは禁制帯の中央に位置する。 3 −ε g / k B T  2πk B T  * * 3 / 2 −ε / k BT np = n = N c N v e 2 i = 4 2  ( me m p ) e g (2.20)  h 上式より、温度 T と物質に依存する物理量(εg, m*e, m*p)が定まれば、 の積は一定となる。 これを npnp 積の一定性という。 さらに、真性半導体における伝導率さ i は、電子, 正孔の移動度をそれぞれ、正e, µp, とし、また素電荷を q として、次式で与えられる。 σ i = nqµ e + pqµ p = ni q ( µ e + µ p ) 3/ 2  2πk B T  − ε g / 2 k BT = 2q  2  ( me m * ) 3 / 4 e * p (µ e + µ p ) (2.21)  h 両辺の常用対数をとると、   2πk B  3 / 2 * * 3 / 4    0.434ε g 1log σ i = log 2q 2  (me m p ) ( µ e + µ p )  + log T 3 / 2 − (2.22)   h     2k B Tここで、こe, µp は温度により変化する 表 2.1が、これらがあまり変化しない温度領域では、 log(σ i / T 3 / 2 ) と 1/T の関係を表すグラフはほぼ直線となり、その傾きから真性半導体のバンド幅 き g を決定できる(図 2.6 参照) また、表 2.1 にいくつかの半導体についての禁制帯幅を示す。 表 2.2図 2.6 伝導率からバンド幅を求める
    • 半導体材料 13/142.2 不純物半導体2.2.1 不純物半導体の電気伝導機構 共有結合をしている 4 価の真性半導体、たとえば Si, Ge の中に、極微量の 5価または 3 価の元素を入れると、真性半導体とは電気的性質が大きく異なる材料ができる。 このとき入れた微量元素を不純物(impurity)と呼び、不純物を入れることをドーピング( doping) 図 2.7 Si 結晶のモデル図 (n 型半導体 )という。2.2.2 n 形不純物半導体 Si に V 族の 5 価のリン(P),ヒ素(As),アンチモン(Sb)などを極微量入れるものとする。たとえば As を入れると、Si のあるべきところに As が置換して入り、図 2.7 に示すように、As の 5本の結合手のうち 1 本が余る。 つまり結合用の電子が 1 個余る。 この過剰になった 1 個の電子は、小さな熱エネルギーでも As から容易に遊離し、自由電子となりうる。 そして、このとき As は陽イ +オン As となる。 低温では、この過剰電子はクーロン引力により、 +イオンにゆるく捕えられてい Asて、そのまわりを回転運動している。 しかし、ほんのわずかな熱エネルギーが与えられると自由電子となり、電気伝導に寄与する。 5 価の不純物元素は、このようにして電子を伝導帯に供給しうるので、 この不純物を電子の供給者(ドナー, donor)と呼び、 その供給しうる電子が占有しているエネ ル ギ ー 準 位 を ド ナ ー 準 位 ( donor level, ε  表 2.3d )と呼ぶ。 この場合の電流の担い手すなわちキャリアは、電荷が負(negative charge)の電子であるので、negative の頭文字をとり、このタイプの半導体は n 形(不純物)半導体(n-type impurity semiconductor)と呼ばれる。表 2.3 に不純物半導体における伝導帯とドナー準位とのエネルギー差(ε c–ε d)の値を示す。 これらの値は禁制帯の間隔こg に比べて小さく、室温300 K における熱エネルギー 0.025 [eV]と同程度の値である。 したがって、常温でもドナーのイオン化が容易に起き、電子は伝導帯に上がり、自由電子として伝導に寄与する。2.2.3 p 形不純物半導体 Si に III 族の 3 価のガリウム( Ga ),アルミニウム( A1 ), ホウ素( B) ,インジウム( In )などを極微量入れ 表 2.4 図 2.8 Si 結晶のモデル図 (p 型半導
    • 半導体材料 14/14る。 たとえば Si のあるべきところに B が置換して入ると、 2.8 に示すように、 の 3 本の結合手 図 Bは、 の 4 本に比べて 1 本不足する。 つまり結合用の電子が 1 個不足する。 Si  この不足電子のところが 1 個の正孔となる。 この正孔のところへ、近くの電子が移動してきて、これを埋めると、この電子の元々位置に新しい孔が生ずる。 このとき、中性の不純物であった B は 1 価の陰イオン不純 –物 B として、低温においては、放出した正孔(電荷+q)をクーロン引力で捕捉している。 しかしこの引力は、あまり強くないので、少し温度が上がると熱エネルギー kBT を得て、正孔は結晶中を自由に駆けまわり、 3 電気伝導に寄与する。 このように、 価の不純物元素は、自らの正孔の位置に価電子帯から電子を受け入れ、 3 逆に正孔を価電子帯に供給する。 この意味から、 価の不純物を電子の受領者(アクセプタ, acceptor)と呼び、そのエネルギー準位をアクセプタ準位(donor level,ε d)と呼ぶ。このタイプの半導体は、キャリアが正電荷(positive charge)の正孔であることから、positive の頭文字 p をとり、 形(不純物)半導体(p-type impurity semiconductor)と呼ぶ。 p  表 2.4に各 p 形半導体のアクセプタ準位と価電子帯のエネルギー差(ε a– ε  v)を示す。 これらの値は禁制帯の間隔帯g に比べて小さく、室温 300 K における熱エネルギー 0.025 [eV]と同程度の値である。したがって、常温でも容易にアクセプタは陰イオンとなり、正孔が価電子帯に生じ、伝導に寄与する。2.2.4 不純物半導体における Fermi エネルギーの変化 εg 図 2.9 に不純物半導体における Fermi 準位 (εg + εD)/2を示す。 低温において、 型半導体の Fermi 準 p位は、価電子帯とアクセプタ準位の中間に位置し、一方、 n 型半導体の Fermi 準位は、伝導帯とドナー準位の中間となる。 また、温度の上昇につれて、両不純物半導体は真性半導体に近づき、その Fermi 準位は禁制帯の中間になる。 0 図 2.9参考及び図出典図書1. 「電気・電子材料」  中澤 道夫 他著 コロナ社 ISBN 4-339-01191-62.「材料科学」 坂田 亮 著 培風館 ISBN 4-563-03159-33. 半導体デバイス概論 寺本 巖 著 培風館 ISBN 4-563-03499-1