Your SlideShare is downloading. ×
電子學Cad3 lt spice_2013
電子學Cad3 lt spice_2013
電子學Cad3 lt spice_2013
電子學Cad3 lt spice_2013
電子學Cad3 lt spice_2013
Upcoming SlideShare
Loading in...5
×

Thanks for flagging this SlideShare!

Oops! An error has occurred.

×
Saving this for later? Get the SlideShare app to save on your phone or tablet. Read anywhere, anytime – even offline.
Text the download link to your phone
Standard text messaging rates apply

電子學Cad3 lt spice_2013

382

Published on

Published in: Education, Technology, Business
0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
382
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
0
Comments
0
Likes
0
Embeds 0
No embeds

Report content
Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
No notes for slide

Transcript

  • 1. Electronics II Fall 2012 Lab 3: Differential to Single Ended Amplifier Hand out: Dec. 6, 2013 Due: Jan 06, 2014 (300 points total) 在這次作業當中,你將會學習如何使用電路模擬軟體 LTSpice 設計一簡單的放 大器電路,並逐步模擬出各項特性。本次作業所使用的參數簡略列於下表中: For NMOS transistors: Vthn =0.48 V, μnCox =120 A/V2, and L (Length) =4.0 m For PMOS transistors: Vthp=-0.62 V, μpCox= 70A/V2, L (Length) =4.0 m 建立一個.SP 檔案用來描述圖一中所繪的電路。在這次作業中你可以使用一個理想 電流源用來建立放大器的偏壓。注意,所有的 NMOS 及 PMOS 的 Body 均連接到 VSS 以及 VDD。意即,你必須注意 Body Effect 對系統帶來的影響。 VDD M3 M4 VOUT IBIAS VIP M1 M2 MB VIN M5 For ALL NMOS: Body tied to ground (VSS) For ALL PMOS: Body tied to supply (VDD) 圖一: 簡單差動放大器電路 1
  • 2. Electronics II Fall 2012 VDD Subckt M3 M4 VOUT IBIAS VIP M1 M2 VIN + Vx = 0V _ MB M5 圖二:建立子電路,VX=0V 時相當於短路 建立一個子電路區塊用來涵蓋以上所有的電晶體,如圖二所示。注意到我們在尾 電流源之前插入一理想電壓源(VX)並令其電壓值為零 此電壓源必須放置在子電路 , 外部。在稍後的模擬中會解釋為何需要這樣做。 根據以下要求設計你的電路: 1) MB 及 M5 的偏壓電流 ID=100A (IBIAS 使用理想電流源,且令 IBIAS=100A) 2) 每個電晶體的 VDSAT = 400 mV 3) 當 VIP 的直流電壓和 VIN 相同時,左右支路流過的電流相同。(即 ID3=ID4) 4) 每個電晶體必須操作在飽和區,建議 VD > VDSAT+200mV (for all transistors)。 1(a). 根據以上要求設計電晶體的寬度。同時,你必須選擇適當的共模電壓(VCM) 使電路正常操作,請列出你預計的共模電壓範圍 (Vinmin < ICMR < Vinmax)。在 這題中,你必須詳細寫出你如何計算每顆電晶體的長寬比,以及如何求得輸 入共模電壓範圍。電晶體的長度一律使用 4m。(75 points) 1(b). 將你計算而得的參數填入 SP 檔並準備進行模擬。如果單一顆 MOS 的寬度大 於 20m,請務必將其拆解成寬度較短的 MOS 並聯。(Ex: W=40u L=4u 可 以改成 W=10u L=4u m=4 或者 W=20u L=4u m=2) 我們可以利用.ac 的方 式來觀察電晶體狀態。參考圖三,其中 VCM 填入你自己算出來的適當共模 電壓值(意即從 ICMR 的範圍內選一點) AC 模擬的設定為 頻率 10Hz 至 1GHz 。 : 的範圍,每十倍頻取 20 點。在 SP 檔中請記得加上.OP 的指令。 模擬完畢後請開啟 Spice Error Log,裡面可以看到每個電晶體的參數 (VDSAT, VD, ID…等等),請利用這個表格檢查電晶體的操作是否正確。如果你 原本設計的參數無法使電晶體飽和,你可以稍微調整電晶體的大小以及 VCM 的值。請清楚的寫下你所做出的調整,並說明為何做出這些調整。最後請列 2
  • 3. Electronics II Fall 2012 出所有電晶體的長、寬值,以及你所選擇的 VCM 值,並請附上所有電晶體 的狀態 (從 Spice Error Log 裡剪下貼上即可)。(50 points) VDD = 3.3V _ VIN = VCM VOUT VIP = VCM, ac = 1V + CL=100fF VSS = 0V 圖三:放大器模擬設置 1(c). 在本題中我們將模擬輸入偏移電壓(Systematic Input offset Voltage),VOS。請 將電路接為圖四的形式,意即為一個單增益緩衝器的形式。使用 DC sweep 模擬,掃描變數為 VIP,範圍從 0 至 3.3V,每個 step 設為 0.001V。我們可以 畫出 VIP 以及 VOUT 的線,可以發現兩線並未重疊,兩線在 Y 軸的偏移量即約 略為 VOS。找到 VIP=VCM (你自己算出的 VCM,每人可能不同)的那一點,寫 下這點的 VOS 值。(20 points) VDD = 3.3V VIP VOUT ~VOS _ VOUT VIP = 0 to 3.3V + CL=100fF VSS = 0V 圖四: Systematic Input offset 模擬 3
  • 4. Electronics II Fall 2012 d(VOUT) Gain VDD = 3.3V VIN = VCM _ VOUT VIP = 0 to 3.3 + CL=100fF VSS = 0V 圖五: 開迴路增益模擬(大訊號) 1(d). 將電路改接成圖五的形式,為一個開迴路架構。使用 DC sweep 模擬,掃描 變數為 VIP,範圍從 0 至 3.3V,每個 step 設為 0.001V。請畫出 VOUT 微分後 的曲線,並由這張圖決定此電路的開迴路增益。 (20 points) 1(e). 請寫下此電路的小訊號增益公式,並計算其理論增益值。計算本題時,使用 =0.01(NMOS)以及=0.03 (PMOS) (35 points) 1(f). 本題將使用 AC 模擬的方式決定增益值。將電路設置改回如圖三的設置。AC 模擬的設定為:頻率 10Hz 至 1GHz 的範圍,每十倍頻取 20 點。畫出 VOUT 的曲線,並寫下其增益以及單增益頻寬(Unity-gain bandwidth)的值。與 1(d) 的結果比較,增益值是否相近? (25 points) 1(g). 本題將模擬輸入共模範圍(ICMR)。將電路接成如圖六的設置,意即為一個單 增益緩衝器的形式。使用 DC sweep 模擬,掃描變數為 VIP,範圍從 0 至 3.3V, 每個 step 設為 0.001V。我們畫出兩條線,第一條是 VOUT 的線,第二條則是 電壓源 VX 所流過的電流。參考圖六,決定共模範圍。注意到你所取的 VCM 必須包含在此共模範圍裡面。和 1(a)中計算的共模範圍比較,是否相近? (25 points) 4
  • 5. Electronics II Fall 2012 ICMR VDD = 3.3V I (Vx) VOUT _ VOUT VIP = 0 to 3.3V + CL=100fF VSS = 0V 圖六: ICMR 模擬 1(h). 本題將請各位計算頻率響應。使用 AC 模擬,將電路設置改回如圖三的設置。 AC 模擬的設定為:頻率 10Hz 至 1GHz 的範圍,每十倍頻取 20 點。在本題 中將 CL 改為 10pF。請畫出 VOUT 的曲線並標出 3dB 頻寬以及單增益頻寬。 請利用小訊號模型計算 3dB 頻寬以及單增益頻寬的理論值。(50 points) (HINT: 你可以從 Spice Error Log 裡面找到每個電晶體的 gm, gds, …,善用這 些資訊) 5

×