Reduced instruction set computer (risc)

  • 442 views
Uploaded on

En la arquitectura computacional, RISC (del inglés reduced instruction set computer, Computador con Conjunto de Instrucciones Reducidas) es un tipo de diseño de CPU generalmente utilizado en …

En la arquitectura computacional, RISC (del inglés reduced instruction set computer, Computador con Conjunto de Instrucciones Reducidas) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales:

Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.
Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.

Además estos procesadores suelen disponer de muchos registros de propósito general.

El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria. Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, SPARC... son ejemplos de algunos de ellos.

RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su ejecución.

More in: Education
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Be the first to comment
    Be the first to like this
No Downloads

Views

Total Views
442
On Slideshare
0
From Embeds
0
Number of Embeds
0

Actions

Shares
Downloads
11
Comments
0
Likes
0

Embeds 0

No embeds

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
    No notes for slide

Transcript

  • 1. Universidad : Nombre y Matricula:Michael Reyes Betances 09-mist-6-040 Materia: Arquitectura de computador (813) Profesor: Iridania Guzman Chalas Tema: Arquitectura RISC Carrera: Ing. En Sistema Curso: Lab-2
  • 2. Reduced Instruction Set ComputerComputadora con Conjunto de Instrucciones Reducido.Tipo de arquitecturas de computadoras que promueve conjuntos pequeños y simples de instrucciones que pueden tomar poco tiempo para ejecutarse.El objetivo de esta arquitectura es facilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria.
  • 3. Orígenes En 1980, la Universidad de Berkeley (California), el Dr. David A. Patterson inició un proyecto denominado RISC I, que obtuvo resultados en tan solo 19 meses, seguido por RISC II, SOAR (Smalltalk on a RISC) y SPUR (Symbolic Processing on a RISC). El resultado directo, además de la educación en la ingeniería y los fundamentos del diseño de microprocesadores, fue la creación de una máquina que fuese capaz de mayores velocidades de ejecución a menores velocidades de reloj y que requiriese menores esfuerzos de diseño. Casi simultáneamente, en la Universidad de Stanford, el Dr. John Hennesy inició también un proyecto de implementación RISC, denominado MIPS, enfocado hacia el proceso simbólico, demostrando las capacidades de velocidad de la arquitectura RISC.
  • 4. Orígenes Ambos profesores se vieron envueltos rápidamente, en proyectos de productos comerciales, y en concreto, Hennesy fue uno de los fundadores de MIPS Computer Systems, mientras Patterson actuaba de asesor durante el desarrollo del primer SPARC. SPARC (del inglés Scalable Processor ARChitecture) es una arquitectura RISC big-endian. Fue originalmente diseñada por Sun Microsystems se basa en los diseños RISC I y II de la Universidad de California en Berkeley que fueron definidos entre los años 1980 y 1982.
  • 5. Característica Los microprocesadores basados en esta arquitectura poseen instrucciones de tamaños fijos y presentadas en un número reducido de formatos y en donde sólo las instrucciones de carga y almacenamiento acceden a la memoria por datos. También suelen disponer de muchos registros de propósito general.
  • 6. Otras características
  • 7.  El término Arquitectura Harvard arquitectura para dispositivos de almacenamiento físicamente separados para las instrucciones y para los datos
  • 8. Ventajas de RISC La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU ofrece soluciones atractivas donde se requiere una elevada capacidad de procesamiento y se presente una orientación hacia los lenguajes de alto nivel.
  • 9. Desventajas Una de las principales desventajas de estos sistemas, como es evidente, es la duplicación de recursos caros como memoria, dispositivos de entrada/salida, que además están desocupados en gran parte del tiempo.
  • 10. Fuentes http://cisc-vs-risc.blogspot.com/ http://www.consulintel.es/Html/Tutoriales/Articulos/risc. html http://es.wikipedia.org/wiki/RISC http://www.azc.uam.mx/publicaciones/enlinea2/num1/1- 2.htm
  • 11. Preguntas o comentario?
  • 12. Anexo Segmentación o pipeline: Divide la memoria en fragmentos, cada uno de los cuales tiene una longitud variable, que está definida por el tamaño del proceso o programa Paralelismo o Superescalar: El término se emplea por oposición a la micro arquitectura escalar que sólo es capaz de ejecutar una instrucción por ciclo de reloj.