O documento discute arquiteturas de sistemas multiprocessadores e multicomputadores, abordando sistemas de interconexão, classificação de redes estáticas e dinâmicas, e mecanismos de comunicação entre processadores e memórias.
22. Árvore Binária FAT - capacidade de transmissão no canal aumenta das folhas para a raiz. É uma solução para o maior problema em uma árvore binária comum, onde o gargalo do sistema é justamente na raiz, onde o transito de mensagens passa a ser maior.
52. Rede de um único estágio construído com comutadores unários em cada crosspoint.
53.
54.
55. Em geral processamento paralelo demandam sistemas de interconexão que permitam comunicação rápida entre processadores, memória compartilhada, e dispositivos periféricos.
56. Nesse sentido são muito utilizados: Barramentos, Comutadores Crossbar, e Redes Multi-estágio.
57. Em uma arquitetura genérica, pode-se combinar estruturas UMA, NUMA, e COMA.
58.
59.
60. Síncrono ou Assíncrono. Nas redes síncronas, existe um relógio global que sincroniza todas as atividades da rede. Nas redes assíncronas, mecanismos como HandShaking são utilizados para a comunicação.
76. Todo processador pode enviar requisições de memória independentemente e assincronamente o que implica em conflitos no acesso mas a cada vez um é atendido.30
88. Quando o bit de mais alta ordem no destino é 0, um comutador 2×2 conecta a entrada na saída superior. Se 1 o comutador conecta a entrada na saída inferior.
89. Supondo uma conexão da entrada 001 com a saída 011. Envolverá os comutadores A, B e C conforme descrito na figura a seguir.35