CIRCUITOS SECUENCIALES
Upcoming SlideShare
Loading in...5
×
 

CIRCUITOS SECUENCIALES

on

  • 15,347 views

 

Statistics

Views

Total Views
15,347
Slideshare-icon Views on SlideShare
14,521
Embed Views
826

Actions

Likes
2
Downloads
223
Comments
0

11 Embeds 826

http://www.iutcumanasdiyc.blogspot.com 464
http://iutcumanasdiyc.blogspot.com 319
http://iutcumanacd2.blogspot.com 14
http://www.iutcumanacd2.blogspot.com 7
http://uptosdiyc.blogspot.com 7
http://iutcumanasdiyc.blogspot.com.ar 6
http://iutcumanasdiyc.blogspot.mx 4
http://www.uptosdiyc.blogspot.com 2
http://iutcumanasdiyc.blogspot.com.es 1
http://iutcumanasdiyc.blogspot.de 1
http://uptosdiyc.blogspot.in 1
More...

Accessibility

Categories

Upload Details

Uploaded via as Adobe PDF

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

    CIRCUITOS SECUENCIALES CIRCUITOS SECUENCIALES Document Transcript

    • 08/11/2011 PUNTO 1: FLIP-FLOPS Prof. Luis Zurita Circuitos Digitales II Introducción a los Sistemas Secuenciales • Durante esta unidad, se estudiarán los sistemas secuenciales o de lógica secuencial. En este caso, se toma información de la salida para retroalimentar a parte de las señales de entradas. • Si la información de entrada cambia, las salidas pueden o no cambiar.n entradas m salidas Circuito Secuencial Retroalimentación 1
    • 08/11/2011 LATCH• Dispositivos de almacenamiento temporal de dos estados (Biestable)• Permanecen en cualquiera de sus dos estados por la realimentación que simplemente es conectar cada salida a la entrada opuesta.• Los primeros latch’s fueron los SR. LATCH SR ACTIVADO POR NIVEL ALTO S R Q Q (NEGADO) 0 0 NC NC 1 0 1 0 0 1 0 1 1 1 0 0 (No válido) 2
    • 08/11/2011LATCH SR ACTIVADO POR NIVEL BAJO S R Q Q (NEGADO) 1 1 NC NC 0 1 1 0 1 0 0 1 0 0 1 1 (No válido) SÍMBOLOS DE LATCH ACTIVO POR NIVEL ALTO ACTIVO POR NIVEL BAJO S Q S Q R Q R Q 3
    • 08/11/2011LATCH COMO ELIMINA REBOTESSR CON ENTRADA DE HABILITACIÓN 4
    • 08/11/2011 LATCH TIPO D (DATA)• Sólo dispone de una entrada (Data)• No elimina la condición no válida, pero la evita. DISPARADO POR FLANCO A B C D R1 1k U1:A U2:A U1:B 1 2 1 3 3 4 2 74LS04 74LS04 74LS00 SÍMBOLO 5
    • 08/11/2011 DISPARADO POR FLANCOSEntrada no invertidaEntrada invertidaFlanco detectadoFlanco invertido SÍMBOLOS DE FF SR ACTIVO POR NIVEL ALTO SR ACTIVO POR NIVEL BAJO S Q S Q E E R Q R Q SR POR FLANCO DE SUBIDA SR POR FLANCO DE BAJADA S Q S Q CLK CLK R Q R Q 6
    • 08/11/2011 SÍMBOLOS DE FF D POR FLANCO DE SUBIDA D POR FLANCO DE BAJADA D Q D Q CLK CLK Q Q JK POR FLANCO DE SUBIDA JK POR FLANCO DE BAJADA J Q J Q CLK CLK K Q K Q FLIP FLOP JK• Los Flip Flop’s JK son muy versátiles y muy utilizados.• Los JK no tienen condiciones no válidas. 7
    • 08/11/2011FUNCIONAMIENTO JK (J)FUNCIONAMIENTO JK (K) 8
    • 08/11/2011FUNCIONAMIENTO JK (BASCULACIÓN) TABLA DE LA VERDAD DE FF JK J K CLK Q Q (Negado) x x 0 NC NC 0 0 O NC NC 1 0 O 1 0 0 1 O 0 1 1 1 O BASCULACIÓN (TOGGLE) Basculación o modo T (Toggle), intercambiará el valor presente en Q y Q negado, cada vez que se detecte una transición ascendente o descendente del reloj, según sea su detección de flanco. 9
    • 08/11/2011 ENTRADAS ASÍNCRONAS DE INICIALIZACIÓN Y BORRADO• Las entradas asíncronas de inicialización y borrado permiten en cualquier momento poner a 1 o a 0 a la salida Q. PRESET J Q CLK K Q CLEARALGUNAS CARACTERÍSTICAS DE LOS FFInvestigar:1) Retardo de propagación2) Tiempo de establecimiento3) Tiempo de mantenimiento4) Frecuencia máxima5) Potencia disipada 10
    • 08/11/2011 EL 555• Dispositivo ampliamente utilizado por su versatilidad, al poder funcionar como multivibrador monoestable y aestable, así como proporcionar señales de reloj para los sistemas digitales con un rango de voltaje que oscila entre los 5 V hasta los 12V. Leyenda: 1)Tierra (GND) 8 4 3 2) Disparo (Trigger) VCC R Q DC 7 3) Salida (Out) 5 CV 4) Reinicio (Reset) 5) Control de Voltaje (Control Voltage) GND 2 6 TR TH 6)Umbral (Threshold) 1 7)Descarga (Discharge) NE555 8)Alimentación (Vcc) 555 COMO AESTABLE 11
    • 08/11/2011 PUNTO 2: CONTADORES ASÍNCRONOS Prof. Luis Zurita CONTADORES ASÍNCRONOS• Los contadores son circuitos electrónicos que sirven para realizar o llevar conteos en binario y mediante circuitos MSI, en decimal.• Los contadores son producto del arreglo de varios Flip-Flops interconectados.• El número de Flip-Flops que se utilizan y la forma en que se conectan determinan el número de estados o también son llamados módulos.• Según sea la señal de reloj aplicada a los FF. Se clasifican en asíncronos y síncronos.• En este tema estudiaremos los contadores asíncronos o contadores con propagación (ripple counters) 12
    • 08/11/2011 FUNCIONAMIENTO DE LOS CONTADORES ASÍNCRONOS • Asíncrono: sucesos que no poseen una relación temporal fija o constante y que generalmente no ocurren al mismo tiempo. • En los contadores asíncronos los FF no reciben la señal de reloj al mismo tiempo. • A continuación describiremos las principales partes de un contador asíncrono de dos bits. CONTADOR ASÍNCRONO DE 2 BITS FF trabajando en modo T, Conexión en cascada. La señal de reloj es conectados a Vcc (5VDC) proporcionada por la salida del FF anterior U1:A U1:B 74LS73 74LS73 U1:A(CLK) 14 12 7 9 J Q J Q 1 5 CLK CLK 3 13 10 8 K Q K Q R R 2 6Reloj conectado FF que da el bit menos FF que da el bit másúnicamente al primer FF significativo (LSB) significativo (MSB) 13
    • 08/11/2011 CONTADOR ASÍNCRONO DE 2 BITS CLK Q0 Q1Explicación: La señal de reloj aplicada al FF0 produce cambiosen la salida Q0 de manera basculante (Al estar en modo T oToggle), en cada transición descendente. La señal Q0 es la que leda el pulso de reloj al FF1.Q1 va a alternar su valor de salida (también en modo T), porcada flanco descendente de Q0.• El contador de 2 bits, se dice que tendrá 2N estados, donde N es el número de Flip-Flops que tiene el contador. Por tanto 22= 4 estados. CLK Q1 Q0 0 0 0 1 0 1 2 1 0 3 1 1 4 Reinicia la cuenta ó empieza nuevo ciclo 14
    • 08/11/2011 CONTADOR ASÍNCRONO DE 3 BITS • El funcionamiento del contador binario de 3 bits es el mismo que el contador asíncrono de 2 bits, descrito anteriormente. La diferencia es que está constituido por 3 FF. • El contador de 3 bits, se dice que tendrá 23 estados, por tanto 23= 8 estados. VCC VCC VCC U1:A U1:B U2:A 74LS73 74LS73 74LS73U1:A(CLK) 14 12 7 9 14 12 J Q J Q J Q 1 5 1 CLK CLK CLK 3 13 10 8 3 13 K Q K Q K Q R R R VCC 2 6 2 CLK Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 Reinicia la cuenta ó empieza nuevo ciclo TABLA DE ESTADOS SEÑAL DE SALIDA DEL CONTADOR DE 3 BITS 15
    • 08/11/2011 RETARDO DE PROPAGACIÓN• Los contadores asíncronos, como se dijo al inicio de este tema, son llamados contadores con propagación, debido a que el pulso de reloj que ingresa al primer FF no llega inmediatamente al segundo FF. Esto mismo aplica para el pulso que llega al tercer FF proveniente del segundo FF.• Cuando hablamos de que no llega inmediatamente el pulso aplicado en la entrada hacia la salida, esto es debido al retardo de propagación, que recorre el interior del FF hasta llegar a la salida. RETARDO DE PROPAGACIÓN TPLH TPLH TPLH Q0 Q1 Q2 16
    • 08/11/2011 CONTADOR DE DÉCADAS ASÍNCRONO• El módulo de un contador es el número de estados que se cuentan sin repetirse. Como vimos en el contador de 2 bits, el módulo es 4, por contar 4 estados. En el contador de 3 bits, el módulo es 8 por contar 8 estados.• En el caso de tener un contador de 4 bits, el módulo sería de 16.• Pero, ¿Cómo podemos hacer un contador de 10 estados o módulo 10?• R= Truncando la secuencia natural de un contador de módulo 16. CONTADOR DE DÉCADAS ASÍNCRONO• Para truncar secuencias, la solución la proporciona el uso de las compuertas AND y NAND.• Generalmente se utiliza la compuerta NAND.• Recordemos su tabla de la verdad (2 entradas): Notemos que estas compuertas A B Q proporcionan una única salida 0 0 1 cuando ambas entradas están a nivel alto. Propiedad valiosa para 0 1 1 proporcionar un oportuno RESET 1 0 1 presente en los FF 1 1 0 17
    • 08/11/2011 CONTADOR DE DÉCADAS ASÍNCRONO• La norma para truncar una secuencia es decodificar el estado siguiente en el que se desea proporcionar un RESET o reiniciar la cuenta en 0.• Bajo esta sencilla norma, si queremos contar hasta diez (0 a 9), se debe decodificar el estado siguiente (10) y mediante una compuerta NAND conectar su salida hacia los pines de RESET de todos los FF.• Veamos el siguiente circuito: CONTADOR DE DÉCADAS ASÍNCRONO Obsérvese que se ha decodificado el estado 10, produciéndose un RESET a todos los FF: Q3 Q2 Q1 Q0 1 0 1 0 18
    • 08/11/2011CIRCUITO INTEGRADO 74LS93CIRCUITO INTEGRADO 74LS93 19
    • 08/11/2011 GUÍA DE EJERCICIOS• Realice un contador (asíncrono y luego síncrono) de módulo: 9, 10, 5, 6 y 7, con FF JK. Visualice los resultados en números decimales.• Realice un contador en cascada (JK), cuya unidad, cuente del 0 al 9 y la decena, del 0 al 5. Visualice los datos en decimal.• Realice el mismo diseño anterior, utilizando el CI 7493.• Diseñe un divisor de frecuencia de 1MHz de entrada en 500 kHz y 250 KHz. Diseño libre. GUÍA DE EJERCICIOS• Se tiene un registro de 5 bits, proveniente de un contador de 5 bits (asíncrono). Dicho registro se compara con el valor de un set point (registro fijo), cuyo valor es de 25. Cuando el registro del contador sea igual al set point, debe reiniciar su cuenta.• Se tiene un sistema empaquetador de botellas, cuya caja se llena con 24 botellas. Alcanzado este número, la caja se desplaza, permitiendo colocar una caja vacía. (Motor correa caja= 1 (0n) 0 (Off). Diseño libre. 20
    • 08/11/2011 PUNTO 3: CONTADORES SÍNCRONOS Prof. Luis Zurita CONTADORES SÍNCRONOS• Los mismos conceptos iniciales del tema 2 sobre contadores asíncronos tienen validez para este tema (Módulo, secuencias truncadas, divisores de frecuencia, estados, etc.).• Según sea la señal de reloj aplicada a los FF. Se clasifican en asíncronos y síncronos.• En este tema estudiaremos los contadores síncronos.• Síncrono: sucesos que poseen una relación temporal fija o constante entre sí.• En los contadores síncronos los FF reciben la señal de reloj al mismo tiempo.• A continuación describiremos las principales partes de un contador síncrono de dos bits. 21
    • 08/11/2011 CONTADOR SÍNCRONO DE 2 BITS Primer FF trabajando en Conexión en cascada. El dato de modo T, conectados a Vcc entrada del FF depende de la salida (5VDC) del FF anterior VCC 2 2 4 7 4 7 S S J Q J Q 5 5 CLK CLK 1 6 1 6 K Q K Q R R 74111 74111 3 3 RELOJ FF que da el bit FF que da el bitReloj conectado a todos menos significativo más significativolos FF del sistema (LSB) (MSB) FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS • En los contadores asíncronos, para cambiar el valor del siguiente FF se dependía del FF anterior que daba el pulso del reloj. • En los contadores síncronos, se sigue dependiendo del FF anterior, pero ahora para proporcionar el valor de las entradas J y Q. • Se recuerda que el reloj llega al mismo tiempo a todos los FF. ¿Ahora, si todos los FF reciben el flanco de reloj al mismo tiempo, que impide de que cambien al mismo tiempo? 22
    • 08/11/2011 FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS • La respuesta anterior, es la causa de que los contadores asíncronos tengan un uso limitado. El retardo. • Cabe destacar que los contadores síncronos eliminan el problema del retardo acumulado que limitaba la frecuencia de funcionamiento en los asíncronos. • Pero: ¿Cómo funciona ese retardo? En la siguiente lámina, se maximizará el efecto del retardo para entender su explicación: FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS Estado 1 En este estado 1, el FF0Reloj Retardo de cambia de estado, pero el propagación retardo de propagación que Q0 a través de FF0 sufre el pulso desde la entrada hasta la salida, no Q1 permite que el FF siguiente 0 tenga un estado alto (1 lógico) en sus entradas, cuando pasa el pulso de reloj, por lo que no cambiará su valor de salida. 23
    • 08/11/2011 FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS Estado 2 En este estado 2, el FF0Reloj cambia de estado. El retardo de propagación que Q0 sufre el pulso desde la entrada hasta la salida, Q1 permite que el FF siguiente Retardo de tenga un estado alto (1 propagación lógico) en sus entradas, a través de FF0 y FF1 cuando pasa el pulso de reloj, por lo que cambiará su valor de salida. FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS Estado 3 En este estado 3, el FF0Reloj cambia de estado, pero el retardo de propagación que Q0 sufre el pulso desde la 1 entrada hasta la salida, no Q1 permite que el FF siguiente Retardo de tenga un estado alto (1 propagación lógico) en sus entradas, a través de FF0 y FF1 cuando pasa el pulso de reloj, por lo que no cambiará su valor de salida. 24
    • 08/11/2011 FUNCIONAMIENTO DE LOS CONTADORES SÍNCRONOS Estado 4 En este estado 4, el FF0Reloj cambia de estado. El retardo de propagación que Q0 sufre el pulso desde la entrada hasta la salida, Q1 permite que el FF siguiente Retardo de tenga un estado alto (1 propagación lógico) en sus entradas, a través de FF0 y FF1 cuando pasa el pulso de reloj, por lo que cambiará su valor de salida. CONTADOR SÍNCRONO DE 2 BITS CLK Q0 Q1 La señal continua es la señal teórica de los FF. La señal punteada es la señal real de los FF, los cuales presentan un retardo mínimo que permite su funcionamiento como contadores síncronos. En esta gráfica se pueden apreciar los cuatro estados descritos en las láminas anteriores. 25
    • 08/11/2011 • El contador de 2 bits, se dice que tendrá 2N estados, donde N es el número de Flip-Flops que tiene el contador. Por tanto 22= 4 estados. CLK Q1 Q0 0 0 0 1 0 1 2 1 0 3 1 1 4 Reinicia la cuenta ó empieza nuevo ciclo CONTADOR SÍNCRONO DE 3 BITS • El funcionamiento del contador binario de 3 bits es el mismo que el contador síncrono de 2 bits, descrito anteriormente. La diferencia es que está constituido por 3 FF y que además el dato de entrada depende del FF0 y del FF1. (J1K1=Q0Q1) • El contador de 3 bits, se dice que tendrá 23 estados, por tanto 23= 8 estados. 1 VCC 3 Q0Q1 2 14 74LS08 2 2 4 7 4 7 12 9 S S S J Q J Q J Q 5 5 11 CLK CLK CLK 1 6 1 6 15 10 K Q K Q K Q R R R 74111 74111 74111 3 3 13RELOJ 26
    • 08/11/2011 CLK Q2 Q1 Q0 0 0 0 0 CLK 1 0 0 1 2 0 1 0 Q0 3 0 1 1 4 1 0 0 Q1 5 1 0 1 6 1 1 0 Q2 7 1 1 1 8 Reinicia la cuenta ó empieza nuevo ciclo TABLA DE ESTADOS SEÑAL DE SALIDA DEL CONTADOR DE 3 BITS CONTADOR SÍNCRONO DE 4 BITS • Para fines didácticos, a continuación se mostrará un contador de 4 bits. El funcionamiento es el mismo del anterior de 3 bits, sin embargo observen la dependencia de los datos de entrada: U4:B 1 4 VCC 3 Q0Q1 6 Q0Q1Q2 2 5 14 14 74LS08 74LS08 2 2 4 7 4 7 12 9 12 9 S S S S J Q J Q J Q J Q 5 5 11 11 CLK CLK CLK CLK 1 6 1 6 15 10 15 10 K Q K Q K Q K Q R R R R 74111 74111 74111 74111 3 3 13 13RELOJ 27
    • 08/11/2011 INVESTIGACIÓN• En la actualidad se trabajan con circuitos integrados de contadores, los ejercicios que se realizarán para el proyecto a evaluarse, DEBEN ser realizados con alguno de los siguientes modelos:• 74160, 74163, 74190, 74193.• Esta norma es motivada a que son los circuitos que se consiguen con mayor facilidad en el mercado. INVESTIGACIÓN• El estudiante debe investigar su funcionamiento, y con especial atención a las funciones que realizan las siguientes entradas:• MR, CEP(EP), CET(ET), CP, PE, TC (74160)• CLR, LOAD, ENT, ENP, RCO (74163)• CTEN, D/U, MAX/MIN (74190)• CLEAR, LOAD, BORROW, CARRY, COUNT UP, COUNT DOWM (74193) 28
    • 08/11/2011 GUÍA DE EJERCICIOS1. Realice un contador de personas para el comedor del IUT Cumaná, desde 000 hasta 200 y reinicie la cuenta. Utilice cualquiera de los siguientes CI: 74160, 74163, 74193 u otro contador síncrono de su preferencia.2. Se tiene un sistema empaquetador de botellas, cuya caja se llena con 36 botellas. Alcanzado este número, la caja se desplaza, permitiendo colocar una caja vacía. (Motor correa caja= 1 (0n) 0 (Off). Diseño Libre. La duración del desplazamiento es 2 segundos. GUÍA DE EJERCICIOS3. Se tiene un estacionamiento cuya capacidad es de 120 vehículos. Se tiene un sensor de entrada y uno de salida, que permiten subir o bajar el número de vehículos. Si se llega a la capacidad máxima, se debe mantener una barrera activada, impidiendo el paso de vehículos y activar un led indicando que el estacionamiento está lleno. (Barrera= 1 (desactivada) 0 (activada). Diseño libre. 29
    • 08/11/2011 GUÍA DE EJERCICIOS4. Realice un registrador de visitas (Datalogger) en un centro comercial, para otorgarle un premio cuando ingrese el visitante número 700, mediante una señal sonora (sirena). Diseño libre.5. Observe el funcionamiento del video del contador que se encuentra en nuestro blog, diseñe y simule su funcionamiento.6. Diseñe un contador de personas para el centro de copiado del IUT Cumaná, el conteo va desde 00 hasta 100. Dispone de un botón de incremento y uno de decremento. Diseño libre. 30