Your SlideShare is downloading. ×
0
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
Upcoming SlideShare
Loading in...5
×

Thanks for flagging this SlideShare!

Oops! An error has occurred.

×
Saving this for later? Get the SlideShare app to save on your phone or tablet. Read anywhere, anytime – even offline.
Text the download link to your phone
Standard text messaging rates apply

1. introduccion a_los_sistemas_informaticos

272

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
272
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
9
Comments
0
Likes
0
Embeds 0
No embeds

Report content
Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
No notes for slide

Transcript

  • 1. Introducción a los sistemas informáticos Capítulo 1
  • 2. Sistema operativo <ul><li>Explota los recursos del hardware de uno o más procesadores. </li></ul><ul><li>Ofrece un conjunto de servicios a los usuarios del sistema. </li></ul><ul><li>Gestiona la memoria secundaria y los dispositivos de entrada/salida (E/S). </li></ul>
  • 3. Elementos básicos <ul><li>Procesador. </li></ul><ul><li>Memoria principal: </li></ul><ul><ul><li>También se la conoce como memoria real o memoria principal. </li></ul></ul><ul><ul><li>Volátil. </li></ul></ul><ul><li>Módulos de E/S: </li></ul><ul><ul><li>Dispositivos de memoria secundaria. </li></ul></ul><ul><ul><li>Equipos de comunicación. </li></ul></ul><ul><ul><li>Terminales. </li></ul></ul><ul><li>Interconexión de sistemas: </li></ul><ul><ul><li>Permiten la comunicación entre procesadores, memoria principal y los módulos de E/S. </li></ul></ul>
  • 4. Componentes de alto nivel Unidad de ejecución Memoria principal Bus del sistema Instrucción Instrucción Instrucción Datos Datos Datos Datos PC = Contador de programa IR = Registro de instrucción MAR = Registro de direcciones de memoria MBR = Registro intermedio de memoria I/O AR = Registro de direcciones de E/S I/O BR = Registro intermedio de E/S Módulo de E/S Figura 1.1. Componentes de una computadora: visión de alto nivel. CPU
  • 5. Registros del procesador <ul><li>Registros visibles de usuario: </li></ul><ul><ul><li>Permite al programador minimizar las referencias a la memoria principal optimizando el uso de estos registros. </li></ul></ul><ul><li>Registros de control y de estado: </li></ul><ul><ul><li>Son utilizados por el procesador para el control de las operaciones. </li></ul></ul><ul><ul><li>Son utilizados por las rutinas del sistema operativo para controlar la ejecución de los programas. </li></ul></ul>
  • 6. Registros visibles de usuario <ul><li>Puede ser referenciado por medio del lenguaje de máquina. </li></ul><ul><li>Está disponible para todos los programas del sistema y de aplicación. </li></ul><ul><li>Clases de registros: </li></ul><ul><ul><li>De datos. </li></ul></ul><ul><ul><li>De dirección: </li></ul></ul><ul><ul><ul><li>Registro índice. </li></ul></ul></ul><ul><ul><ul><li>Puntero de segmento. </li></ul></ul></ul><ul><ul><ul><li>Puntero de pila. </li></ul></ul></ul>
  • 7. Registros visibles de usuario <ul><li>Registros de dirección: </li></ul><ul><ul><li>Regístro índice: </li></ul></ul><ul><ul><ul><li>Implica sumar un índice a un valor base para obtener la dirección efectiva. </li></ul></ul></ul><ul><ul><li>Puntero de segmento: </li></ul></ul><ul><ul><ul><li>Cuando la memoria se divide en segmentos, una referencia a la memoria consta de una referencia a un segmento particular y un desplazamiento dentro del segmento. </li></ul></ul></ul><ul><ul><li>Puntero de pila: </li></ul></ul><ul><ul><ul><li>Señala la parte superior de la pila. </li></ul></ul></ul>
  • 8. Registros de control y de estado <ul><li>Contador de programa ( PC, Program Counter ) : </li></ul><ul><ul><li>Contiene la dirección de la instrucción a ser leída. </li></ul></ul><ul><li>Registro de instrucción ( IR, Instruction Register ) : </li></ul><ul><ul><li>Contiene la última instrucción leída. </li></ul></ul><ul><li>Palabra de estado del programa ( PSW, Program Status Word ): </li></ul><ul><ul><li>Códigos de condición. </li></ul></ul><ul><ul><li>Interupciones habilitadas/deshabilitadas. </li></ul></ul><ul><ul><li>Estado usuario/supervisor. </li></ul></ul>
  • 9. Registros de control y de estado <ul><li>Codigos de condición o flags: </li></ul><ul><ul><li>Conjunto de bits activados por el hardware del procesador como resultado de determinadas operaciones. </li></ul></ul><ul><ul><li>Se puede acceder a través de un programa pero no pueden ser alterados.. </li></ul></ul><ul><ul><li>Ejemplos: </li></ul></ul><ul><ul><ul><li>Resultado positivo. </li></ul></ul></ul><ul><ul><ul><li>Resultado negativo. </li></ul></ul></ul><ul><ul><ul><li>Cero. </li></ul></ul></ul><ul><ul><ul><li>Desbordamiento. </li></ul></ul></ul>
  • 10. Ciclo de instrucción INICIO Ciclo de lectura Ciclo de ejecución Leer la instrucción siguiente Ejecutar la instrucción FIN Figura 1.2. Ciclo básico de instrucción.
  • 11. Lectura y ejecución de instrucciones <ul><li>El procesador lee una instrucción de la memoria. </li></ul><ul><li>El contador de programa (PC) lleva la cuenta de cuál es la próxima instrucción a leer. </li></ul><ul><li>El procesador incrementará el PC después de leer cada instrucción. </li></ul>
  • 12. Registro de instrucción <ul><li>La instrucción leída se carga en el registro de instrucciones. </li></ul><ul><li>Tipos de instrucciones: </li></ul><ul><ul><li>Procesador-memoria: </li></ul></ul><ul><ul><ul><li>Se transfieren datos entre el procesador y la memoria. </li></ul></ul></ul><ul><ul><li>Procesador-E/S: </li></ul></ul><ul><ul><ul><li>Se transfieren datos desde o hacia un dispositivo periférico. </li></ul></ul></ul><ul><ul><li>Tratamiento de datos: </li></ul></ul><ul><ul><ul><li>Operación aritmética o lógica sobre los datos. </li></ul></ul></ul><ul><ul><li>Control: </li></ul></ul><ul><ul><ul><li>Altera la secuencia de ejecución. </li></ul></ul></ul>
  • 13. Ejemplo de ejecución de un programa Memoria Registros de CPU Memoria Memoria Memoria Memoria Memoria Registros de CPU Registros de CPU Registros de CPU Registros de CPU Registros de CPU Paso 1 Paso 6 Paso 5 Paso 3 Paso 4 Paso 2 Figura 1.4. Ejemplo de ejecución de un programa (contenidos de memoria y registros en hexadecimal).
  • 14. Acceso directo de memoria (DMA) <ul><li>Los intercambios E/S se producen directamente con la memoria. </li></ul><ul><li>El procesador otorga autoridad a un módulo de E/S para leer o escribir en la memoria. </li></ul><ul><li>Releva al procesador de la responsabilidad del intercambio. </li></ul><ul><li>El procesador queda libre para realizar otras operaciones. </li></ul>
  • 15. Interrupciones <ul><li>Se trata de una interrupción de la ejecución normal del procesador. </li></ul><ul><li>Mejora la eficiencia del procesamiento. </li></ul><ul><li>Permite al procesador ejecutar otras instrucciones mientras una operación de E/S está en proceso. </li></ul><ul><li>Es una interrupción de un proceso debida a un factor externo al proceso y que se lleva a cabo de tal modo que el procesador pueda reanudarse. </li></ul>
  • 16. Clases de interrupciones <ul><li>De programa: </li></ul><ul><ul><li>Desbordamiento aritmético. </li></ul></ul><ul><ul><li>División por cero. </li></ul></ul><ul><ul><li>Intento de ejecutar una instrucción ilegal. </li></ul></ul><ul><ul><li>Referencia a una zona de memoria fuera del espacio permitido al usuario. </li></ul></ul><ul><li>De reloj. </li></ul><ul><li>De E/S. </li></ul><ul><li>Por fallo del hardware. </li></ul>
  • 17. Tratamiento de la interrupción <ul><li>Un programa que determina la naturaleza de la interrupción y realiza cuantas acciones sean necesarias. </li></ul><ul><li>Se produce una transferencia de control. </li></ul><ul><li>Generalmente forma parte del sistema operativo. </li></ul>
  • 18. Ciclo de interrupción INICIO Ciclo de lectura Ciclo de ejecución Ciclo de interrupción Leer la instrucción siguiente Ejecutar la instrucción Comprobación de interrupción; interrupción del proceso FIN Interrupciones inhabilitadas Interrup- ciones Figura 1.7. Ciclo de instrucción con interrupciones. habilitadas
  • 19. Ciclo de interrupción <ul><li>El procesador comprueba si ha ocurrido alguna interrupción. </li></ul><ul><li>Si no hay interrupciones pendientes, el procesador trae la próxima instrucción del programa en curso. </li></ul><ul><li>Si hay una interrupción pendiente, el procesador suspende la ejecución del programa en curso y ejecuta la rutina de tratamiento de la interrupción. </li></ul>
  • 20. Programa de usuario Programa de usuario Programa de usuario Programa de E/S Programa de E/S Programa de E/S Orden de E/S Orden de E/S Orden de E/S FIN E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR FIN FIN Rutina de tratamiento de interrup-ciones Rutina de tratamiento de interrup-ciones (a) Sin interrupciones (b) Con interrupciones y corta espera de E/S (c) Con interrupciones y larga espera de E/S Figura 1.5. Flujo de control del programa con y sin interrupciones.
  • 21. Interrupciones múltiples <ul><li>Inhabilitar las interrupciones mientras se esté procesando una: </li></ul><ul><ul><li>El procesador ignora cualquier nueva señal de interrupción. </li></ul></ul>Programa de usuario Rutina X de tratamiento de interrupciones Programa de usuario (a) Tratamiento secuencial de interrupciones (b) Tratamiento de control con múltiples interrupciones Figura 1.12. Transferencia de control con múltiples interrupciones. RutinaY de tratamiento de interrupciones Rutina X de tratamiento de interrupciones RutinaY de tratamiento de interrupciones
  • 22. Orden secuencial de interrupciones mútiples <ul><li>Las interrupciones se inhabilitan para que el procesador pueda completar las operaciones. </li></ul><ul><li>Las interrupciones permanecen pendientes hasta que el procesador las habilite. </li></ul><ul><li>Después de terminar la rutina de tratamiento de la interrupción, el procesador comprueba si se ha producido alguna interrupción adicional. </li></ul>
  • 23. Prioridad de las interrupciones múltiples <ul><li>Las interrupciones de prioridad más alta pueden hacer que las de prioridad más baja tengan que esperar. </li></ul><ul><li>Hace que se interrumpa a la rutina de tratamiento de una interrupción de prioridad más baja. </li></ul><ul><li>Por ejemplo, cuando llega una interrupción desde la línea de comunicaciones, se necesita atender ésta rápidamente para hacer sitio a nuevas entradas. </li></ul>
  • 24. Multiprogramación <ul><li>El procesador ha de ejecutar varios programas. </li></ul><ul><li>El orden en que los programas se ejecutan depende de su prioridad relativa y de si están esperando una E/S. </li></ul><ul><li>Una vez que se haya completado el tratamiento de la interrupción, puede que no se devuelva el control inmediatamente al programa de usuario que estaba ejecutándose en el momento de la interrupción. </li></ul>
  • 25. Jerarquía de la memoria Registros cache Memoria principal Disco magnético CD-ROM CD-RW DVD + RW DVD-RAM Cinta magnética MO WORM Almacenamiento secundario Memoria externa Memoria interna Figura 1.14. La jerarquía de la memoria.
  • 26. Descenso por la jerarquía <ul><li>Disminución del coste por bit. </li></ul><ul><li>Aumento de la capacidad. </li></ul><ul><li>Aumento del tiempo de acceso. </li></ul><ul><li>Disminución de la frecuencia de acceso a la memoria por parte del procesador: </li></ul><ul><ul><li>Cercanía de referencias. </li></ul></ul>
  • 27. Cache de disco <ul><li>Es una parte de la memoria principal que se puede utilizar como buffer para guardar temporalmente los datos transferidos con el disco. </li></ul><ul><li>Las escrituras al disco se agrupan. </li></ul><ul><li>Se pueden volver a escribir algunos datos destinados a la salida. Los datos se recuperan rápidamente por software desde la cache del disco en lugar de hacerse lentamente desde el disco. </li></ul>
  • 28. Memoria cache <ul><li>Es invisible para el sistema operativo. </li></ul><ul><li>Aumenta la velocidad de la memoria. </li></ul><ul><li>La velocidad del procesador es mayor que la de la memoria. </li></ul>
  • 29. Memoria cache Transferencia de palabras Transferencia de bloques CPU Cache Memoria principal Figura 1.16. Cache y memoria principal.
  • 30. Memoria cache <ul><li>Contiene una parte de la memoria principal. </li></ul><ul><li>El procesador primero comprueba la memoria cache. </li></ul><ul><li>Si una palabra no se encuentra en la memoria cache, se introduce en la cache un bloque de memoria principal que contiene la información necesaria. </li></ul>
  • 31. Cache/Main Memory System Número de entrada Etiqueta Bloque Longitud de bloque ( K palabras) (a) Cache Dirección de memoria Bloque ( K palabras) Bloque Longitud de palabra (b) Memoria principal Figura 1.17. Estructura de cache/memoria principal.
  • 32. Diseño de la cache <ul><li>Tamaño de la cache: </li></ul><ul><ul><li>Las caches pequeñas pueden tener un impacto significativo sobre el rendimiento. </li></ul></ul><ul><li>Tamaño del bloque: </li></ul><ul><ul><li>Es la unidad de intercambio de datos entre la cache y la memoria principal. </li></ul></ul><ul><ul><li>La tasa de aciertos significa que la información se encontró en la cache. </li></ul></ul><ul><ul><li>La tasa de aciertos comenzará a disminuir, dado que el bloque se hace mayor y la probabilidad de uso del dato leído más recientemente se hace menor que la probabilidad de reutilizar el dato que hay que sacar de la cache . </li></ul></ul>
  • 33. Diseño de la cache <ul><li>Función de traducción: </li></ul><ul><ul><li>Determina la posición de la cache que ocupará el bloque. </li></ul></ul><ul><li>Algoritmo de reemplazo: </li></ul><ul><ul><li>Elige el bloque que hay que reemplazar. </li></ul></ul><ul><ul><li>Algoritmo del menos recientemente usado (LRU). </li></ul></ul>
  • 34. Diseño de la cache <ul><li>Política de escritura: </li></ul><ul><ul><li>Dicta cuándo tiene lugar la operación de escribir en memoria. </li></ul></ul><ul><ul><li>Puede producirse cada vez que el bloque se actualice. </li></ul></ul><ul><ul><li>La escritura se produce sólo cuando se reemplaza el bloque: </li></ul></ul><ul><ul><ul><li>Reduce las operaciones de escritura en memoria. </li></ul></ul></ul><ul><ul><ul><li>Deja la memoria principal en un estado obsoleto. </li></ul></ul></ul>
  • 35. E/S programada <ul><li>El módulo E/S lleva a cabo la acción requerida en lugar del procesador. </li></ul><ul><li>Activa los bits apropiados en el registro de estado de E/S. </li></ul><ul><li>No se producen interrupciones. </li></ul><ul><li>El procesador comprueba el estado hasta que se ha completado la operación. </li></ul>Emitir la orden LEER al módulo de E/S Leer estado del módulo de E/S Compro- bar estado Leer palabra del módulo de E/S Escribir palabra en memoria ¿Hecho? CPU  E/S E/S  CPU E/S  CPU CPU  memoria Condición de error No listo Listo No Sí Instrucción siguiente (a) E/S programada
  • 36. E/S dirigida por interrupciones <ul><li>El procesador queda interrumpido cuando el módulo E/S está listo para intercambiar más datos. </li></ul><ul><li>El procesador puede realizar otras operaciones. </li></ul><ul><li>Elimina las esperas innecesarias. </li></ul><ul><li>Consume una gran cantidad de tiempo del procesador debido a que cada palabra de datos pasa a través del procesador. </li></ul>Emitir la orden LEER al módulo de E/S Leer estado del módulo de E/S Compro- bar estado Leer palabra del módulo de E/S Escribir palabra en memoria ¿Hecho? Instrucción siguiente Sí No CPU  memoria E/S  CPU Condición de error Listo E/S  CPU CPU  E/S Hacer otra cosa Interrupción (b) E/S dirigida por interrupciones
  • 37. Acceso directo a la memoria <ul><li>Transfiere el bloque entero directamente hacia o desde la memoria. </li></ul><ul><li>Cuando se completa la transferencia se envía una señal de interrupción. </li></ul><ul><li>El procesador se ve involucrado sólo al inicio y al final de la transferencia. </li></ul>Emitir la orden LEER BLOQUE al módulo E/S Leer estado del módulo de DMA Instrucción siguiente (c) Acceso directo a memoria DMA  CPU CPU  DMA Hacer otra cosa Interrupción

×