Your SlideShare is downloading. ×
Digitales examen 1
Digitales examen 1
Digitales examen 1
Digitales examen 1
Digitales examen 1
Upcoming SlideShare
Loading in...5
×

Thanks for flagging this SlideShare!

Oops! An error has occurred.

×
Saving this for later? Get the SlideShare app to save on your phone or tablet. Read anywhere, anytime – even offline.
Text the download link to your phone
Standard text messaging rates apply

Digitales examen 1

399

Published on

Published in: Business, Technology
0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
399
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
3
Comments
0
Likes
0
Embeds 0
No embeds

Report content
Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
No notes for slide

Transcript

  • 1. ESCUELA SUPERIOR POLITECNICA DEL LITORAL FACULTAD DE INGENIERIA EN ELECTRICIDAD Y COMPUTACIÓN SISTEMAS DIGITALES I PRIMERA EVALUACION II TÉRMINO 2006-2007 6 de diciembre de 2006 NOMBRE : ____________________________________ PARALELO : _____ PRIMER TEMA (34 p) Para el siguiente circuito, encuentre la función lógica F.L. Asuma que todas las señales de entrada son de lógica positiva. No minimice la función F A C B GND Vcc C A D Vcc D A B C B Vcc D A
  • 2. SEGUNDO TEMA (33 p) Presentar la Tabla de Verdad de un Convertidor de Código cuya entrada B sea un código de 4 bits (B3 B2 B1 B0) que representa a los dígitos hexadecimales codificados en binario. Además tiene una entrada habilitadora de lógica negativa EN.L. Las salidas del convertidor de código son enviadas a un display de 7 segmentos que muestran el símbolo hexadecimal correspondiente al número binario ingresado. Los dígitos hexadecimales B y D se muestran en minúsculas para diferenciarlos de los números 8 y 0 respectivamente. Cuando EN.L = L, el Convertidor de Código muestra en el display el número binario convertido a hexadecimal. Por otro lado, cuando EN.L = H, el Convertidor de Código muestra totalmente apagado al display. Las entradas tienen la siguiente lógica: B3.H, B2.H, B1.H, B0.H, EN.L. Todas las salidas son de lógica positiva. a b c d e f g 4 g f e d c b a Convertidor de Código (B)2 EN.L TERCER TEMA (33p) Para cada una de las siguientes funciones lógicas, presente: a) Minimización de la función usando Mapas de Karnaugh b) Implementación de la función minimizada, mediante un programa en VHDL usando descripción RTL. Asuma que todas las señales trabajan en lógica positiva. 1. ∑∑ += φ )12,10,8,7,4,2()15,14,6,0(),,,( 1 1 DCBAF 2. DCBADCBDCACBADBDBCAF .........)...(.2 +++++= 3. WYXWZYXZYXWYXWZXWZYF .............3 +++++=

×