ConverJidores AJD     2696.3     CONVERTIDORES AJO   La variedad de circuitos em pleados para la conversión A/D es mayor q...
270     Conversión analógica/digital y digital/analógica                        Rotoj                       EnlfQdo       ...
Convenidores AID    2714 bits en este ejemplo; ai primero se aplica directamente la entrada, y da los bitsde salida de may...
272     Conversión analógica/digital y digital/analógica                                              n+l                 ...
Convercidores AIO   2736.3.4     Convertidores sigma-delta    Conocidos también como convertidores delta-sigma, convertido...
274     Conversión rmalógiccúdigital y digila/lanalógica6.3.5     Convertidores de rampa: simple, doble, triple    Un méto...
Convertidores AJO     275                                                            -vc                     c            ...
pio del equilibrio de carga. de la sefial de entrada. En esta fase se cortoci rcu ita la en trada a masa y se integrao
276     Conversión analógica/digira/ y digital/analógicao bien la sefíal de entrada o bien una corriente de referencia, co...
Rechazo de/ modo serie o del modo normal      277solver-digital (R!D) suelen ser de tipo servo (tracking) porque así se mi...
278     Conversión analógica/digital y digitalla1Zalógica                         S/o4RRid8l                              ...
Comrol de la conversión     279   En la figura 6.12 se muestra la disposición de un sistema de este t ipo en el casode u n...
280       Conversión analógica/digital y digital/analógica                                                                ...
Concrol de la conversión   281lect). (Si sólo hubiera un máximo de ocho dispositivos mapeados E/S, se podríaemplear cada u...
282        Conversión analógica/digital y digitaflanalógica macenado previamente de manera que, cuando empieza la transfer...
Contrai de la conversión   283se autorizao las interrupciones de la CPU debidas a las interrupciones combinadasde los puer...
284    Conversión analógica/digital y digitaUanalógica          Tabla 6.4   Tareas a realizar en la adquisición y distribu...
Upcoming SlideShare
Loading in …5
×

Adquisicion y distribucion de señales, 1° ed. ramon pallas areny

1,178 views

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total views
1,178
On SlideShare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
29
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

Adquisicion y distribucion de señales, 1° ed. ramon pallas areny

  1. 1. ConverJidores AJD 2696.3 CONVERTIDORES AJO La variedad de circuitos em pleados para la conversión A/D es mayor que enconvertidores DIA. En la tabla 6.3 se presenta una clasificación de Ia que seguida-mente se describen algunos de los tipos más frecuentes. Tabla 6.3 Clasificación de los convertidores A/D. (Adaptada de [3),pág. 101). Tipo Ejemplo Convertidores ND directos 1.1 Sin realimentación Paralelos («flash») 1.2 Con realimentación 1.2.1 Bit a bit Aproximaciones sucesivas 1.2.2 No bit a bit CAD tipo servo (tracking) 2 Convertidores AJO indirectos 2.1 Sin realimentación 2.1.1 Por intervalo de tiempo Rampa simple Doble rampa, triple rampa 2.1.2 Por frecuencia Convertidor V/F 2.2 Con realimentación6.3.1 Convertidores AJO paralelos Los denominados convertidores «flash» son un tipo de CAD paralelo que con-sisten, para n bits, en un divisor de tensión con zn-l tomas intermedias; cada tomase conecta a un comparador analógico de aJta velocidad, cuya otra ent rada va co-nectada a la tensión a convertir; las salidas de los comparadores se retienen en unsistema de cerrojos, de donde se llevan a un codificador de prioridad «flash»), fi-gura 6.5a. Cuando se aplica una tensión a la entrada, todos los comparadores cuyatensión de referencia es menor que la entrada dan un «1» a su salida, mientras queaq uellos cuya tensión de referencia es mayor dan un «Ü». El codificador da enton-ces la palabra digital correspondiente. Este método de conversión es el más rápido disponible comercialmente. Suprincipal inconveniente es que necesita 2"-1 comparadores, por lo que sólo puedeconcebirse como CI LSI, no a base de componentes discretos. También hay queconsiderar la gran capacidad gue presentan a la seii.al de entrada todos los campa-radares en paralelo; ello obliga a atacar al convertidor con un amplificador degran ancho de banda. Además, dado que dichas capacidades varían si lo hace laamplitud de Ia entrada, es aconsejable preceder el CAD de un amplificador S&H. Los modelos disponibles tienen una resolución de 6 a 11 bits, con frecuenciasde muestreo de hasta 500 X 106 muestras/s. Una forma de aumentar la velocidad,
  2. 2. 270 Conversión analógica/digital y digital/analógica Rotoj EnlfQdo onalo----, 06 os 04 03 REFM 02 OI OOILSBl REF 8 l o! AIN -AlN 1-----<>DcLK CLK 1----<> ·OcLK -CLK ------,.. _1) REF•o-------.--f M)-, REF-o---- +- Entrado ono lógico MODO /ROYo RO --- - - -------------------- ---------------------L ::JFigura 6.5 (a) Diagrama de bloques del convertidor paralelo TLC5502 (Texas lnstrumentsInc.). (b) Aumento de la velocidad mediante dos CAD controlados por relojes de distinta fase(TKA010C,Tektronix). (c) Aumento de la resolución, a costa de menor velocidad, mediante unsistema de dos etapas (Texas lnstruments Inc.).manteniendo la resolución, es mediante dos CAD en paralelo controlados por se-iiales de reloj en contrafase (figura 6.5b). Si se desea aumentar la resolución, a costa de perder velocidad, se puede em-p!ear un sistema multietapa, o con subdivisión de escala (subranging), tal como seindica en la figura 6.5c. Consiste en emplear dos codificadores paralelo rápidos, de
  3. 3. Convenidores AID 2714 bits en este ejemplo; ai primero se aplica directamente la entrada, y da los bitsde salida de mayor peso; ai segundo se le aplica la diferencia entre la entrada, re-tardada un cierto tiempo, y la salida de un CDA que obtiene el equivalente analó-gico de los (4) bits de mayor peso. Las salidas de ambos codificadores se combi-nao para dar la salida total. de 8 bits en este caso. Con este método se obtienenhasta 40 x 106 conversiones/s con 16 bits.6.3.2 Convertidores de aproximaciones sucesivas El algoritmo de aproximaciones sucesivas ofrece un buen compromiso entrevelocidad y complejidad, y es el más frecuente cuando no se trata de obtener unaexactitud muy elevada. Hay muchos modelos de 8, 10, 12, 14 y 16 bits, con tiemposde conversión entre 1 y 100 .us. En la figura 6.6a se muestran los elementos básicosde un convertidor de este tipo; para facilitar la interfaz con uo J.lP, las líneas de sa-lida se conectao a sepa radores de tres estados.Se puede montar con componentesdiscretos, pero su coste supera el de muchos de los CI disponibles. El método consiste en ir comparando la tensión de entrada con una tensiónanalógica generada internamente con un CDA, cuya entrada digital se incrementao decrementa según que el resultado de la comparación indique, respectivamente,que la tensión de entrada es inferior o superior a la tensión generada interna-mente. En la figura 6.6b se muestra cómo se van asignando los bits de salida enfunción del resultado de la comparación. AI empezar la conversión se aplica aiCDA una entrada 10 ... 00, y luego se van probando los bits de menor peso. Loserrares del CDA pueden llevar a no linealidades. El tiempo de conversión aumenta ai hacerlo la resolución deseada, pero es in-dependiente de la amplitud de la entrada. E! límite actual es de unas 10 6 conver-siones/s para 12 bits. Dado que el resultado de una comparación no se fija en el re-gistro de salida hasta que !lega el ciclo de reloj siguiente a aquel en el que se haefectuado la comparación, si la frecuencia de reloj es f" el tiempo de conversiónpara n bits es Entrada FE Sol!do dig.tol onotógico bits de solido 1 I O I 1 I O I I I (o) I blFigura 6.6 (a) Esquema simplificado de un CAD basado en el algoritmo de aproximacionessucesivas. (b) Asignación de valor a los bits de salida en comparaciones sucesivas.
  4. 4. 272 Conversión analógica/digital y digital/analógica n+l lc =--- (6.7) fr Un inconveniente de este método es su no linealidad si la entrada varía du-rante el tiempo de conversión. Esta variación puede ser inherente a la seíi.al, opuede ser debida a ruído superpuesto. Para evitar que Ia entrada cambie durantela conversión, se precede ai CAD con w1 amplificador S&H; esto no evita, sin em-bargo, que la muestra tomada pueda venir influída por el posible ruído a la en-trada. En cualquier caso son, pues, convertidores muy susceptibles ai ruido.6.3.3 Convertidores tipo servo En la figura 6.7a se muestran los elementos básicos de un CAD basado tam-bién en la comparación de la entrada con una tensión analógica generada con unCDA, pero en este caso la palabra digital es la salida de un contador bidireccional.AI iniciar la conversión, e!contador se pone a cero, y su salida se va incremen-tando hasta que rebasa el valor de la entrada (figura 6.7b), situación que es detec-tada por el comparador. Una vez la salida ha «alcanzado» a Ia entrada, cualquierposible cambio pequeno en ésta es seguido rápidamente, contando o descontando,y de ahí la analogía con un servosistema. Dado que el convertidor sigue a la en-trada, no hace falta precederle de un S&H. El tiempo de conversión aumenta conla resolución, pues cuanto mayor sea ésta mayor es el número de cuentas a obte-ner (para una entrada igual ai fondo de escala). La máxima velocidad (SR, Slew Rate) de la seiíal de entrada que el sistemarealimentado puede segui r, está limitada por la frecuencia de reloj f,pues la sa-lida dei CDA sólo se incrementao decrementa 1 LSB a cada ciclo de relo.i. Si latensión de fondo de escala es V FE• tendremos (6.8) Entrado Rdedlo - - - --- ---- escoo ln . - -- v-- ------ t oonvorsi6n tcooiiOfSión poro V móxímo Reloj (oi (b lFigura 6.7 Convertidor A/0 tipo servo (tracking). (a) Esquema de bloques básico. (b) Evoiu-ción temporal de la salida en función de la tensión de entrada.
  5. 5. Convercidores AIO 2736.3.4 Convertidores sigma-delta Conocidos también como convertidores delta-sigma, convertidores de 1 bit yconvertidores con sobremuestreo (oversampling converters), se están convír-tiendo en los favoritos para aplicaciones de alta resolución a frecuencias bajas ymedias. Constan (figura 6.8) de un modulador analógico y de un circuito de fil-trado digital y diezmado [4}. El modulador analógico convierte la seiial de entradaen una salida de dos niveles (1 bit) y alta velocidad (de aquí e! «sobremuestreo»), yconsta de uno o varias integradores, un comparador cuya salida se almacena en uncerrojo, y un CDA de 1 bit (o más en algunos modelos). E!circuito sustrae (de ahíla «delta») la salida del COA de la entrada anaJógica e integra (de ahí la«sigma») el resultado. La salida del integrador se compara con cera a alta veloci-dad, de modo que se tiene una secuencia de unos y ceros a alta velocidad. El CDAen ellazo de realimentación intenta mantener la salida dei integrador próxima acero; puede ser una simple fuente de corriente. El filtro digital elimina el ruido dealta frecuencia introducido por el modulador analógico. El diezmador o[Tece lasmuestras de salida a una velocidad menor de la disponible a la salida dei compara-dor, pero con mayor resolución. Roloj n b1ts !==Solida digital Figura 6.8 Estructura básica de un CAD sigma-delta. Si la entrada es, por ejemplo, posit i va, la salida del integrador será tambíén po- sitiva y el comparador generará una serie de «l» que el CDA convierte en una se- fiai que se resta a la ent rada hasta el momento en q ue el integrador da una salida nula; entonces el comparador da una serie de «Ü» a su sal ida. Cuan to mayor (más positiva) sea la entrada, más larga será la serie de «1» comparada con la de ((0». Cua nto menor sea la entrada (más negativa), más larga será la serie de «Ü» res- pecto a la de «l». Si la entrada es nula, a a salida dei comparador se producen tantos «1 » como «Ü>>. Una ventaja de este método es que es inherentemente lineal, porque se em-plea sólo 1 bit en Ja cuantificación. Además, no hace falta S&H previa, ní ningúncomponente externo, y el filtro antiaJiasing puede ser muy simple por lo alta quees la fTecuencia de muestreo con respecto a la frecuencia de la seõal de entrada.Su principal inconveniente es que su tiempo de conversión va de decenas a cen-tenas de milisegundos. Se utilizao en aplicaciones de baja frecuencia (10 Hz a100kHz), en particular audio y voz.con resoluciones de 16 a 21 bits.
  6. 6. 274 Conversión rmalógiccúdigital y digila/lanalógica6.3.5 Convertidores de rampa: simple, doble, triple Un método de conversión total mente distinto a los anteriores consiste en con-vertir primero la tensión de entrada en otra magnitud, y después convertir estamagnitud en una salida digital. En los denominados convertidores de rampa, Iamagnitud i ntermed ia es el intervalo de tiempo de carga o descarga de un conden-sador. En el caso de rampa simple, se integra la tensión de referencia hasta que la sa-Iida del integrador iguala a la tensión de entrada. El tiempo que se t arda en llegara esta situación depende de la magnitud de la tensión de entrada, y se mide con unreloj y un cont ador internos. La precisión depende de la frecuencia del reloj, de laestabilidad de la t ensión de referencia y de la capacidad dei condensador de in te-gración. Este proceso de integración hacia innecesario un amplificador S&H antesdelCAD. En los convertidores de doble ra mpa (figura 6.9a), se integra la senal de en-trada vs, consta nt e, en un condensador durante un tiempo prefijado T, y luego sedescarga el condensador hasta cero. empleando una corrienle conocida determi-nada por la tensión de referencia, V,. En la fase de integración, la tensión en elcondensador alcanza un valor Vc=- l r 17 o v, - v, dt = --T r (6.9a)donde r = RC es la constante de tiempo del integrador. La descarga hasta O V, em-picando Ia teosión de referencia- V,para est ablecer la comente de descarga, duraun tiempo l tal que (6.9b)De estas ccuaciones se obtiene v, t = T -- (6.10) V, Resulta, pues, que el tiempo que dura la descarga es proporcional a la ampli-tud de la en trada (figura 6.9b). Dado que el reloj con que se midcn los tiempos yel condensador de iotegración son los mismos en la fase de carga y en la de des-carga, su exactitud no influye en Ja precisión de la cooversión, siempre y cuandopermaoczcan esta bles dura nte el tiempo de conversión. La exactitud dei converti-dor depende sólo de la tensión de referencia y de los errores de cero i nternos.Este método de conversión es inherentemente lineal. La repercusión de los errares de cero (int egrador, compa rador), se reduce io-troduciendo u na fase de a utocero ai inicio de la conversión, previa a la int egraciónde la sefial de entrada. En esta fase se cortoci rcu ita la en trada a masa y se integrao
  7. 7. Convertidores AJO 275 -vc c .__...J-.. Salido t- - ---v digi!ol (o) (b lFigura 6.9 Convertidor A/D de doble rampa. (a) Esquema de bloques simplificado. (b) Tiem-pos de descarga en función de la amplitud de laentrada.los errores presen tes, q ue luego se «descueotan» d ura n te e!ciclo de med ida nor-maL Esta compensación se hace de forma analógica o digital. Un i ncon venien te de este método de conversión es su Jentitud, q ue aumentaal hacerlo la resolución deseada, por cuanto la máxima f recuencia del reloj vienelimitada. Una solución para mejorar la velocidad es el denominado método dela triple rampa. Consiste en emplea r dos fuentes de corriente dist in tas durante lafase de descarga. Primero se d rena una corriente elevada, obteniéndose los bits demayor peso, y luego se d rena una corriente menor, ponderándose adecuadamentelas cuentas obtenidas en cada fase de descarga.6.3.6 Convertidores tensión-frecuencia La frecuencia de una sefial es una magnitud apropiacla en la conversión A/Dpues basta un contador para obtener w1a salida digital. Los con vertidores ten-sión/frecuencia (V!j) cabe considerados como la primera etapa del proceso. En la f igura 6.10 se presenta el esq uema simplificado de un tipo de convertidorV/f basado en el princi pio denominado de eq uilíbrio de carga (análogo al modula-dor de los con vertidores sigma-delta). Consisten en u n i ntegrador al que se aplica R C Salido -VccFigura 6.10 Esquema simplificado de un convertidor tensión-frecuencia basado en el princi-
  8. 8. pio del equilibrio de carga. de la sefial de entrada. En esta fase se cortoci rcu ita la en trada a masa y se integrao
  9. 9. 276 Conversión analógica/digira/ y digital/analógicao bien la sefíal de entrada o bien una corriente de referencia, conocida con exacti-t ud. Si la tensión de en trada es constante, la salida de!integrador es una rampaque, eo cuaoto alcanza un nível de tensión prefijado en un comparador, dispara unmonoestable q ue da un impu lso de amplitud y duración fijos, que se lleva a la sa-lida, normalmen te a través de un transistor en colector abierto; a la vez, el disparodei monoestable inicia la descarga dei condensador de integración mediante unacorriente de valor fijo durante e! tiempo que dure el impulso. La frecuencia de losimpulsos de salida dependerá de lo que tarde la entrada en compensar la carga ex-traída cada vez por la fuente de corrien te, es decir, de la ampütud de la tensión deentrada. De forma analítica, dura n te el tiempo de integración de la entrada la fuente decorriente se conecta a la salid a deJ AO. de modo que no afecta a la carga del con-densador. Si v., es positiva, V11 será negativa y, cuando alcance el va1or umbral V"disparará el monoestable prod uciend o un impulso de duración Td. Du ran te estetiempo el condensador se descargará parcialmente y v,, aumenta rá en dV 1,- vjR .1V= Td-- = Tr ---- (6.11) dt cDespués del tiempo Td , el condensador se carga otra vez, y v 0 se hace negativa. Eltiempo T., necesario pa ra alcaozar de nuevo el umbral del comparador, será el quese tarde en recuperar la carga perdida en la fase anterior, es deci r, .1V .ó.V ( l,R ) T = --= --=T 1 - -- (6.12a) 1 · dV/dt v/RC VsLa frecuencia de los i mpulsos de salida será, pues, (6.12b) Esta f recuencia es independiente dei valor dei condensador de integración,pero depende no sólo de la corriente de referencia sino también de la duración delos impulsos de!monoestable.6.3.7 Otros convertidores A/D Los sensores de medida de desplazamientos lineales y angulares que están ba-sados en transformadores variables, ofrecen a su salida seiiales senoidales cuya ampütud y fase tiene la información sobre el desplazamiento o posición medidos.La con versión a d igital de dichas senales no se realiza obteniendo primero unatensión continua a partir de la ampli tud y fase de las seõales al ternas, sino que seem plea n convertidores especiaJ es que aceptan directamen te seiiales alternas, en
  10. 10. Rechazo de/ modo serie o del modo normal 277solver-digital (R!D) suelen ser de tipo servo (tracking) porque así se minimiza elretardo entre salida y entrada, que es muy importante en sistemas realimentados.El principio de funcionamiento de estos convertidores está expuesto en [5} y sues-tudio detallado puede encontrarse en [6].6.4 RECHAZO DEL MODO SERIE O DEL MODO NORMAL (SMRR, NMRR) Todos los convertidores que integran la sefial de entrada (los de doble rampa yequilíbrio de carga. por ejemplo). gozan de la propiedad de rechazar las interfe-rencias que aparezcan superpuestas a dicha sefial. Esta capacidad de rechazo secuantifica mediante la denominada Relación de Rechazo del Modo Serie o deiModo Normal (SMRR, NMRR). Viene dada por el cociente entre la respuesta a ·la seiíal de interés, aquí normalmente una tensión continua, y la respuesta a las in-terferencias. Suele expresarse en decibelios. Si consideramos, por ejemplo, una entrada senoidal, vs(c) = V,sen wt, el valormedio ai integraria durante un tiempo T es Vs v" == - f •+T 1 Vs sen w t dt = --2 s en 2wt0 + wT wT sen -- (6.13a) T • wT 2 2 En el caso más desfavorable, es decir, para tener v0 máxima, t0 debe elegirse deforma que se cumpla 2wt0 + wT sen == 1 (6.13b) 2Esto sucede cuando n wT OJto = --- -- (6.13c) 2 2El valor medio de la integral de vs(t) es entonces (6.14)Dado que para una tensión continua V,(f= 0), tendremos v,= V,., resulta njT SMRR = 20 log --·- (6.15) sen 7ifT En la figura 6.11 se presenta la forma de esra relación en función de! valor defT. Puedeformatos (sincro, resolver). Estos convertidores sincro-digital Si se deseadistintos observarse que cuando [T = entero, la SMRR es infinita. (S/D) y re-
  11. 11. 278 Conversión analógica/digital y digitalla1Zalógica S/o4RRid8l 70 60 50 LO 30 20 lO o OJ 2 3 567 10 1TFigura 6.11 Valor de la relación de rechazo deI modo serie (SMRR) en convertidores integra-dores en función de la frecuencia de las interferencias y del tiempo de integración del conver-tidor.rechazar las intcrferencias de red (50 o 60Hz y sus armónicas), basta elegir un pe-ríodo de íntegracíón que sea de 20 ms (o 16,6 ms), o un múltiplo. En cualquiercaso. la atenuación mínima de las ínterfercncias de alta frecuencía crcce a razónde 20 dB/década. El precio a pagar por este rechazo de las interferencias es la Jen-titud en la con vcrsión debida a tener que integrar durante un tiempo T. Debido asu alto SMRR, los CAD integradores son los preferidos en multímetros digitalesde laboratorio.6.5 CONVERTIDORES Y MEDIDAS POR RELACIÓN Los CAD pueden considerarse como divisores analógicos con salida digital,por cuanto ésta no es sino la relación entre la tensión de entrada y UIJ.a tensión dereferencia. Por ello. en todos los CAD cualquier posible inestabilidad en la ten-sión de rcferencia produce una inexactitud en la salida. Pero resulta que, a la vez,los scnsores moduladores que se disponcn cn un divisor de tensión o en un puentede medida (potcnciómetros, galgas cxtensométricas, RTD, termistores, etc.) danuna salida que cs una fracción de la tensión de alimentación: la estabilidad de estatensión de alimentación repercutirá, por lo tanto, en la exactitud de la salida.Cabe pensar, pues, en emplear la misma tensión para la alimentación de!sensor ycomo tensión de referencia del CAD, de modo que en vez de acumular las i nesta-bilidades, éstas se compensen. Yrtf v, Solido digotolFigura 6.12 Sistema de medidas por relación donde se emplea una tensión de referendaúnica para el CAD y para alimentar un puente con un sensor.
  12. 12. Comrol de la conversión 279 En la figura 6.12 se muestra la disposición de un sistema de este t ipo en el casode u n sensor montado en un puen te. La tensión de referencia, común a todo cl sis-tema, pucdc ser externa, o ser la propia del CAD si es accesible y puede alimentaruna carga como la que presenta el puente. No se han indicado las lfneas de ali-mentación de los componentes acti vos. La salida, para x 1, puede cxpresarsecomo V0 CVrx14 Gx D =-= =- (6.16) V, V, 4y resulta ser efectivamcn te independien te de V,.6.6 CONTROL DE LA CONVERSIÓN La convcrsión AID y DIA se controla habitualmente desde sistemas basadosen J.l.P. Este control implica, cuando menos, determinar el inicio de la convcrsión yo bien adquirir su resultado una vez ha acabado (caso de la convcrsión A/D), obien aplicar la en t rada digital a convcrtir (caso de la conversión D/A). Las alter-nativas disponibles para el control dependeo de cómo esté conectado el converti-dor al pP.6.6.1 Conexión del convertidor La interfaz de cualquier d ispositivo periférico con un pP puede realizarse deva rias formas distintas: a través de una entrada/salida general (EIS), con mapeadocn memoria, con mapeado EIS (110) (o en ac umulador), o con acccso directo amemoria (DMA). La primera forma, q ue es la más simple, consiste en emplear puertos EIS (Pe-riphcral lntcrface Adapters, PIA, Programmable Peri pheral In terfaces, PPI, Para-llel Jnput/Output Cont rollers, PIO, etc.). Estos dispositivos tienen va rias líneasque se pueden programar como entradas o salidas, en bloques o una a una, e i n-cluso gencran seõales de interrupción pa ra el pP, o seõales de protocolo (hand-shaking) para otros periféricos. En la figura 6.13a se muestra cómo conectar u nCAD de 8 bi ts y un COA de 12 bits a un 825SA, que es un PP1 con 24 líneas pro-gramables individualmente en dos grupos de 12; en su modo de funcionamiento O(el indicado), cada grupo de 4 bits, dentro de un gru po de 12, se puede programarcomo entradas o como salidas. La segunda forma de interfaz consiste en conectar el periférico, cn este caso elcon vertidor, directamcnte ai bus de datos del pP. De esta mancra el dispositivo espara el pP como una dirección de mcmoria más (o como varias direcciones, porejemplo si se trata de un CAD que acepta varias seíiales analógicas de entradaporque incluyc un multiplexor analógico). En este caso, el convert idor responde amandatos (comma nds) de la CPU que se emplea n pa ra leer (entrada) o escribir(salida) en memoria. Este método de interfaz se cmplea en aplicaciones donde es
  13. 13. 280 Conversión analógica/digital y digital/analógica v INT l/OWR l/ORO I COA Salido cs "cc IO Rõ CLK analógico L..,: WR oao -CU< IN 01 -< IN T AOCOOOl. 02 O< ) sol,do . En!rado 1/INI•l ADC0802, 03 anológico 04 ,ç::: VINI-l A0C0803. A GND ADCOB04 05 digilal OGNO 007 07 T o;: ao.. Oz :li- Enlrada o nológica b r.s our DM8l31 Voe 85 AD15 A014 A013 Comporodor PB E do bus . A012 A011 T BO A010 I v lo) lb)Figura 6.13 Dos formas de conexión de un CAD o CDA a un 11P. {a) A través de un periféricoE/S. {b) Directamente. con mapeado E/S.primordial obtener al ta velocidad, pues algunas instrucciones de lectura o escri-tura en memoria ocupao menos tiempo que las ordinarias de entrada o salida. Sinembargó, el convertidor debe responder por lo menos tan rápido corno una me-moria y, por lo tanto, debe ser compatible c.on la temporización del bus dei JlP.Además, tanto el direccionamiento como el control y la entrada o salida de datosexigirán el .empleo de circuitos adicionales para decodificación, temporización,(ormateado (por ejemplo en convertidores de más de 8 bits empleados con ,uP de8 bits), etc.Esta solución es, pues, más compleja. aunque suele ser la habitual. Un problema adicional de! mapeado de periféricos en memoria es que se ocu-pan posiciones de memoria que evidentemente dejan de estar disponibles. Unasolución a este problema Ia ofrecen aquellos JlP que tienen parte de su espacio dedirecciones de memoria reservado para entradas y salidas, de modo que se hablade mapeado EIS o EIS aisladas. Con este método, el convertidor responde a losmanda tos de la CPU que están reservados para entrada o saJida (por ejemplo, INy OUT en el 8088 y el Z80). En estas instrucciones interviene el acumulador, dea hí que se hable también de E/S por acumulador, y e!resultado es que se pierdevelocidad. En La figura 6.13b se muestra cómo conectar un CAD de la serie ADC080Xcon el JlP 8080A-2, y el controlador 8228, mediante mapeado E/S. Estas CADpueden conectarse directamente aJ bus de control de!8080A y su salida tiene ce-rrojos y capacidad para ser conectada directamente a1 bus de datas, de maneraque oo requiere una PPI o similar. La dirección dei CAD es la EO (hex), y la deco-dificación se hace con el DM8131 que es un comparador de 2 palabras binarias de6 bits; para direccionar el CAD se emplea su entrada de selección (CS, Chip Se-
  14. 14. Concrol de la conversión 281lect). (Si sólo hubiera un máximo de ocho dispositivos mapeados E/S, se podríaemplear cada una de las ocho líneas dei bus de direcciones, para selección del dis-positivo, CS.) La sefíal de escritura E/S (E/S WR) se emplea para iniciar la con-versión, mientras que la de lectura EIS (E/S RD) es la que pone el resultado en elbus. Para emplear mapeado en memoria, se podría emplear el método convencio-nal para decodificación de la dirección, y las líneas MEMW y MEMR para iniciarla conversión y entrar el resultado, respectivamente. Si la velocidad de entrada o salida de datas debe ser alta, los métodos anterio-res pueden resultar demasiado lentos. La entrada de una serie de datas en un f..l.P,por ejemplo, requiere los siguientes procesos, con el número de ciclos de reloj in-dicados para el caso del 8088: - Leer un dato (byte) en e!acumulador (8). - Copiarlo en una dirección de memoria (10). - Incrementar la dirección, que será la dei siguiente dato (2). - Verificar si se han leído todos los datas que se deseaba, por ejemplo para Uenar toda la memoria (17). El proceso de salida de datoses similar. El proceso de lectura lleva 37 ciclos de reloj cada vez, por lo que con un reloj de 4,77 tvlHz, caso del IBM® PC, se tardan78 J.LS. Esto significa que si los datas Jlegan a alta velocidad, el J.LP no tiene tiemposuficiente entre dato y dato para atender la petición de interrupción que generacada uno. Además, el ,uP queda ocupado al J 00% durante el proceso. y si atiendealguna interrupción durante éste, pierde datas de entrada. El proceso de acceso directo a memoria, DMA (Direct Memory Access) per-mite que e!J.LP siga atendiendo su programa, hasta cierto punto, a la vez que ace-lera la transmisión de datas desde una entrada o salida hacia memoria, o vice-versa. Durante DMA se inhibe Ia CPU para permitir la transferencia directadesde un elemento externo a la memoria del sistema. y un dispositivo de interfaz(controlador de DMA) es el encargado de gestionar los buses de direcciones, da-tos y contrai. El proceso de DMA necesita un programa inicial breve que carga varios regis-tros con valores predeterminados, en particular los correspondientes a la posiciónde memoria a partir de donde se deben guardar los datas, y al volumen de datasque serán transferidos. La instrucción final de este programa autoriza al disposi-tivo externo el uso de DMA. Para ello, cada vez que hay un dato se manda una se-fiai de DMA a la CPU, que la atiende (en general al acabar la instrucción actual,como en las interrupciones) y pone los activadores de los buses en estado de altaimpedancia. El controlador de DMA incluye un contador que es decrementado a cada bytetransferido; cuando !lega a cera se emite una sefial de interrupción, de manera quese puede manejar un bloque de datos como convenga. Hay dos formas principalesde transferencia de datas: byte a byte y a salvas. En el primer caso la CPU es inhi-bida cada vez sólo durante un ciclo de almacenamiento. Cuando funciona a salvas,una vez ha empezado el proceso de DMA no se interrumpe hasta que se hantransferido todos los datas; esto presupone normalmente que éstos se habían al-
  15. 15. 282 Conversión analógica/digital y digitaflanalógica macenado previamente de manera que, cuando empieza la transferencia, están to-dos disponibles. En el caso de CAD con salida serie, la conexión con el JlP admite múltiples so-luciones. Hay que tener en cuenta que cuando el convertidor y el J.lP no son contí-guos, el coste de cable requerido para la transmisión en paralelo resulta excesivo.En aquellos J.lP que tienen una entrada serie, por ejemplo la SID en el 8085A, éstaofrece una solución directa para la interfaz serie. En otros casos se puede emplearuna de las líneas E/S de u n puerto E/S, pero inevitablemente el proceso es lento.Otra solución es poner uno o varias registros de desplazamiento a n tes dei J.lP, yentrar en éste la salida (paralelo) de dicbos registros.6.6.2 Control y modos de funcionamiento En general , el contrai E/S en un J.lP se puede realizar por programa, por inte-rrupciones o por hardware (caso de DMA). El contrai por programa puede ser in-condicionado o condicionado. En este último se realiza e!proceso de «acuerdomutuo» (handshaking), que implica el uso de banderas (flags), e interrogaciones(polling). Su mayor duración da lugar a la denominada sobrecarga EIS (I/0 over-head). En el caso particular de las conversiones ND o DIA, las opciones para iniciarla conversión son las siguientes: 1. Desde la CPU, por programa («Strobe» de!CAD mediante una orden soft- ware). 2.Desde un temporizador, cuando se desea la conversión a intervalos regula- res. 3. En respuesta a una orden externa controlada (gated externai slrobe): el CAD ejecuta una conversión cuando la CPU le permite que responda a una seõal de solicitud externa. 4. Orden externa incontrolada: el CAD ejecuta una conversión siempre que hay una sefial de solicitud externa. Este modo de funcionamiento permite sincronizar varias convertidores El procedimiento de conversión A/D se puede dividir en las siguientes fases: l. Escribir en la dirección de memoria que corresponda la palabra (byte) deconversión, cada uno de cuyos bits tiene un significado concreto. Por ejemplo, en un sistema A/D que incluya un AGP con cuatro valores de ga- oancia posibles y acho canales de entrada: el bit 7, si ·es 1 autoriza el modo auto- mático de incremento de canal y si es O lo desautoriza; el bit 6, si es 1 se dará una interrupción a la CPU cuando se acabe la conversión y si es O no se dará; el bit 5, si es 1 se dará una in terrupción a la CPU cuando se tenga un «overrun» (inicio de conversión antes de que se hayan leído los datas de la previa) y si es O se inhibe di- cba función; el bit 4, si es 1 se autorizao las interrupciones desde el temporizadorque se indique (mediante conexión física) y si es O no se autorizao; el bit 3, si es 1
  16. 16. Contrai de la conversión 283se autorizao las interrupciones de la CPU debidas a las interrupciones combinadasde los puertos EIS y si es O no se au torizao; el bit 2, si es 1se autorizao las conver-siones bajo con trai de una seõal exteroa y si es O no se autorizao; el bit 1, bit altode selección de ganancia; bit O, bit bajo de selección de ganancia. 2. Especificar e!canal de entrada a convertir, a base de escribir su número deorden en la dirccción de memoria asignada para esta función (es dccir, donde laCPU busca elnúmero de canal).Si sólo hay un canal, basta con escribir su númerouna vez. 3. Iniciar la conversión (por software, por sefial externa, desde un temporiza-dor). 4. Informar ai programa que se está haciendo una conversión (por cjemplo,dando un valor predeterminado a un bit en una dirección de memoria predefi nidadonde está el bytc de estado, o enviando una sefial de interrupción una vez seacabe la conversión). 5. Leer los datos obtenidos, procediendo en el orden de bits que se ha prees-tablecido. La conversión A/D se realiza en dos pasos: primero se indica ai subsistema deentrada (amplificador, multiplexor, amplificador S&H) qué canal se va a conver-tir, se muestrea y se retieoe la muestra eo cl S&H; el segundo consiste cn la con-versión A/D propiamente dicha. Seg6n la organización de estas pasos, cabe hablarde distintos modos de funcionamiento: 1. AIacabar el primer paso se inicia el segundo. 2. Cuando se acaba el segundo paso se reinicia el primero (es lo más rápido). 3. Operación solapada; se ejecutao los dos pasos ai mismo tiempo: mientras se convierte un canal (paso 2) muestlea el siguiente (paso 1). Para facilitar el control, se puede disciíar un sistema de i ncremento automáticode manera que después de convenir un canal quedao dispuestos para convertir elsiguientc. De este modo basta indkarles una vez por qué canal deben empeza r, yla conversión va siguiendo su curso. Cuando hay varias canales y se desea poderlimitar el número de los utilizados, se puede disponer un microinterruptor mecá-nico para selccciona r dicho número.6.6.3 Diseíio de un programa de adquisición de seiíales En los sistemas de medida no basta con adquiri r las seiiales externas. Normal-mente hay funciones adicionales para el ordenador como son: procesamiento (fil-trado, promcdíado): análísis: cursores para buscar puntos, medida de amplitudes,medida de tiempos; y presentación de sefiales y resultados. Estas funciones se sue-len realizar mediante un software de medio o alto nível. Las tareas particulares arealizar en cada caso son las de la tabla 6.4. Para diseiiar cl programa correspondicnte. hay que considerar una scrie de as-pectos gcnerales, válidos para cualquier tipo de programa:
  17. 17. 284 Conversión analógica/digital y digitaUanalógica Tabla 6.4 Tareas a realizar en la adquisición y distribución de seiiales. AOQUISICIÓN Conversión NO 1.1 Determinar el camino a seguir por la senal 1.2 Control de la conversión: temporización, interrupciones 1.3 Ejecución de la conversión 2 Almacenamiento 2.1 Preparación de los datos 2.2 Escritura en memoria PROCESAMIENTO Recuperación 1.1 Lectura de memoria 1.2 Restauración de datos 2 Selección y ejecución dei procesamiento 3 Almacenamiento 3.1 Preparación de los datos 2.2 Escritura en memoria PRESENTACIÓN DE SENALES Y RESULTADOS Recuperación 1.1 Lectura de memoria 1.2 Restaurac ión de datos 2 Procesamiento de salida (interpolación) 3 Escritura en elemento final (pantalla,impresora) 1. Determinar las interfaces con el usuario. Puede ser, por ejemplo, un te-clado o un ratón para la entrada, y una impresora o un tubo de rayos catódicospa ra la sal ida. 2. Decidir cómo represen tar los datos (<tipo» de datos): enteros, rea tes, encoma flotante, ... 3. Decidir los métodos a emplear para el procesa miento de los datos. Tipos yorden de los fi l tros, algoritmos de promediado. 4. Organizar el programa. Es recomendable un disefi.o modular con los si-guientes bloques o módulos: adq uisición, procesa miento, anál isis, presentación.En cada mód ulo:subd i vidir cada problema en problemas más si m ples, decidir quêdebe transferi r cada módulo ai siguiente, e incorporar protecciones para los casosen que los parámetros de ent rada a un módulo no sean correctos (en particularpara los módulos que interaccionan directamente con el usua rio). Una vez disefiado el programa, los pasos siguientes son babituales en pro-gramación: escribir el programa, ejecutarlo, verificar q ue hace lo que debe, de-puraria, mantenerlo y modificaria (por ejemplo, para ada ptarlo a otra máq uina).Es de gran importancia el documentaria de ma nera que pueda ser a nalizadoy mod ificado fácilmente por personas q ue no bayan participado en su diseõoinicial.

×