10. Diez

1,427 views

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total views
1,427
On SlideShare
0
From Embeds
0
Number of Embeds
3
Actions
Shares
0
Downloads
0
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

10. Diez

  1. 1. Detección y control de errores Transmisión síncrona y asíncrona
  2. 2. Detección y control de errores <ul><li>Durante la transmisión en serie entre dos DTE es común que se altere la información transmitida. </li></ul><ul><li>Por tanto, cuando se transmiten datos entre dos dispositivos por lo regular se toman las medidas necesarias para detectar los posibles errores de transmisión y si se presentan, corregirlos. </li></ul><ul><li>Existen dos funciones para ello: </li></ul><ul><li>Detección de errores. </li></ul><ul><li>Control de errores. </li></ul><ul><li>Existen varios esquemas de control de errores, pero el uso de éstos depende del método de transmisión que se emplee. </li></ul>
  3. 3. Transmisión asíncrona Como cada carácter se trata como una entidad independiente, lo normal es incluir un bit adicional dentro de cada carácter transmitido. Este bit se conoce como bit de paridad.
  4. 4. Transmisión síncrona Para este tipo de transmisión, para determinar los posibles errores, debe considerarse toda la trama. Como el contenido de una trama puede ser grande, se incrementa la probabilidad de que mas de un bit se haya alterado, por lo que se requiere un método de verificación de errores más complejo. Los métodos necesarios pueden ser de diferentes tipos pero en general, el dispositivo transmisor calculará una secuencia de dígitos para la verificación de errores con base en el contenido de la trama que se está transmitiendo y concatenará dicha secuencia al final de la trama.
  5. 5. Durante la transmisión de la trama, el receptor puede recalcular un nuevo conjunto de dígitos para verificación de errores con base en el contenido de lo que recibió y al recibir el carácter o byte de fin de trama, puede comparar dicho conjunto con los dígitos de verificación transmitidos; si no son iguales habrá ocurrido un error.
  6. 6. Detección de errores Durante la transmisión de datos entre dos DTE es común que las señales eléctricas que representan el flujo de bits transmitido sufran cambios debido a ciertas causas. Para asegurar que la información recibida en un DTE tenga una alta probabilidad de ser idéntica a la que envío el DTE transmisor, el receptor debe contar con algún mecanismo que le permita deducir con suficiente probabilidad, cuando la información recibida tiene errores.
  7. 7. <ul><li>Existen dos estrategias para lograr la detección de errores: </li></ul><ul><li>Control de errores hacia delante : Consiste en que cada carácter o trama transmitido contiene información adicional, que permite al receptor no sólo detectar la presencia de errores, sino además determinar el punto exacto donde se encuentran los errores. </li></ul>
  8. 8. <ul><li>Control de errores por retroalimentación : Consiste en que cada carácter o trama incluye sólo la suficiente información adicional para que el receptor pueda saber si se presenta un error, pero sin conocer su ubicación exacta. </li></ul><ul><li>Para ello, se emplea un sistema de retransmisión que solicita el envío de otra copia de la información que se espera esté correcta. </li></ul><ul><li>El control de errores por retroalimentación se divide en dos tipos: </li></ul><ul><li>Las técnicas de detección de errores. </li></ul><ul><li>Los algoritmos de control de retransmisión. </li></ul>
  9. 9. Técnicas <ul><li>Los factores que intervienen en la utilización del tipo de técnica a utilizar para la detección de errores son: </li></ul><ul><li>La tasa de errores de bit (BER- Bit error rate ). </li></ul><ul><li>Tipos de errores (aleatorios o por grupos). </li></ul><ul><li>Las tres técnicas más utilizadas son: </li></ul><ul><li>Paridad. </li></ul><ul><li>Suma de bloque. </li></ul><ul><li>Verificación de redundancia cíclica. </li></ul>
  10. 10. Paridad <ul><li>Es el método de detección de errores más común para transmisión asíncrona y síncrona orientada a caracteres. </li></ul><ul><li>Funcionamiento: </li></ul><ul><li>El transmisor agrega un bit adicional denominado bit de paridad a cada carácter antes de su transmisión. </li></ul><ul><li>El bit de paridad depende de los bits que constituyen el carácter transmitido. </li></ul><ul><li>Al recibir cada carácter, el receptor realiza la misma función con él, y compara el resultado con el bit de paridad recibido. </li></ul>
  11. 11. <ul><li>Si ambas paridades (transmisor y receptor) son iguales, existe mucha probabilidad de que no exista error. </li></ul><ul><li>Se escoge un tipo de paridad homogénea para el sistema, tanto transmisor como receptor pueden emplear ya sea paridad par o impar. </li></ul><ul><li>Paridad par significa que el número total de bits 1 de la palabra completa generada del carácter más el bit de paridad debe ser igual a un valor par. </li></ul><ul><li>Paridad impar significa que el número total de bits 1 de la palabra transmitida debe ser igual a un valor impar. </li></ul><ul><li>La paridad del carácter incluye al mismo bit de paridad. </li></ul>
  12. 12. <ul><li>Generación del bit de paridad </li></ul><ul><li>Para obtener el bit de paridad, se suman todos los bits 1 del código correspondiente al carácter en cuestión, y se escoge el bit de paridad de modo que el número total de bits 1 sea par o impar dependiendo del tipo de paridad escogida. </li></ul>
  13. 13. <ul><li>El método de bit de paridad sólo detecta errores de bit individuales o un número impar de errores. </li></ul>
  14. 14. <ul><li>Los circuitos con que se calcula el bit de paridad en cada carácter consisten en un conjunto de compuertas X-OR. </li></ul><ul><li>La operación consiste en aplicar primero una X-OR al par de bits menos significativos, a continuación se aplica otra X-OR a la salida de la operación anterior y al siguiente bit más significativo y así sucesivamente. </li></ul>
  15. 15. <ul><li>La salida de la última X-OR es el bit de paridad requerido el cual se carga en el registro PISO del transmisor antes de enviar el carácter. </li></ul>
  16. 16. Verificación de suma de bloque Cuando se transmiten bloques de caracteres, es mayor la probabilidad de que un carácter (y por lo tanto un bloque) contenga un error de bit: tasa de errores de bloque. Al estar transmitiendo bloques de caracteres (tramas), podemos lograr una extensión en la capacidad de detección de errores, mediante un conjunto adicional de bits de paridad calculado a partir del bloque completo de caracteres de la trama. El conjunto de elementos de paridad es el siguiente:
  17. 17. <ul><li>Paridad Transversal o de Fila : Consiste en la asignación de un bit de paridad en cada uno de los bytes o caracteres que constituyen la trama, de la misma forma como se realiza para el método de detección de errores de Paridad. </li></ul><ul><li>Paridad Longitudinal o de columna : Consiste en el cálculo de un bit de paridad adicional de acuerdo a la posición que asume cada uno de los bits integrantes dentro del carácter. </li></ul><ul><li>De esta manera, el conjunto resultante de bits de paridad por cada columna, recibe el nombre de carácter de verificación de suma de bloque , ya que cada bit que compone este carácter es obtenido mediante el cálculo de paridad en la posición que asume. </li></ul>
  18. 18. Carácter de Verificación de Bloque (BCC- Block Check Character )
  19. 19. Con la verificación de suma de bloque mejora significativamente la detección de errores de transmisión, pero aún persiste un problema. Si bien, dos errores de bit en un carácter no serán detectados por la verificación de paridad de fila, si serían detectados por la verificación de paridad de columna correspondiente. Esto sólo si no ocurre dos errores de bit en la misma columna simultáneamente.
  20. 20. Verificación de suma de bloque de complemento a uno. <ul><li>Una variante del esquema de Verificación de suma de bloque es utilizando la suma complemento a 1 para la creación del carácter de verificación de la suma de bloque. El principio es el siguiente: </li></ul><ul><li>Los caracteres del bloque por transmitir se tratan como números binarios sin signo y el primer paso consiste en sumarlos mediante aritmética de complemento a 1. </li></ul><ul><li>Luego se invierten todos los dígitos de la suma obtenida. </li></ul><ul><li>El resultado sirve como BCC. </li></ul>
  21. 22. <ul><li>En el receptor: </li></ul><ul><li>Se calcula la suma de complemento a 1 de todos los caracteres del bloque, y si no hay errores, el resultado deberá ser cero. </li></ul>
  22. 23. Verificación de redundancia cíclica Cuando se presentan ráfagas de errores se utilizan este método. Una ráfaga de errores comienza y termina con un bit erróneo, aunque los bits intermedios puedan estar o no alterados. Ráfaga de errores : es el número de bits entre dos bits erróneos sucesivos, comprendidos los dos bits incorrectos, siempre y cuando el último bit erróneo de una ráfaga y el primer bit erróneo de la siguiente ráfaga esté separado por B o más bits correctos, donde B es la longitud de la ráfaga de errores.
  23. 25. <ul><li>Cuando existen ráfagas de errores, la paridad y suma de bloque no constituyen un esquema confiable de detección de errores. </li></ul><ul><li>Para ello es necesario utilizar una alternativa basada en códigos polinomiales . </li></ul><ul><li>Es un esquema de transmisión de tramas. </li></ul><ul><li>Por cada trama transmitida se genera un conjunto único de dígitos de verificación. </li></ul><ul><li>Estos dígitos dependen del contenido de la trama. </li></ul><ul><li>Los dígitos de verificación son añadidos al final de la trama. </li></ul>
  24. 26. <ul><li>El número de bits de verificación por trama se escoge de modo que se ajuste de acuerdo a la cantidad de errores esperados. </li></ul><ul><li>A los dígitos de verificación calculados se les llama: </li></ul><ul><li>Secuencia de Verificación de Trama ( FCS- Frame Check Sequence ). </li></ul><ul><li>Verificación de Redundancia cíclica ( CRC – Cyclic Redundancy Check ). </li></ul>53
  25. 27. El método utilizado en la generación de la FCS/CRC es el que se muestra a continuación. Considere: M(x) : un número de k bits (dividendo-mensaje). G(x) : un polinomio generador de n+1 bits (divisor-generador). R(x): un número de n bits tal que k>n (residuo – CRC)
  26. 28. <ul><li>El método es como sigue: (Transmisión). </li></ul><ul><li>El contenido total de la trama se multiplica por 2 n , donde n es igual al número de dígitos de la FCS. Esto es equivalente a concatenar n ceros a la trama. </li></ul><ul><li>Dividir módulo 2 por el polinomio generador G(x) de tamaño n+1. Equivale a la operación X-OR bit a bit en paralelo. </li></ul><ul><li>El residuo F(x) será la FCS que se transmitirá al final de los dígitos de información. </li></ul>
  27. 29. <ul><li>Para la recepción deberá seguirse el siguiente procedimiento: </li></ul><ul><li>El flujo de bits de llegada M(x).2 n +FCS, se divide entre el mismo polinomio generador G(x) que se empleo en la transmisión. </li></ul><ul><li>Si el residuo generado F(x) es igual con cero, significa que no existirá un error. </li></ul><ul><li>Cualquier valor F(x) ≠ 0 indica un error en la transmisión. </li></ul>
  28. 30. <ul><li>División Módulo 2 </li></ul><ul><li>Se realiza utilizando la operación OR-exclusiva bit a bit en paralelo. </li></ul><ul><li>Es posible hacer la división módulo 2 en cada uno de los residuos parciales, siempre que los dos números tengan la misma longitud, es decir siempre que los bits más significativos sean igual a 1. </li></ul><ul><li>No hay que considerar la magnitud relativa de los dos números. </li></ul><ul><li>El residuo de N bits es la FCS que se añade al final del mensaje original. </li></ul><ul><li>El cociente se desecha. </li></ul>
  29. 31. Transmisión
  30. 32. Recepción
  31. 33. Transmisor
  32. 34. Receptor

×