Your SlideShare is downloading. ×
Libro Circuito
Upcoming SlideShare
Loading in...5
×

Thanks for flagging this SlideShare!

Oops! An error has occurred.

×
Saving this for later? Get the SlideShare app to save on your phone or tablet. Read anywhere, anytime – even offline.
Text the download link to your phone
Standard text messaging rates apply

Libro Circuito

3,531
views

Published on

libro monrris manno

libro monrris manno

Published in: Education

0 Comments
1 Like
Statistics
Notes
  • Be the first to comment

No Downloads
Views
Total Views
3,531
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
376
Comments
0
Likes
1
Embeds 0
No embeds

Report content
Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
No notes for slide

Transcript

  • 1. Contenidolr PREFACIO v lt SISTEMAS INARIOS t-l E Computadores digiialesy sistemas d¡gitales t-z Númerosbinarios 4 t-5 Conversionesentre números based¡ferente de 1-4 Números y hexadecimalesoctales 9 -5 Comolementos I I -6 Códigos b¡nar¡os | 6 y Almacenamiento binarios regislros 23 deI -8 Lógicabinaria 26 -q Circuitosintegrados 3l Referencias 33 Problemas 33 A L G E B R AD E B O O L E C O M P U E R T A S O G I C A S Y L 36 z-l Def¡n¡ciones lógicas 36 2-2 axiomática álgebra Definición del booleana 38 2-3 Teoremas básicos propiedades y del álgebrade Boole 4l 2-4 Funcionesbooleanas 45 2-5 Formas y canónica normalizada 49 2-6 Otrasoperaciones lógicas 55 Compuertas icas digitales 58 lóg 2-8 Familias circuitos de integrados lógicodigitales 62 Referencias 70 Problemas 7l
  • 2. CONTENIDO S I M P L I F I C A C I OD E F U N C I O N E S N DE BOOLE 75 3-1 E l m é t o d od e l m a p a 7 5 , 3-2 Mapas de dos y tres variables 3-3 7Sr/ M a p a d e c u a t r ov a r i a b l e s g O 3-4 X M a p a s d e c i n c o y s e i s v a r i a b l e sx . g 3 3-5 Simplificación e un producto d d e s u m a sy , g 6 3-6 Ejecución on NAND y NOR c Sg 3-7 O t r a se j e c u c i o n e s o n d o s n i v e l e s g 6 c 3-8 Condiciones e NO importa d I 03 3-9 E f m é t o d od e l t a b u l a d o I O s 3 -1 0 Determinación e fosprimeros d 3-11 implicados lOs S e l e c c i ó nd e l o s p r i m e r o s i m p l i c a d o s 3 -1 2 Observaciones oncluyentes | || c | |s Referencias | | s Problemas | | 6 L O GI C A C O MB I N A C I O N A L 120 4-1 fntroducción | 20 4-2 P r o c e d i m i e n t od e d i s e ñ o 4-3 | 2l Sumadores 123 4-4 Sustractores | 27 4-5 C o n v e r s i ó ne n t r e c ó d i g o s 4-6 l30 P r o c e d i m i e n t o d e a n á "s i s if 4-7 | 3g Circuitos AND de muftinive N 4-8 l | 36 Circuitos OR de mu¡t¡n¡vái N 4-E t44 L a s f u n c i o n e so R e x c r u s i v a y de equivarencia r4g Referencias I 54 Problemas I 54 L O GI C A C O MB I N A C I O N A L C O N M S I Y L SI 159 5-1 fn t r o d u c c i ó n I S g 5-2 S u m a d o r p a r a l e l ob i n a r i o5-3 | 60 S u m a d o rd e c i m a l | 6 65-4 C o m p a r a d o rd e m a g n i t u d e s5-5 | 70 Decodificadores | 7 |5-6 Muftiplexores I gl5-7 M e m o r i a d e s o l o l e c t u r a( R O M )5-8 188 A r r e g f o l ó g i c o p r o g r a m a b l e( p L A )5-9 195 Notas concluyentes 20l R e f er e n c i a s 2 0 2 I Problemas 2O3 I
  • 3. CONTENIDO v LOGICA ECUENCIAL S 2086-1 fn t r o d u c c i ó n 2 0 86-2 F l i p - lf o p s 2 l O6-3 D i s p a r od e l o s F l i p - lf o p s ( t r i g g e r i n g ) 2 t 66-4 A n á l i s i sd e l o s c i r c u i t o ss e c u e n c i a l e se m p o r i z a d o s 2 2 4 t6-5 R e d u c c i ó n e e s t a d o sy a s i g n a c i ó n 2 3 1 d6-6 T a b l a sd e e x c i t a c i ó n e l o s F l i p - f l o p s 2 3 7 d6-7 Procedimiento e diseño 240 d6-8 D i s e ñ od e c o n t a d o r e s 2 5 16-9 D i s e ñ od e e c u a c i o n e s e e s t a d o 2 5 5 d R e f er e n c i a s 2 5 9 Problemas 260 R E GS T R O S O N T A D R E S U NI D A DD E M EM OR I A I C O Y 2657-1 lntroducción 2657-2 Registros 2667-3 Registros e desplazamiento 272 d7-4 Contadores e rizado 282 d7-5 C o n t a d o r e ss i n c r ó n i c o s 2 8 67-6 S e c u e n c i ad e t i e m p o 2 9 5 s7-7 L a u n i d a dd e m e m o r i a 3 O O7-8 E j e m p l o sd e m e m o r i a d e a c c e s oa l e a t o r i o 3 0 6 Refe encias 3l 2 r Problemas 3l3 L O GI C A D E T R A S F E E N C I A E R E G S T R O S R D I 3168-1 lntroducción 3 | 68-2 Trasferencia ntre regtstros 3l9 e8-3 M i c r o o p e r a c i o n e s n t m é t i c a s , ó g i c a sy a l desplazamiento 3278-4 P r o p o s i c i o n e c o n di c i o n ae s de control 332 s l8-5 D a t o sb i n a r i o sd e l p u n t o f i j o 3358-6 Sobreca acidad 33I p8-7 D e s p l a z a i e n t o sa r i t m é t i c o s 3 4 1 m8-8 D a t o sd e c i m a l e s 3 4 38-9 D a t o sd e l p u n t o f l o t a n t e 3 4 58 -1 0 D a t o sn o n u m é r i c o s 3 4 88-11 C ó d i g o sd e i n s t r u c c i ó n 3 5 28 -1 2 D i s e ñ od e u n c o m p u t a d o rs e n c i l l o 3 5 7 Referencias 366 Problemas 366
  • 4. --V¡ CONTENIDO9 D I S E Ñ OL O G I C OD E P R O C E S A D O R E S 372 9-1 Introducción 372 9-2 Organización el procesador 373 d 9-3 U n i d a d l ó g i c aa r i t m é t i c a 3 8 2 9-4 D i s e ñ od e u n c i r c u i t oa r i t m é t i c o 3 8 3 9-5 D i s e ñ od e l c i r c u i t ol ó g i c o 3 9 O 9-6 D i s e ñ o d e u n a u n i d a d l ó g i c aa r i t m é t i c a 3 9 3 9-7 Registro de condición 396 9-8 D i s e ñ o d e u n . r e g i s t r od e d e s p l a z a m i e n t o 3 g g 9-9 Unidadprocesadora 4Ol 9-10 D i s e ñ od e l a c u m u l a d o r 4 0 6 Referencias 417 Problemas 41710 D I S E Ñ OD E L O G I C A E C O N T R O L D 423 1 O -1 Introducción 423 1O-2 Organización el control 42G d 10-3 - C o n t r o ld e c o m p o n e n t e s l a m b r a d o s E j e m p l o1 a 431 10-4 C o n t r o ld e m i c r o p r o g r a m a 4 4 1 10-5 C o n t r o ld e l a u n i d a d p r o c e s a d o r a 4 4 7 1O-6 C o n t r o l a b a s e d e c o m p o n e n t e sc o n e c t a d o s - E j e m p l o2 4 5 2 1O-7 C o n t r o ld e l P L A 4 6 1 10-8 S e c u e n c i a d od e l m i c r o p r o g r a m a 4 6 4 r Referencias 471 Problemas 47211 D I S E Ñ OD E C O M P U T A O O R E S 477 1 1 -1 Introducción 477 11-2 Configuración el sistema 478 d 11-3 I n s t r u c c i o n ed e c o m p u t a d o r 4 8 2 s 11-4 Sincronización e tiempo y control 4Sg d 11-5 E j e c u c i ó nd e i n s t r u c c i o n e s 4 g O 11 - 6 D i s e ñ od e l o s r e g i s t r o s e c o m p u t a d o r 4 9 7 d 11-7 D i s e ñ od e l c o n t r o l 5 O 3 11 - 8 Consola el computador Sl2 d Referencias 5l3 Problemas 5l4
  • 5. CONTENIDO vii12 D I S E Ñ OD E L S I S T E M AD E L M I C R O C O M P U T A D O R 518 12-1 lntroducción 5l8 12-2 O r g a n r z a c i ód e l m i c r o c o m p u t a d o r 5 2 1 n 12-3 Organización el microprocesador 526 d 12-4 Instruccioney modos de direccionamiento 534 s 12-5 P i l a , s u b r u t i n a se i n t e r r u p c i ó n 5 4 3 12-6 Organización e la memoria 554 d 12-7 Interconexión e entrada-salida 559 d 12-8 A c c e s od i r e c t o d e m e m o r i a 5 6 9 Referencias 574 Problemas 57513 C I R C U I T O SN T E G R A D O S I G I T A L E S I D 579 13 - 1 Introducción 579 13-2 C a r a c t e r í s t i c ad e l t r a n s i s t o rb i p o l a r 5 8 1 s 13-3 C i r c u i t o sR T L y D T L 5 8 5 13-4 L ó g i c ad e i n y e c c i ó ni n t e g r a d a ( l z L ) 5 8 9 13-5 Lógica de transistor-transistor (TTL) 591 13-6 L ó g i c ad e e m i s o r a c o p l a d o (ECL) 600 13-7 Semiconductor e óxido de metal (MOS) 604 d 13-8 M O S c o m p l e m e n t a d o( C M O S ) 6 0 8 Referencias 6lO Problemas 6l O A P E N D I C E : R e s p u e s t a s p r o b l e m a ss e l e c c i o n a d o s a 613 INDICE 625
  • 6. Prefacio La lógica digital trata de la interconexión entre componentes digitales y módulos y en un término usado para denotar el diseño y análisis de los sistemas digitales. EI ejemplo más conocido de un sistema digital es un computador digital para propósito general. Este libro presenta los concep- tos básicos usados en el diseño y análisis de los sistemas digitales e intro- duce los principios de la organízacíón del computador digital y su diseño. Presenta varios métodos y técnicas adecuados para una variedad de apli- caciones de diseño del sistema digital. Cubre todos los aspectos del siste- ma digital desde los circuitos de compuertas electrónicas hasta la estruc-tura compleja de un sistema de microcomputador. Los Capítulos t hasta 6 presentan técnicas de diseño de lógica de dise-ño desde el punto de vista clósico. El álgebra de Boole y las tablas de ver-d a d s e u s a n p a r a e l a n á l i s i s y d i s e ñ o d e l o s c i r c u i t o s c o m b i n a c i o n a l e sy l a stécnicas de transición de estado para el análisis y diseño de los circuitossecuenciales. Los Capítulos 7 hasta el 12 presentan métodos de diseño desistemas digitales desde el punto de vista de trasferencia entre registros.EI sistema digital se descompone en subunidades de regirqtrosy el sistemase especifica con una Iista de proposiciones de trasferencia entre registrosque describen las trasferencias operacionales de la información almacena-da en los registros. El método de trasferencia entre registros se usa paraei análisis y diseño de las unidades del procesador, unidades de control,un procesador central de computador y para describir las operaciones in-ternas de microprocesadores y microcomputadores. El Capítulo 13 tratade la electrónica de los circuitos digitales y presenta las familias lógicasdigitales más comunes a base de circuitos integrados. Los componentes usados para construir sistemas digitales se fabricanen la forma de circuitos integrados. Los circuitos integrados contienenuna gran cantidad de circuitos digitales interconectados dentro de unapequeña pastilla. Los dispositivos (MSI) de integración a mediana escalaconforman funciones digitales y los dispositivos (LSI) de integración agran escala conforman módulos de computador completos. Es muy impor- ante para el diseñador lógico, familiarizarse con los diferentes componen- viii
  • 7. X PREFACIO ix tes digitales encontrados en la forma de circuitos integrados. Por esta razón muchos circuitos MSI y LSI se introducen a lo largo del libro y se explican completamente sus familias lógicas.El uso de circuitos integrados en el diseño de sistemas digitales se ilustra por medio de ejemplosen el texto y en los problemasal final de los capítulos. Este Iibro fue planeado originalmente como una segundaedición del diseñn lógico de computadores, del autor (Prentice-Hall, rg72). Debido a la gran cantidad de material nuevo y a las revisionesextensasque se han llevado a cabo, parecemás apropiadoadoptar un nuevo título para el texto presente. Alrededor de un tercio del texto es material que apareceen el Iibro anterior. Las otras dos terceraspartes constituyen información nue- va o revisada. Los factores fundamentalespara las revisionesy adiciones surgen de las desarrolladasen la tecnologíaelectrónica digital. Se da un gran énfasis a los circuitos MSI y LSI y a los métodosde diseño que usan circuitos integrados.El libro cubre varios componentes LSI de la variedad de grupo de bits y microcomputador.Presentaaplicacionesde Ia meryroria de sólo lectura (RoM) y del arreglo lógico programable(PLA). sin embar- go, los adelantos posterioresen el método de diseño de trasferenciaentre registros,demandauna nueva redacciónde la segundaparte del libro. El capítulo 1 presentavarios sistemasbinarios adecuados para repre- sentar información en componentes digitales. El sistema de númerosbina- rios se explica y se ilustran los códigosbinarios para demostrar la repre- sentación de la información decimal y alfanumérica. La lógica binariá se introduce desde un punto de vista intuitivo antes de proceder con una definición formal del álgebrade Boole. Los postuladosbásicosy teoremasdel álgebra de Boole se encuentran en el Capítulo 2. Se enfatiza la correlaciónentre las expresiones Boole de y sus compuertas de interconecciónequivalentes.Todas Ias operaciones Iógicasposiblespara dos variables se investigan y a partir de elló se dedu- cen las compuertasdigitales disponiblesen Ia forma de circuitos integra- dos se presentanal comienzode este capítulo, pero se deja para la última parte del capítulo el análisis más detallado para describir Ia construcción interna de las compuertas. . rll capítulo 3 presentael mapa y los métodosde tabulado para simpli-ficar las funciones de Boole. El método del mapa se usa para simplificarcircuitos digitales construidoscon AND, OR, NAND, NOR, y compuertaslógicas alambradas. Los diferentes procesosde simplificación se sumari- zan en forma de tabla para una referenciafácil. Los procedimientosde diseño y análisis de los circuitos combinacio-nales se presentan en el Capítulo 4. Algunos componentes básicosusadosen el diseño de sistemas digitales,-tales como sumadoresy convertidoresde código son introducidos como ejemplosde análisis y diseño. El capítuloinvestiga configuracionesposibles usando circuitos combinacionalesdemultinivel NAND y NOR. El capítulo 5 versa sobre los componentes MSI y LSI de lógica combi-nacional. A menudo se explican funcionestales como sumadorei paralelos, ydecodificadores multiplexores, y se ilustra con ejemplossu uso en el di-seño de circuitos combinacionales. memoria de sólo lectura (RoM) y el Laarreglo lógico programable(PLA) son introducidos y se demuestrasu uti-lidad en el diseñode circuitos combinacionales complejos. 4^^idE f, .Á
  • 8. -/- PREFACIO El Capítulo 6 esboza varios métodos para el diseño y análisis de los circuitos secuenciales temporizados. El capítulo comienza presentando varios tipos de flip-flops y la forma como ellos son disparados. El diagrama de estado, tabla de estado, y las ecuaciones de estado se presentan como herramientas convenientes para analizar los circuitos secuenciales. Los métodos de diseño presentados, trasforman el circuito secuencial a un grupo de funciones de Boole que especifican la entrada lógica a los flip-flops del circuito. Las funciones de entrada de Boole se derivan de la tabla de excitación y se simplifican por medio de mapas. En el Capítulo 7, se presentan una variedad de registros, registros de desplazamiento y contadores similares a aquéllos disponibles en la forma de circuitos integrados. Se explica la operación de la memoria de acceso aleatorio (RAM). Las funciones digitales introducidas en este capítulo son los bloques de construcción básicos a partir de los cuales se pueden construir sistemas digitales más complejos. El papítulo 8 introduce un método de trasferencia entre registros para describir los sistemas digitales. Este muestra cómo expresar en forma simbólica la secuencia de operación entre los registros de un sistema digi- tal. Se definen símbolos para trasferencia entre registros, microoperacio- nes aritméticas, lógicas y de desplazamiento. Se cubren en detalle los dife- rentes tipos de datos almacenados en los registros de los computadores. Se usan algunos ejemplos típicos para mostrar cómo se presentan las ins- trucciones de computador en forma binaria codificada y cómo las operacio- nes especificadas por instrucciones pueden ser expresadas con proposi- ciones de trasferencia entre registros. El capítulo concluye con el diseño de un computador muy sencillo para demostrar el método de trasferencia entre registros del diseño de sistemas digitales. El Capítulo 9 tiene que ver con la unidad procesadora de los computa- dores digitales. Se discuten alternativas para organizar una unidad pro- cesadora con buses y memorias tapón (Scratchpad memory). Se presenta una unidad lógica, aritmética típica (ALU) y se desarrolla para el diseño de cualquier otra configuración de ALU. Se presentan también otros com- ponentes encontrados comúnmente en los procesadores, tales como regis- tros de condición y desplazamiento. Se comienza el diseño de un registro acumulador para propósitos generales, comenzando a partir de un grupo de operaciones de trasferencia entre registros y culminando con un dia- grama lógico. En el Capítulo 10 se introducen cuatro métodos de diseño de lógica de control. Dos de los métodos constituyen un control alambrado con circuito impreso. Los otros dos introducen el concepto de la microprogramación y cómo diseñar un controlador con un arreglo lógico programable (PLA). Los cuatro métodos son demostrados por medio de ejemplos que muestran el d,esarrollo de algoritmos de diseño y el procedimiento para obtener los cir- cuitos de control del sistema. La última sección introduce un secuenciador de microprograma LSI y muestra cómo se puede usar en el diseño de una unidad de control de microprograma. El Capítulo 11 está dedicado al diseño de un computador digital pe- queño. Los registros en el computador son definidos y se especifica el con- junto de instrucciones del computador. La descripción del computador se I
  • 9. PREFACIO xi formaliza con las proposicionesde trasferencia entre registros que especi- fican las microoperacionesentre los registros, lo mismo que las funciones de control que inician esas microoperaciones.Se muestra entonces que el conjunto de microoperacionespuede usarse para diseñar Ia parte procesa- dora de datos del computador. Las funciones de control en la lista de pro-posiciones de trasferencia entre registros, suministran la información parael diseño de la unidad de control. La unidad de control para el computadorse diseña por medio de tres métodos diferentes: el control alambrado concircuito impreso,el control PLA y el control del microprograma. El Capítulo 12 es enfocado sobre varios componentesLSI para formarun sistema de microcomputador.La organización de un microprocesadortípico se describey explica su organizacióninterna. Un conjunto típico deinstruccionespara el microprocesador,se presentay se explican varios mo-dos de direccionamiento.La operaciónde una pila y el manipuleo de lassubrutinas e interrupciones,se cubre desdeel punto de vista de los mate-riales. El capítulo ilustra también la conexión de las pastillas de memoria yal sistema de bus del microprocesador la operaciónde varias unidadesde interconexión que se comunican con dispositivos de entrada y salida. Concluye con una descripción del modo de trasferenciade accesodirectoa Ia memoria. El Capítulo 13 detalla los circuitos electrónicosde la compuertabásicaen siete familias lógicas de circuitos integrados.Este capítulo final debeser considerado como un apéndice,puede ser omitido si se desea.El Capí-tulo 13 asume un. conocimientoprevio de electrónica básica, pero no hayun prerrequisito específicopara el resto del libro. Cada capítulo incluye un grupo de problemasy una lista de referencias.Las respuestas los problemasseleccionados a aparecenen el apéndiceparasuministrar una ayuda al estudiante y para ayudar al lector independien-te. Un manual de solucionesse suministra para el instructor por partedel publicista. El libro es adecuado para un curso en lógica digital y diseñode courpu-tadores en un departamento de ingeniería eléctrica o de computadores.Se puede usar también en un departamentode ciencia de computadorespara un curso en organizaciónde computador.Las partes del libro puedenusarsede va¡ias formas: (1) Como un primer curso en lógica digital o cir-cuitos de conmutación al cubrir los Capítulos t hasta el 7 y posiblementeel Capítulo 13. (2) Como un segundocurso, en lógica de computadordigitalcon un prerrequisitode un curso en circuitos de conmutaciónbásicos,ba-sadoen los Capítulos3 y 7 hasta el 12. (3) Como una introducción a la con-figuración con materiales de los microprocesadores microcomputadores yal cubrir los Capítulos8 hasta el 12. En conclusión,me gustaria explicar la filosofia fundamental del mate-rial presentado este libro. El método clásico ha sido predominanteen el enpasadopara describir las operaciones los circuitos digitales. Con el ad- devenimiento de los circuitos integradosy especialmente la introducción dede los componentesLSI del microcomputador,el método clásico pareceestar bastante lejos de las aplicaciones prácticas.Aunque el método clásicopara describir sistemas digitales complejos no es directamente aplicable,el conceptobásicode álgebrade Boole, lógica combinacionaly procedimien- -4 ?,s
  • 10. --:7 PREFACIO to de lógica secuencial, son todavía importantes para comprender Ia cons- trucción interna de muchas funciones digitales. Por otra parte, el método de trasferencia entre registros, presenta una mejor representación para describir las operaciones entre los dife¡entes módulos en los sistemas digitales. Este versa de la trasferencia de cadenas de bits en paralelo y puede ser considerado como de un nivel mayor en la jerarquía de la repre- sentación del sistema digital. La transición del método clásico al de tras- ferencia entre registros, se hace en este libro por medio de las funciones MSI de circuitos integrados. Los Capítulos 5 y 7 cubren muchas funciones digitales que están disponibles en circuitos integrados. Su operación se explica en términos de conpuertas y flip-flops que conforman el circuito digital particular. Cada circuito MSI se considera como una unidad fun- cional que realiza una función particular. Esta operación se describeen el método de rotación de trasferencia entre registros. Así, el análisis y dise- ño de registros y otras funciones digitales se hace por medio del método clásico, pero el uso de esas funciones al describir Ias operaciones de un sis- tema digital, se especifica por medio de proposiciones de trasferencia entre registros. EI método de trasferencia entre registros se usa para definir las instrucciones de computador, para expresar las operaciones digitales en forma concisa, para demostrar la organización de los computadores digita- les y para especificar los componentes de los materiales para el diseño de sistemas digitales. D e s e o e x p r e s a r m i s a g r a d e c i m i e n t o sa l D r . J o h n L . F i k e p o r r e v i s a r e l manuscrito original y al Profesor Víctor Payse por indicar correcciones durante la enseñanzadel curso al usar el manuscrito. La mayor parte del trabajo de mecanografia fue hecho por Mrs. Lucy Albert y su hábil ayuda es apreciada grandemente. Mis mayores agradecimientos los doy a mi se- ñora por ias sugerencias que ella hizo al mejorar la facilidad de lectura del libro y por su ánimo y apoyo durante la preparación de éste. M. Mor.nls M¡No
  • 11. Sistemas bi nar ros ffi1 - 1 C O M P U T A D O R E SG I T A L E S DI Y S I S T E M ¡ SO I C I T A L E SLos computadores digitales han hecho posible muchos avances científi-cos, industriales y comerciáIes que no se hubiesenpodido lograr por otrosmedios. Nuestro programaespacialhubiesesido imposiblesin la vigilanciacontinua de tiempo real del computador y muchas empresas de negociosfuncionan eficientemente sólo con la ayuda del procesamientoautomáticode datos. Los computadores se usan para cálculos científicos, procesa-mientos de datos comerciales y de negocios, control de tráfico aéreo, di-rección espacial, campo educacionaly en muchas otras áreas La propie-dad más impactante de un computador es su generalidad.Puede seguiruna serie de instrucciones, llamadas programa, que operan con datos da-dos. El usuario puede determinar y cambiar los programas y datos deacuerdo a una necesidadespecífica.Como resultado de esta flexibilidad,los computadoresdigitales de uso general pueden realizar una serie detareas de procesamiento información de amplia variedad. de El computador digital de uso general es el ejemplo más conocido desistema digital. Otros ejemplos incluyen conmutadorestelefónicos, vol-tímetros digitales, contadores de frecuencia, máquinas calculadoras,yrnáquinasteletipos. Típico de un sistema digital es su manejo de elemen- tos discretos de información. Tales elementos discretos pueden ser im-pulsos eléctricos, Ios dígitos decimales,las letras de un alfabeto, las ope-racionesaritméticas, los símbolosde puntuación o cualquier otro conjuntode símbolos significativos. La yuxtaposición de elementos discretos deinformación representanuna cantidad de información. Por ejemplo, lasletras d, o y g forman la palabra dog. Los dígitos 237 forman un númeroDe la misma manera una secuencia de elementos discretos forman unlenguaje,es decir una disciplina que con lleva información. Los primeroscomputadoresfueron usados principalmente para cálculos numéricos, eneste caso los elementos discretos usados son los dígitos. De esta aplica-ción ha surgido el término computador digital. Un nombre más adecuadopara un computador digital podría ser "sistema de procesamiento deinformación discreta".
  • 12. SISTEMAS INARIOS B CAP, 1 Los elementos discretos de información se representan en un sistema digital por cantidades físicas llamadas señnles. Las señales eléctricas tales como voltajes y corrientes son las más comunes. Las señales en los sistemas digitales electrónicos de la actualidad tienen solamente dos válores discretos y se les llama binarios. El diseñador de sistemas digi- tales está restringido al uso de señalesbinarias debido a la baja confia- bilidad de los circuitos electrónicosde muchos valores. En otras palabras puede ser diseñado un circuito con diez estadosque use un valor de volta- je discreto.para cada estado, pero que tenga pocq confiabilidad de opera- ción. En contraste,un circuito de transistor que puedeestar en conducción o corte tiene dos valores de señales posibles y puede ser construido para sér extrerradamente confiable. Debido a la restricción fisica de los compo- nentesy a que la lógica humana tiende a ser binaria, los sistemasdigitales que estén restringidos a usar valores discretos, lo estarán para usar valo- res binarios. Las cantidades discretas de información podrían desprendersede la naturaleza del procesoo podrían ser cuantificadas a propósito de un proceso continuo. Por ejemplo, un programa de pago es un procesodiscreto inheren- te que contiene nombres de empleados, números de seguro social, sala¡ios semanales,impuestos de renta, etc. El cheque de pago de un empleado, se p¡ocesausando valores discretos, tales como las letras de un alfabeto (nom- bres), dígitos (salarios) y símbolosespecialestales como g. Por otra parte, un científico investigador podrla observar un procesocontinuo pero anotar sola- mente cantidades específicasen forma tabular. El científico estará cuanti- ficando sus datos continuos. Cada número en su tabla constituye un elemen- to discreto de información. Muchos sistemas fisicos pueden ser descritos matemáticamente por medio de ecuaciones diferenciales cuyas soluciones, como funciones de tiempo, darán un comportarñientomatemático del proceso.lJn computa- dor análogo realiza una sirnulación directa de un sistema fisico. Cada sección del computador es el análogo de alguna parte específica del pro- ceso sometido a estudio. Las variables en el computador análogo están representadaspor señales continuas que varían con el tiempo y que por lo general son voltajes eléctricos. Las señalesvariables son-consiáeraáas análogas con aquellas del procesoy se comportan de la misma manera. De esta forma, las mediciones de voltajes análogos pueden ser sustituidospor variables del proceso.El término señnl anéloga se sustituye por serialcontinua debido a que un "computador análogo" se ha convertido signi-ficativamente en un computador que maneja variables continuas. Para simular un proceso físico en un computador digital, deben sercuantificadas las cantidades. Una vez que las variables del procesoseanrepresentadas por señales continuas de tiempo real, estas últimas seráncuantificadas por un aparato de conversión de análogo a digital. un sis-tema fisico, cuyo compartamiento se exprese por medio de ecuacionesmatemáticas, se simula en un computador digital con base en métodosnuméricos. Cuando el problema que va a ser procesado inherentemente esdiscreto, como en el caso de aplicacionescomerciales, computadordigi- eltal manipula las variables en su forma natural.
  • 13. Procesador o unidad aritmética Almacenador o unidad de memoria Dispositivos Dispositivos de entrada de salida y control y control de de digital Figura l-1 Diagrama bloque un computador Un diagrama de bloque del computador digital se muestra en Ia Fi-gura.1-1. Lá unidad de memoria almacena los programasde la misma for--" q,r" los datos de entrada, salida e intermedios. La unidad de procesorealiza tareas aritméticas y de procesamiento de datos según sea especi-ficado por el programa. La unidad de control supervisa el flujo de infor-mación entre las diferentesunidades. Dicha unidad recupera las instruc-ciones una a una del programa acumulado en la memoria. Para cadainstrucción, ella informa al procesador a fin de ejecutar la operación es-pecífica de la instrucción. Tanto el programa como los datos se almacenanen la memoria. La unidad de control supervisael programa de instruccio-nes, y el procesador manipula los datos de acuerdo a las especificacionesdel programa. El programa y los datos preparados por el usuario son trasferidos ala unidád de la memoria mediante un elemento de entrada tal como unalectora de tarjetas perforada o una teleimpresora. Un elemento de salidatal como un impresor recibe el resultado de los cálculos y le presenta alusuario los resultados impresos. Los elementos de entrada y salida sonsistemas digitales especiales manejables por partes electromecánicas ycontroladaspor circuitos electrónicosdigitales. Una calóuladora electrónica es un sistema digital similar al compu-tador digital que tiene como elemento de entrada el teclado y como ele-mento de salida una pantalla numérica. Las instrucciones son trasfe-ribles a la calculadora por medio de las teclas de función tales como elmás y el menos. Los datos se introducen mediante las teclas numéricasy los resultados se muestran por pantalla en forma de números. Algunastalculadoras tienen algo de parecido a las computadoras digitales ya quetienen forma de imprimir y además facilidad de programación
  • 14. - 4 STSTEMAS |NARTOS B CAp. l Un computador digital es sin em,bargo,.un aparato una calculadora; puede usar muchos.otros"disposiíivÁ más poderosoque puede realizar nó solament" áe entraü y salida, a¡itméticos y operacioneslóeicas sino que puede ser "et"rlo. tomar para .programado ciones internas y externas. decisioíes basadasen cJndi_ un computador digital es una interconexión Para poder óomprender"¡" opl.""ioi de módulos digitales. de cada má-"ü digital es necesario tener lbs conocimientosbásicos de los."rst"-* áigül!, , a" su compor- tamiento. La primera mitad ae este.ribro versa ,iúr" ,r.t"mas digitales en general proporcionandolos conocimiento" La segundamitad del libro trata puru su diseño., """".iio. sob¡e ros direil.,tes -"oauto* de un putador digital su operacióny com_ ,u diseRo. les de la unidad de memoria só explican r,m "".""t"rísticas operaciona_ en el y diseño de la unidad de proceso .Jir"tu" .capíturo T. La organización para diseñar la unidad de cont¡ol -en el capítulo g. varios métodos de n computa t;r-ffi r"ffi;#rueño p.*.,iü sslnrroduc; ;;;ió;píruro 3 u dái;ü 10. La orga_ :i":f lr?,i,T 1T se un procesadorcombinado con la unidad de control nente llamado uní.dad.centrar pri"ro d" .formaun compo- o cpu. ú" ciri-, encapsulado una pastilla de circuito integradá en ,e deo- i"; ;;;r;;ror"rodor. La dad de memoria, de ra mism; i;;;q;;i;ñ;;;"".ltror, uni_ nexión entre el microprocesgao-f la interco_ io* elementosde éntrada y sarida, ser encapsulada dentio de ra pÁtiit" puede -de a"f -i"i";;";;;il, o puede encon_ trarse en pastilras pequeñas circuitos integrados. un cpu nado con uu -u.noiia y un combi_ ¿" i.,ter.o.r?¡ár,- ro.-".¿ un compu_ tador de tamaño nequeñóa"ro-in"ao "o"t.át- m i c ro-c pui o-ii r." dispon ridad om ru ibi de los aer -ic.o"o-ii,"r.ao" "omo.t"ttie" de diseño de los sistemas aigitái"i-permitiendo h; ;;;;ñ"i"r,^"ao t" tecnología de c¡ear estructuras que antes al diseñador la libertad eran antieconómicas.Los diferentes ponentesde un sistema de com_ microcomputador,r;;;;;;;i"., .., el capítulo Ya se ha mencionadoel hecho de que elementosdiscretosde informa;i¿;; un computadordigital manipula que estos eÉmentos se p¡esentan fo¡ma binaria. Los operando., .r.ldou en sados en el sistema áe n.i*"io.-üI""rio.. ros "¿r."l"r-p"eden ser expre_ - .en cluidos los dígitos_ o;;-;;;;"íL. aiscretos, in_ ,deci*"1"., r"- ,u!.u.".rru con códigos binarios. Er procesamiento datos se lleva de a cabo por medio ¿e los álementos binarios, usando señales¡irra.ias. lógicos iL- catidades se acumulan en los mentos de almacenamientobinario. ele_ u.propo.itá"¿1".i..apítulo es el de introducir ros diferent_esconceptos para un posterior estudio de los bi;uñr- ;;;; ^"*^" de referencia ;;".; capítulos .".t""i"r. 1-2 N U M E R O SB I N A R I O S un número decimal tal como T3g2 .;;; representauna cantidad igual dades de mil, más 3 center,as, a T uni- ;;"""nas, más 2 unidades.Las unida_ des de mil, las centenas,etc.,^sonpoJencias de 10 implícitamente indica- de roscoeficienies. .", ;á-;;;ctos, ?3e2 para puede 3r"g;,#rrosición
  • 15. s E c .1 - 2 NUMEROS INARIOS B 5 7 x 103 3 x 102+ 9 x l0r + 2 x l0o +Sin embargo, Io tonvencional es escribir solamente los coeficientesy apartirde su posición deducir las potencias necesariasde 10. En general,ün número con punto decimal puede ser representado por una serie decoeficientes la siguiente de manera: A y A 4 A 3 A 2 A P O ,A - 1 Q - 2 Q - 3 L o s c o e f i c i e n t ea ¡ s o n u n o d e I o s d i e z d í g i t o s( 0 , l , 2 , . . . , 9 ) y e l s u s c r i t o s.l da el lugar y poi tanto el valor de la potencia de 10 por el cual debe ser multiplicado el coeficiente. 1054, l}aao* lda3 * 102a2*lOra,* l00ao* l0-ra-, + +10-2a-2+ l0-3a-,Se dice que el sistema de númerosdecimalestiene la baseo raíz I0 debidoa que ,r.á di., dígitos y que los coeficientesson multiplicados por poten-cias de 10. El sislema binarío es un sistema numérico diferente. Los coe-ficientes del sistema de números binarios tienen dos valores posibles:Ó y 1. cada coeficienteo, se multiplica por 2. Por ejemplo, el equiva-lente decimal del númerobinario 11010,11 26,75como se demuestrade esla multiplicación de los coeficientespor potenciasde 2. I x 2 4 + I x 2 3+ 0 x 2 2 + I x 2 r + 0 x 2 0+ | x 2 - l +lx2-2:26,75 En general,un número expresado un sistema de base r tiene coeficien- en tes multiplicados por potenciasde r: enrn + an-tfn-l + * azr2+ atr* a¡ *a-t. r-t + a-r r-2 + + Q-^ r-^ Los coeficientes o, varían en valor entre 0 y r-1. Para distinguir los números de bases- diferentes, se encierran los coeficientes entre parén- tesis y se escribe un suscrito igual a la base usada (con excepción en algunós casos de los números decimales en los cuales su contenido hace obvio que se trate de un decimal). Un ejemplo de un número de base 5 será: ( 4 0 2 1 , 2 ) :s 4 x 5 3 + 0 x 5 2 + 2 x 5 t + I x 5 0 + 2 x 5 - r : ( 5 1 1 , 4 ) 1 0 Nótese que los valores para coeficientes de base 5 pueden solamente ser 0 , 7 , 2 , 3 y 4 . Es cbstumbre presentar los r dígitos necesarios para los coeficientes del sistema decimal en caso de que la base del número sea menor qge 10 Las letras del alfabeto se usan para completar los diez dígitos decimales cuando la base del número sea mayor que 10. Por ejemplo, en el sistema de números hexadecimal (base 16) se presentan los primeros diez dígitos del sistema decimal. Las letras A, B; C, D, E y F se usan para los dígitos 10,
  • 16. -{ / É SISTEMAS EINARIOSt CAP. 1 1 1 , 1 2 , 1 3 , 14 y 15 respectivamente. Un ejemplo de números hexadecimal será: : (865F)r6 ll x 163 6 x 162 5 x 16 * 15: (46687)rc + + Los primeros 16 números en los sistemas decimal, binario, octal y hexa- decimalse listan en la Tabla 1-1. Las operacionesaritméticas con números en base r siguen las mis- mas reglas que los números decimales. Cuando se usa ,.ru bu." diferente a la conocida de 10 se debe ser precabidode usar solamente las r dígitos permitidos. A continuación se muestran ejemplos de suma, resta y irul- tiplicación de los nrlmerosbinarios: sumando: l0l l0l minuendo: l0l I0l multiplicando; l0l I s u m a n d o :+ l 0 0 l l l sustraendo:-l00lll multiplicador: xl0l suma: l0l0l00 diferencia: 000110. l0l I 0000 l0l I producto: ll0llt Tabla 1-1 Números con dife¡entes bases Decimal Binario Octal Hexadecimal (base10) (base2) (base 8) (base 16) 00 0000 00 0 0l 0001 0l I 02 00r0 02 2 03 00r r 03 J M 0r00 04 4 05 0l0l 05 5 06 0ll0 06 6 07 0lll 07 7 08 1000 l0 8 09 l00l ll 9 l0 r0l0 t2 A ll l 0 lI IJ B t2 I 100 l4 C l3 Il0l l5 D t4 lll0 ló E I5 lllt l7 F La suma de dos números binarios se carcuia mediante las mismas reglas que en decimalescon la diferencia de que los dígitos de la suma en cualquier posición significativa pueden ser 0 ó 1. cuaiquie¡ ..lleva" obte_ nida en una posición significativa tlada, se usa por el par de dígitos en la posición significativa superior. La resta es un poco más com"plicada,
  • 17. S E C .1 - 3 C O N V E R S I O N E ST R E U M E R O D E B A S E I F E R E N T E 7 EN N S Dsus reglas son las mismas que en el caso del sistema decimal excepto quela "lleva" en una posición significativa dada agrega 2 al dígito del mi-nuendo. (Una lleva en el sistema decimal agrega 10 al dígito del minuen-do). La multiplicación es muy simple. Los dígitos del multiplicador sonsiempre 1 ó 0. Por tanto, los productos parciales son iguales al multipli-cando o a 0.1 - 3 C O N V E R S I O N E S T R E U M É R O S E B A S ED I F E R E N T E EN N DUn número binario puede ser convertido a decimal formando la suma delas potencias de base 2 de aquellos coeficientes cuyo valor sea 1. Por ejem-plo: ( 1 0 1 0 , 0 1 l ) z : 2 3+ 2 t + 2 - 2 + 2 - 3 : (10,375)r0El número binario tiene cuatro unos yel decimal equivalente se deducede la suma de cuatro potencias de 2. Similarmente, un número expresadoen base r puede ser convertido a su equivalente decimal multiplicandocada coeficiente con su correspondiente potencia de r y sumando. El si-guiente es un ejemplo de conversión de un sistema octal a decimal: (630,4)8: 6 x 82 + 3 x 8 + 4 x 8- : (408,5)¡q La conversión de decimal a binario o cualquier otro sistema de base res más conveniente si el número se separa en parte entero y parte fraccionario para hacer la conversión de cada parte separadamente. La conver-sión de un entero de sistema decimal o binario se explica de mejor maneraen el siguiente ejemplo: EJEMPLO f -1. Convertir el decimal 41 a binario. Primero, 41 se divide por 2 para dar un cocienteentero de 20 y un residuo de i. El cocientese divide a su turno por 2 para producir un co- ciente nuevd con su residuo. Se continua así el procesohasta que el cociente entero se convierte en cero. Los coeficíenúes los de números binarios deseados obtienen de los residuos de Ia si- se guiente manera: Cocíente entero residuo ,o"ürr!!: T: ,O I do: I , += ro at=0 -l = 0 az: 0 2- I + 4l: ;:2 2 id
  • 18. ?i SISTEMAS BINARIOS CAP. 1 cocLente entero residuo coefíciente 2 -: dq:0 2 I _: ds: I 2 r e s p u e s t a : ( 4 1 ) r o: ( a r a . a s a z a t a o ) , : ( 1 0 1 0 0 1 ) , El proceso aritmético puede llevarse a cabo en forma más con- veniente, de Ia siguiente manera: entero residuo 4l 20 I l0 0 5 0 ? I I 0 0 I l0l00l : respuesta La conversión de enteros decimales a cualquier sistema de base r es similar al ejemplo anterior con la diferencia de que la división se hace por r en vez d,e 2. EJEMPLO l-2: Convertir el decimal 153 a octal. La base requerida es 8. Primero se divide 153 por 8 para dar un cociente entero de 19 y un residuo de 1. Luego se divide 19 por 8 para dar . ,n cociente entero de 2 y un residuo de 3. Finalménte, ," diuidu 2 por 8 para dar un cociente de 0 y un residuo de 2. Este proceso puede hacerse convenientemente de la siguiente manera: 153 l9 I 2 3 0 2L :1zl¡, La conversión de una fracción decimal o binaria se lleva a cabo por un método similar al usado para enteros..Empero, se usa Ia multiplicación en vez de Ia división y se acumulan los enteros en vez de los residuos. El método se explica más claramente a continuación: EJEMPLO f-3.. Convertir (0,6875),0 a binario. Primero se m u l t i p l i c a 0 , 6 8 7 5p o r 2 p a r a d a r u n e n t e r o y u n a f r a c c i ó n . L a n u e - va fracción se multiplica por 2 para dar un número entero y una nueva fracción. Este proceso se continúa hasta que la fracción se convierta en 0 o hasta que el número de dígitos tenga la sufi- ciente precisión. Los coeficientes del número binario se obtienen de los enteros de la sizuiente manera:
  • 19. entero fr"::r"! ,oolrr::!t, 0,6875x2: I + 0,3750 ¿-r = I 0,3750x2: 0 + 0,7500 a-z=0 0 , 7 5 0 0 x2 : I + 0,5000 a -t: I 0,5000x2: I + 0,0000 a _c: I - : (0l0ll)2 respuestl: (0,6875)r0 (0,a-P -2a -3a-4)2 Para convertir una fracción decimal a un número expresadoen baser, se usa un procedimiento similar: se multiplica por r en vez de 2 y loscoeficientesencontradosde los enteros varían entre valores desde 0 has-tar-1 envezde0yl. EJEMPLO f -4. Convertir (0,513)roa octal 0,513 8: 4,104 X 0 , i 0 4x 8 : 0 , 8 3 2 0,832 8: 6,656 X 0,656 8: 5,248 x 0,248x 8: 1,984 0,984 8:7,872 x La respuestacon siete cifras significativas se obtiene de la parte entera de los Productos: ( 0 , 5 1 3 ) r:o ( 0 , 4 0 6 5 1 1. ) a La conversiónde números decimales con parte fraccionaria y enterase hace convirtiendo la parte fraccionaria y la entera separadamente yluego combinando las dos respuestas.Usando los resultadosde los Ejem-plos 1-1y 1-3se obtiene: (41,687ro: (101001,1011)2 5)De los Ejemplos 1-2 y l-4, se obtiene: (153,51r0: (231,406517)8 3)1-4 N U M E R O SH E X A D E C I M A L E S O C T A L E S YLa conversiónde binario a octal y hexadecimaly viceversa juega un papelmuy importante n los computadores gitalesComo2-8 y 2a:16, cada e di .dígito octal corresponde tres dígitos binarios y cada dígito hexadecimal aco"..esponde crrui.o dígitos binarios. La conversiónde binario a octal se ulleva á cabo fácilmentehaciendo la partición del número binario en gruposde tres dígitos, cada uno comenzando desdeel punto binario y haciéndolocle izquierda a derecha. El dígito octal correspondiente asigna a cada segrupo, El, siguiente ejemplo es una ilustración del prbcedimiento: I :í¿
  • 20. aa/ IO SISTEMAS INARIOS B CAP. (glgggIIgg pgsgrg J_11 ), : (26153,7406) r 3 2 6 I 5 7 4 0 6 La conversión de binario a hexadecimal es simirar excepto que el número binario se divide en grupos de cuatro dígitos: ( l 0 1 1 0 00 l l 0 l 0 l I ): (2C68,F2),u t_J / I L__J I l__l I! EI 2C 6B F2 El dígito hexadecimal correspondiente para cada grupo de dígitos valores bina- rios es fácilmente recordado después dé estudiar iós ústados en Ia Tabla 1-1. La conversión de octal o hexadecimal a binario se hace por un proce- dimiento inverso al anterior._ cada dígito octal se convierte a un equiva- lente binario de tres dígitos. De la misma manera, cada dígito hexadecimal se convierte a un equivalente binario de cuatro dígitos. Esto se ilustra con ejemplos a continuación: : ( (6i3,r24)8 ¿g J-l_L E_L gE Eg Ig t 673124 (306, ,0 : ( 001I 0000 0l l0 D) I l0l )" ??? ? Los números binarios son dificiles de trabajar ya que necesitan tres o cuatro veces más que su equivalente decimal-. por ejemplo, el _dígitos número binario 111111111111 es equivalente al decimal aOos. Empero, los computadores digitales usan los ñú.nu.o, binarios y uigr.,", veces se hace necesario que el operador humano o usuario se comunique directa- mente con la máquina en términos de números binarios. un eiquema que retiene el sistema binario en el computador pero que ¡educe el número de dígitos que el humano debe considerar, utilüa la relación que hay entre el sistema de números binarios y el sistema hexadecimal u octal. Median_ te este método, el humano piensa en.términos de números octales o hexa- decimalresy hace la conversión por medio de la inspección, cuando se hace necesaria la comunieación directa con la máquina. Así el número binario 1 1 1 1 1 1 1 1 1 1 1 1 t i e n e 1 2 d í g i t o s y s e e x p r e s ae n o c t a l c o m o 7 7 7 7 ( . " u i . o dígitos) o en hexadecimal como FFF (lres dígitos). Durante la comuni- cación de 1a gente (relativa a números binarios en el computador), se hace más deseable la representación hexadecimal u octal yá qu" puede ser usada de manera más compacta con una tercera o cuarta parte del número de dígitos necesarios para expresar el número binario equivalente. cuan- do un humano se comu4.icq.col la máquina (a través ae tos interruptores de la consola, las luces indicadoras o por medio de los programas escritos en lenguaje de maquína), la conversión de octal o hexádeiimal a binario y viceversa se hace por inspección de parte del usuario.
  • 21. sEc. 1-5 COMPLEMENTOS I I1-5 COMPLEMENTOSLos complementosse usan en los computadores digitales para simplificarla operaáiónde sustracción y para manipulacioneslógicas.Hay dos clasesde complementospara cada sistema de base r: (1) EI t:omplementode ry (2) ei complemento (r- 1). Cuando se sustituye .! valor de la base deio. áo. tipos reciben los nombres de complementosde 2 y 1 en el uso delos númerosbinarios o complementosde 10 y 9 en el caso de los númerosdecimales. El complemento de /Dado un número positivo .^y base r con parte entera {e n dígitos, se end e f i n ee l c o m p l e m ó n t r d e N c o m or " - N p a r a N l 0 y o O paraN:0 Elsiguiente ejemplo numérico ayudará a comprendermejor Ia situación: El complementode 10 de (52520)16 I05 -52520:47480. es El número de dígitosdel número es n:5. El complemento 10 de (0,3267)1e l-0,3267:0,6733. de es No hay parte entera, por tanto i0 : 10o:1. El complemento 10 de (25,639)ru 102-25,639:74,361 de es El complementode 2 de (101100),es (26)o - (101100)z : (1000000- :010100. 101100): : de es : El complemento 2 de (0,0110), (1- 0,0110)z 0,1010. Por la definición y los ejemplos,es claro que el complementode 10 deun número decimal puede ser formado dejando todos los ceros menos sig-nificativos inalterados, restando el primer número diferente de cero menossignificativo de 10 para luego sustraer el resto de dígitos más significati-vos de 9. El complemento de 2 puede ser formado dejando todos los cerosmenos significativos y el primer dígito diferente de cero sin cambio, paraluego remplazar unos por cerosy cerospor unos en el resto de dígitos massignificat ivos. Un tercer método más sencillo para obtener el complementode r esdado después la definicióndel complemento (r-1)El complemento de dede r de un número existe para cualquier base r (siendo r mayor pero noigual a 1) y puedeser obtenido de la definición que se dará a continuación.Los ejemplos listados aquí usan números con r:10 (decimal) y r:2(binario) debido a que estos son las bases más interesantes.El nombredel complementose relaciona con Ia base del número usado. Por ejemploel complemento (r-1) de un númeroen base 11 se llama complemento ded e 1 0 y a q u er - 1 : 1 0 p a r ar : 1 1 . E l c o m p l e m e n t od e ( r - 1)Dado un número positivo N en base r con una parte entera de n dígitos yuna parte fraccionaria de rn dígitos, se define el complementode (r- 1)de N como rn -r-n -11[. Se dan algunosejemplosa continuación: Áfr
  • 22. --r FfI |2 S I S T E M A SB I N A R I O S CAP. 1I El complemento de 9 de (52520)r0 es (tOt - I-52520):99999-I 52520: 47479. Como no hay parte fraccionaria, entonces10--:100 :1. El complementode 9 de (0,3267),nes (1-tO-+ -0,3267):0,9999- :0.6732. 0.3267 Cqmo no hay parte entera entonces10" : 100: 1. E l c o m p l e m e n t o e 9 d e ( 2 5 , 6 3 9 ) 1e s ( t 0 , - 1 0 - 3 - 2 5 , 6 3 9 ) : 9 9 , 9 9 9 - d e 25.639 :74.360. E l c o m p l e m e n t o e 1 d e ( 1 0 1 1 0 0 ) e s ( 2 6- 1 ) - ( 1 0 1 1 0 0 ) :( 1 1 1 1 1 1 - d 2 101100)2 10011. :0 E l c o m p l e m e n t o e 1 d e ( 0 , 0 1 1 0 )e s ( 1 - Z - + ) r o * ( 1 , 0 1 1 0 ) 2 ( 0 , 1 1 1 1 d 2 : - 0,0110)2 0,1001. : De estos ejemplosse ve que el complementode 9 de un número deci- mal se forma simplemente sustrayendocada dígito de 9. El complemento de 1 de un número binario se expresaen una forma aún más sencilla: los unos se cambian a cerosy los cerosa unos. Como el complementode (r- 1) se puede obtener muy fácilmente el complementode r. De las definiciones y de la comparación de los resultados obtenidos en los ejemplos se des- prende que el complementode r puede ser obtenido del complementode (r- 1) despuésde sumar r-^ al dígito menos significativo. Por ejemplo el complemento de 2 de 10110100 obtiene del complemento de 1 de se 01001011 agregando1 para dar 01001100. Vale la pena mencionar que el complementodel complementodeja al número en su valor original. El complementode r de N es rn - N y el com- plemento de (r" - N) es r" - (r" - N) : N; de la misma manera sucedecon el complementode 1. S u s t r a c c i ó n o n c o m p l e m e n t o sd e r c El método directo de sustracción diseñadoen las escuelas usa el concepto de prestar. En este método se presta un 1 de una posición significativa más alta cuando el dígito del minuendo es más pequeñoque el correspon- diente dígito del sustraendo. Esto parece el método más sencillo usado por la gente al hacer la sustracción con papel y lápí2. Cuando Ia sustrac- ción se gjecuta por medio de los componentesdigitales se.encuentra que este método es menos eficiente que el método que usa complementosy suma de la forma descrita a continuación. La sustracciónde dos númerospositivos (M-N), ambos en base r puede hacersede la siguiente manera: 1. Se suma el minuendoM al complemento r del sustraendo de N. 2. Se inspeccionanlos datos obtenidosen el Paso 1 para una "ileva" final. (a) Si ocurre una "lleva" final. se debe descartar.
  • 23. sEc. 1-5 I3 COMPLEMENTOS (b) Si no ocurre una "lleva" final, se toma el complemento de r del número obtenido en el paso 1 y se coloca un número negativo al frente. Los siguientesejemplosilustran el procedimiento: EJEMPLO I-5. Usando el complemento de 10, sustraer 72532- 3250. M =72532 72s32 N : 03250 + complemento 10 de .lf : 96750 de 96750 lleva final -+ L/OgZgZ respuesta: 69282 EJEMPLO l-6. Sustraer: (3250- 72532)rc. M:03250 03250 N :72532 complemento 10de N :21468 de ninguna lleva respuesta:-69282: - (complementode 10 de 30718) EJEMPLO I-Z Usar pl complemento de 2 para sustraer M - N con los númerosbinarios dados. (a) M: 1010100 l0l0l00 N: 1000100 -r complementode 2 d e N : 0 1 1 1 1 0 0 0llll00 lleva finul--- I 0010000 respuesta: I00[lA (b) M: 1000100 1000100 N: l0l0l00 complementode 2 d e N : 0 1 0 1 1 0 0 nrnguna l l e v a respuesta: - 10000: - (complementode 2 de 1110000)
  • 24. --1 t4 SISTEMAS EINARIOS CAP. 1 La prueba de este procedimiento es: la suma de M al complemento de r de N da (M*r" -N). Para númerosque tienen una parte éntera de l/ dígitos, r" es igual a 1. (Lo que se ha llamado la "lleva" final) en la posición (N+ 1). Como se asume que M y N son positivos,por tanto: (o) (M+r"-N))r, siM)N, o (b) (M+r, -N)(r, siM(N En el caso (a) la respuesta positiva e igual a M - N, y se obtiene direc- es tamente descartando la "lleva" final r" . En el caso (b) la respuestaes negativae igual a - (N-M).Este caso se detectapor la ausenciade la "lleva" final. La respuestase obtiene sacando un segundocomplemento y agregando signo negativo: un -lr - (M + r^- N)] : - (N - M). Sustracción on complemento de (r - c 1) El procedimiento para sustraer con el complementode (r- 1) es exacta- mente el mismo que el usado con el complementode r excepto por una variación llamada la "lleva" final de reinicio mostrada a continuación. La sustracción M-N de dos números positivos en base r pueden calcu- larse de la siguientemanera: 1. Se agregael minuendoM al complemento (r-i) del sustraen- de do N. 2. Se inspeccionael resultado en el Paso 1 y la ..lleva" finai. (a) Si aparece una "lleva" final se agrega1al dígito menossigni- ficativo (lleva final de reinicio). (b) Si no ocurre una "lleva" final, se obtiene el complementode (r- 1) del número obtenido en el Paso 1 y se coloca un signo negativo al frente. La prueba de este procedimientoes muy similar a la del complemento de r dada y se deja al lector como ejercicio. Los siguientesejemplosilus- tran este procedimiento: EJEMPLO I-8. Repetir los Ejemplos 1-5 y 1-6 usando com- plementos de (a) M :72532 72532 N: 03250 complemento de 9 de N :96749 + 96749 /-t@ * lleva final de reinicio [__--, 69282 respuesta: 69282
  • 25. sEc.1-5 COMPLEMENTOS I5 (b) M:03250 03250 N :72532 complemento 9 de N : 27467 de + 27467 ninguna lleva ___Jh07n respuesta: - 69282: - (complementode 9 de 30717) EJEMPLO I-9; Repetir el Ejemplo 1-7 usando el comple- mento de 1. (a) M: l0l0l00 l0l0l00 N: 1000100 complemento de 1 d e 1 { : 0 l l l 0 l l 0lll0ll lleva final de reinicio 000llll I 0010000 respuesta: 10000 (b) M: 1000100 r000100 r/ : l0l0l00 complemento de 1 de N : 0 l 0 l 0 lI 0l0l0l I ninguna lleva ll0lnl respuesta: - 10000: - (complementode I de 1101111) C o m p a r a c i ó ne n t r e l o s c o m p l e m e n t o s de2ydelAl comparar los complementos de 2 y de 1 se detallan las ventajas y des-ventajas de cada uno. El complemento de 1 es más fácil de ejecutar, pormedio de componentes digitales ya que lo único que hay que hacer escambiar los ceros a unos y los unos a ceros. La ejecución del complementode 2 puede obtenerse de dos maneras: (1) agregando 1 al dígito significa-tivo menor del complemento de 1 y (2) dejando los primeros ceros, en lasposiciones significativas menores y el prirner 1 inalterados para cambiarsolamente el resto de unos a ce¡osy de ceros a unos. Durante la sustracciónde los números, usando complementos,es ventajoso emplear el complementode 2 en el cual solamente se requiere una operación aritmética de suma. Elcomplemento de 1 requiere dos sumas aritméticas cuando sucedeuna."lle-va" final de reinicio. El complemento de 1 tiene la desventaja adicional deposeer dos ceros aritméticos: uno con todos los ceros y otro con todos los
  • 26. t6 SISTEMAS BINARIOS CAP. 1{I unos. Para ilustrar este hecho, considérese sustracción de dos números - binarios iguales 1100 1100: 0. Usando el complementode 1: la I 100 T 001I + llll Complementar de nuevo para obtener - 0000. Usando el complementode 2: I 100 -r 0100 + 0000 Mientras que el complementode 2 tiene solamenteun cero aritmético, el 0 complemento de 1 puede ser negativo o positivo lo cual podría complicar la situación. Los complementosútiles para los cálculos aritméticos en los compu- tadoresse tratan en los capítulos 8 y 9. El complementode 1, sin embargo, es muy útil en los manipuladoreslógicos (como se mostrará más adelante) ya que el cambio de urros a ceros y viceversa es equivalente a la operación de inversión lógica. El complementode 2 se usa solamenteen asociode las aplicacionesaritméticas. En consecuencia conveniente es adoptar la sig¡ien- te convención:cuando, use la palabra complemenúo, mencionarel tipo, se sin en asocio con una aplicación aritmética, se asume que es el complemento de 1. 1-6 C O D I G O SB I N A R I O S Los sistemas digitales electrónicos usan señales que tienen dos valores distintos y elementosde circuito que tienen dos estadosestables.Existe una analogía directa entre las señalesbinarias. los elementosde circuito bina-riosy los dígitos binarios. un número binario de r dígitos, por ejemplo, puede ser representadopor n elementos de circuito binaiio con se¡áleJ de salida equivalentesa 0 ó 1 respectivamente. Los sistemas digitales tepi"- sentan y manipulan no solamente los númerosbinarios sino también mu- chos otros elementosdirectos de información. Cualquier elementodiscreto de información específico entre un grupo de cantidades puede ser repre- sentado p9r un código binario. Por ejemplo el rojo es un color específicodel espectro. La letra A es una letra específicadel alfabeto. un óif por definición es un dígito binario. cuando se usa en asocio con un código binario es mejor pensar que denota una cantidad binaria igual a 0 ó 1. Para representar un grupo de 2n elementos diferentes en código binario se requiere un mínimo de N bits. Ello es debido a que es posible arreglar r bits en 2" mane¡as diferentes. por ejemplo, ,r.t grnpo
  • 27. -! COOIGOS INARIOS t 7 Bde cuatro cantidades diferentes puede ser representado por un codigo dedos bits con cada cantidad asignada a cada una de las siguientescornbi-naciones de bits; 00, 01, 10, 11. Un grupo de ocho elementos requiere uncódigo de tres bits con cada uno de los elementosasignadosa uno y sólouno de los sigr¡ientes: 000, 001, 010, 011, 100, 101, 110, 111. Los ejernplosmuestran que las diferentes combinaciones bits de un código de n bits enpueden encontra¡secontando en forma bina¡ia desde 0 hasta 2- 1. Al-gunas combinaciones bits no se asignan cuando el número de elementos dede un grupo que va a codifica¡seno es múltiplo de una potencia de 2. Losdiez núme¡osdecimales0, 1, 2, , 9 son ejemplosde este grupo. Un códi-go binario que distingue diez elementos diferentes debe contener mínimocuatro bits: tres bits dete¡minan un máxi¡no de ocho elementos. Cuatrobits pueden conformar 16 combinacionesdife¡entes, pero como se codi-fican solamente diez dígitos, las seis combinacionesrestantesno se usanni seasignan. Aunque el número mínimo de bits, necesarios para codifica¡ 2" can-tidades diferentes, es n, no hay un número máxímo d,e bits que puedanser usados por un código bina¡io. Por ejemplo, los diez dígitos decimalespueden ser codificados con diez bits y a cada dígito decimal asignarleuna combinación de bits de 9 cerosy un 1. En este código binario en par-ticular, al dígito 6 se le asigna la combinaciónde bits 0001000000. C ó di g o s d e c i m a l e sLos códigosbinarios para digitos decimales requierenun mínimo de cua-t¡o bits. Se puede obtene¡ numerosos códigos dife¡entes rearreglandocuatro o más bits en diez combinacionesposibles.Varias de estas posi-bilidades se muestran en la Tabla 1-2. Tabla l-2 Códigosbinarios para dígitos decimal€s Digito (BDC ) (Biguinario) decimal u2 Exceso 3 a u.2-l 5043210 0 0000 001 I 0000 0000 010000| I 0001 0100. 0llt 0001 0100010 2 0010 0101 0 ll 0 0010 0100100 3 001I 0 ll 0 0l0l 001 I 0101000 4 0100 0lll 0lm 0100 0l 10000 5 0l0l 1000 l 0 lI l 0 lI 100000r o 0 tl 0 l00l l0l0 I 100 1000010 l 0lll l0lü l00t I l0l 1000100 8 r000 l0lI r000 lll0 1001000 9 t 00l I100 llll l l l0l0m0 Bl BDC (el binario decimal codificado)es una forma directa asignadaa un equivalente binario. Es posible asignar cargasa los bits binarios deacuerdo a sus posiciones.Las cargasen el código BDC son 8, 4, 2, l. Laasignaciónde bits 0110por ejemplo, puede ser interpretadapor las cargas
  • 28. I8 SI S T E M A S I N A B I O S S CAP. 1 el dísitodecimal ya que0x 8+ 1x 4+ 1x 2+0+ 6 B1*_l:l,t:."ltg. Ds posrDreasrgrar ca¡gas 1:6. ne,gativasa un código decimal, tal como muestra.en el código 8, a, se .?,. 1. En este 0 1 1 0s e i n t e r p r e t ac o m o e l d í g i t o d e c i m a l i , "u"o l" ¿" ¡its "n-binu"l¿n8 + 1 X 4 de 0X +.I x ( - 2) + 0 X ( - 1) : 2. O-tros dos códigásicon" " é r . " " á¡t tabla son el 2421y el b043210. -o"t.ados en la U" ""-.gJ- á""i_ái q,]""J" ¡u usado en al_ viejos en el código de "Oaig, fl9-.- ""-nut"dores Este último es un LuurBUsrn ca¡ga. cuva asrgnatión se obtiene "*"".o "i. del correspondientevalor e n B D C u n a v e z s e h á y as u m a d ol . o"",,lli,l"l"ujff jl-.j"$":ir:jffi J:::"r",::T,"?,J:t"""11r1:Tli": datos, el usuario gusta dar los datos f;;;; j*i."i. L"" _"r,ur"" d", crmales recibidas se almacenan inte¡namente "" en el computadorpor medio del código decimal. Cada dígito a""irn"l ."q,li"i" mentos de almacenamientobinario. Los n,i-".o.. ;;;;"".. a""iaules cuatro ele- se convrenen cuando las operaciones aritméticas ." hr"un-lnt".numente con :..1i1* numeros representados binario. Es posible en también realizar operacio_ nes aritméticas directamente en decimál con todos lo" n"¡n"ro. ¡,a deja_ dos en forma codificada. por ejemplo, ,,,i_".o J""i-"i ¡9b, -"ueve ." da igual a 1100b1011 "t y ",rundo :j:ri:rl"_1^lirrio nume¡o rrus. or mrsmo dígitos bina- representado "on"i"t" "i, alternamente en código BóC, ocupa p a r a c a d a . d i g r r dre c i m a lp a r a u n t o t a f , ae iZ úiis:001110010101. L.,fsr 1 " _ , b 1 " ct¡tro bits representan : r ^ 1 prrmeros el 3, los siguientescuatro el g y los ultrmos cuatro el 5. . Es muy importante comprender la dife¡encia entre conuersiónde un n-úmero decimal a bina¡io y ra coditicación á" -¡it". ¡i...L áu ,".omero decimal. -i_* En_cada caso el ¡esultado rirral e" u.. ,".i" d-ela conversiónson dígitos binarios. L", ¡ir" obtenidos úii".¡1""iJosli ta codificac¡ón son combinaciones unos a ceros arregladu" de a" u"ulaan u las reglas del código usado. Por tanto es extremadam"ert" i-p".ir.i"i"r,". que una serie de unos y.ceros en "n "u"nru, un sistema dilital pueáe algunas veces ¡epresentarun número binario y otras veces ."pi"a"r,tu. alguna otra can tidad disc¡eta de información como se especifica en un código binario3:n::^,?^":0.11"^ *... ejemplo, "laá-i"""eiJ.j"iui -o,,",^ ouuu,r coorgoy una llc ha conversiónbina¡ia directa "" siemprey cuando los númerosdecimalessean algún entero y entre 0 y 9. pa;conversióny Ia codificación son completamente ;;;JrÁ-il.yo.". que g, la diferentÁ.E.t" -.r"uptoes tan importante que vale la pena repetirlo usando otro ejemplo: la con_versión binaria del decimal l3 es l10l; t,BDC es 00010011. áecimal 13 con "raln"""i¿""aál 1 , " "c i n c o c ó d i g o sb i n a r i o s . l i s t a d oe n l a T a b l a . s 12, et BDC pareceser el "m¿isnatural y es sin duda el que se encuentra--_ ? más ümtnmente. Losotros códigosde cuatro bits tienen una característica en común que no se en_cuent¡a en BDC. El de exceso 3, el 2, a, a ?, ,,, B,¡, _l-_ I son códigosautocomplementarios, esto es que el compremento 9 der núme¡o "l dese obtiene fácilmente cambianáot"" .á.;; decimal ;; ;ñ;il por más. Estapropiedades muy útil cuando se hacen las operaciones aritméticas interna_
  • 29. c o D t G o s t N A R r o s1 9 Bmente con números decimales (en código binario) y la sustracción se hacepor medio del complemento de 9. Fil código binario mostrado en la Tabla l-2 es un ejemplo de un códigode sietc díBitos con propiedades de derección de error. Cada digito decimalc o n s i s ¡ e e 5 c e r o s 1 2 u n o s c o l o c a d o se ¡ r l a s c o r r e s D o n d i e n t c s l u m n a s d e d co."-a a. IP La propredad de la detección de e¡ror de este código puede compren-derse si uno se da cuenta de que los sistemas digitalm representan elbinario 1 mediante una señal específica uno y el bina¡io cero por otrasegunda señal específica. Durante la t¡asmisión de señales de un lugar aotro puede p¡esentarse un error. Uno o más bits pueden cambia¡ de valor.Un ci¡cuito en el lado de recepción puede detectar la presencia de más (omenos) de dos unos y en el caso de que la combinación de bits no esté deacuerdo con la combinación permitida, se detectará un error. Códigos de detección de errorLa información binaria, siendo señales de pulsos modulados o señales deentrada y salida de un computador digital, puede ser t¡asmitida a travésde algún medio de comunicación tal como ondas de radio o alambres. Cual-quier ruido exte¡no int¡oducido en el medio de comunicación fisica cambialos valo¡es de los bits de 0 a 1 y viceversa. Puede ser usado un código dedetección de error con el objeto de detecta¡ los errores durante la tras-misión. El er¡or detectado no puede ser corregido pero sí indicada supresencia. El procedimiento usual es observar la frecuencia del e¡ror. Siel e¡ro¡ ocurre de vez en cuando, aleatoriamente y sin algún efecto pro-nunciado sob¡e el total de la información trasmitida, o no se hace nada ose trasmite de nuevo el mensaje erróneo especíñco. Si el erro¡ ocur¡e tana menudo que se distorciona el significado de la información ¡ecibida, sedebe rectificar la falla del sistema. Un bit de parid.ad es un bit extra, incluido con el mensaje para con-vertir el núme¡o total de unos en par o impar. Un mensaje de cuatro bitsy un bit de paridad P se representan en la Tabla 1-3. En (a), se escoge Pde tal manera que la suma de todos los unos sea impar (en total cinco bits).En (b), se escoge P de tal manera que Ia suma de todos los unos es par.Du¡ante la trasferencia de información de un lugar a otro, el bit de paridad se trata de la siguiente manera: en el ext¡emo de envío, el mensaje(en el caso de los primeros cuatro bits) se aplica a un circuito "generadorde paridad" en el cual se genera el bit P requerido. EI mensaje junto consu bit de paridad se t¡asfiere a su destino. En el extremo de recepcióntodos los bits entrantes (en este caso cinco) se aplican al ci¡cuito de "ve-¡ificación de paridad para constatar la paridad adoptada. Se detecta¡áun eror si la paridad ve¡ificada no corresponde a la adoptada. El métodode Ia paridad detecta la presencia de uno, tres o cualquier combinaciónde e¡ro¡es impar. Una combinación par de errores no se puede detecta¡.Una ulte¡ior discusión de la generación de paridad y su verificación pue-de ser encont¡ada en Ia Sección 4-9. !¿
  • 30. r Tabla l-3 (a) Mensaje Generación P (impar) del bit de paridad (b) Mensaje P (pari 0000 1 0000 0 0001 0 0001 1 00r0 0 0010 I 001 I I 001 I 0 0r00 0 0100 I 010 | I 0l0l 0 0 ll 0 I 0ll0 0 0l 0 0lll I 1000 0 1000 I l00l I t 00l 0 l0l0 I l0l0 0 l 0 lI 0 l 0 lI I I 100 I | 100 0 l0l 0 Il0l I I l0 0 nl0 I l I ll 0 El código reflejado Los sistemas digitales pueden ser diseñados para procesa¡ datos solamen- te en forma disc¡eta. Muchos sistemas fisicos suministran salida continua de datos. Estos datos pueden convertirse en forma discreta o dieital antes de ser aplicados a un sistema digital. La información análoga o continua s_e.convierte a forma digital por medio del convertido¡ análógo a digital. Algunas veces es conveniente usar el código reflejado mostrado en la Tabla 1-4 para representar los datos digitales convertidos en datos análosos. -ou. La ventaja del código reflejado sobre los números bina¡io, pu.o" ". el número en el código reflejado cambia en sólo un bit cuando cambiade un número al siguiente. Una aplicación típica del código reflejado ocurre cuando los datos análogos se ¡epresentan por un cambio continuo de la posición de un eje. El eje se divide en segmentos y a cada segmento se le asigna un número. Si se hace corresponder segmentos adyacentes con núme¡os de código reflejados adyacentes, se reduce la ambigüedad cuan do se sensa la detección en la línea que separa cualquier par de segmen, tos. El código reflejado que se muestra en la Tabla l-4 es solamente uno de los muchos códigos posibles. Para obtener un código reflejado diferente se puede comenzar con cualquier combinación de bits y proceder a obtener la siguiente combinación, cambiando solamente un bit de 0 a I ó de 1 a 0 de cualquier modo deseado, al azar, siempre y cuando dos núme¡os no tengan códigos asignadtx idénticos. El código reflejado se conoce como el código Groy. Códigosa lfanu méricos Muchas aplicaciones de computadores digitales, requieren manejar datos que consisten no solamente de números sino también de letras. po¡ eiem_ 20
  • 31. T6bls 1-4 Código reflejado de cuatro bits Códigoreflejado Equivalentedecimal 0000 0 0001 I 001I 2 0010 3 0ll0 4 0lll 5 0l0l 6 l 0100 l100 8 I l0l 9 llll l0 l 0 ll l0l0 t2 l0l I lml t4 1000 t5plo una compañía de seguros con millones de clientes pueden usar uncomputador digital para procesarsus historias. Para representarel nom-bre del dueño de una póliza en forma bina¡ia, es necesa¡io tener un códigobinario para el alfabeto. Además, el mismo código binario puede representar números decimales y algunos otros caracteresespeciales. Un códigoalfanumérico (algunas veces abreviado aLphameric)es un código binaricrde un grupo de elementosconsistentede los diez números decimales, los26 caracteresdel alfabeto y de cierto número de símbolosespeciales talescomo $. EI número total de elementosde un grupo alfanume¡rcoes mayorque 26. Por consiguientedebe se¡ codificado con un mínimo de seis bits( 2 j: 6 4 , y a q u e 2 5 : 3 2 e s i n s u f i c i e n t e ) . Un arreglo posible de un código alfanumérico de seis bits se muestraen la Tabla 1-5 bajo el nomb¡e de "código interno". Con algunas variacio-nes se usa en muchas computadoras,para ¡epresentarinternamente ca,¡acteresalfanumé¡icos.La necesidadde representarmás de 64 caracteres(las letras minúsculas y los caracteresde control especiales para la tras-misión de info¡mación digital) dio lugar a códigosalfanumé¡icosde siete yocho bits. Uno de estos códigoses conocidocomo ASCII (American Stan-dard Code fo¡ Information lnterchange: Códigonormalizadoamericanopa-ra el intercambiode información)iot¡o es conocido como EBCDIC (ExtendedBCD InterchangeCode: Código de intercámbioBDC aumentado).El códi-go ASCII listado en la Tabla 1-5, consistede siete bits, pero es para propó-sitos prácticosun códigode ocho bits ya que el octavo bit se agregade todosmodospara efectosde paridad. Cuando se trasfie¡e información directa me-diante tarjetas perforadas,los ca¡acteresa-lfanuméricos usan un código bi-na¡io de 12 bits. Una tarjeta perforadaconsisteen 80 columnas y 12 filas.En cada columna se representaun ca¡ácter alfanumérico mediante huecos _- .- .1
  • 32. Tsbla l-5 ( odrgos de caracte¡€s alfanuméricos - uoolgo L odlgo Códigointemo AS CII EBCDIC Códisode taljetaC a r a c te ¡ 6.bits ?-bits 8-birs 12-bits 0t0 001 lm 0001 I 100 0001 t2,1 B 010 010 100 0010 l 100 0010 1)) C 010 0 100 001I I 100 001 I 1) 1 D 010 r00 100 0100 I 100 0100 12,4 E 0t 0 r 0 l 100 0r0l r 100 0 1 0 | F 010 I l0 100 0l l0 I 100 0 l t 0 12.6 G 010 l 1000lll I100 0 l t2,7 H 0lt 000 100 1000 | 100 1000 12,8 I 0l l 001 r00 l00l l l m 1001 t2,9 J 100 001 100 l0r0 I l 0 l 0001 lt,t K 100 010 100 101 | I l 0 l 0010 11,2 L t00 0tI t00 llm I l 0 l 00 I1,3 M 100 100 100 I tol I l 0 l 0100 I t,4 N 100 l0l 100 Il t0 I l0l 0l0l I1,5 o 100 I l0 100 l l l 1 0 l 0ll0 I 1,6 P 100 Il I r0r 0000 Il0l 0lll 11,7 a l0l m0 l0l 0001 I l 0 l t000 I1,8 R t 0| 0 0 1 l0l 0010 I l 0 l t 00l I 1,9 s 0 0r0 l0l 001 I l ll0 ml0 o,2 T Il0 0ll l0l 0100 l I 0 001 I 0,3 U I l0 100 r0l 0l0l I l 0 0100 0,4 I l0 r0l I0l 0ll0 l r0 0l0l 0,5 Il0 ll0 l0l 0lll l l 0 0 ll 0 0,6 X ll0 lll l0l l0ü) lll0 0 r 0,1 Y llt 000 t0 l l 0 0 l lll0 r000 0,8 z ll I 001 l0l l0l0 lll0 t 00l 0,9 0 000 000 0l I 0000 I I Il 0000 0 I 000 001 0lt 0001 l l 0001 I 2 000 0r0 0l l 0010 l l l l 0010 2 3 000 0l I 0 001I Illl 00ll 3 4 000 100 0l I 0100 l l l t olm 4 5 000 l0r 0lI 0l0l ll 0l0l 5 0 000 l r0 0lI 0ll0 ll 0ll0 6 l 000 I Il 0ll 0llt llll 0llt 7 8 001 m0 0l I 1000 r l ll 1000 8 9 00r 001 0l I t00l ll l00l 9 espacio l r0 000 010 0000 0100 m00 no perforado 0ll 011 0t0 I n0 0100 l0l I t2.8,3 ( I lt I00 010 1000 0100 I l0r 12,8,5 + 010 000 010 l o tI 0100 | I l0 12,8,6 $ I o t 0 lI 010 0100 0l0t lot I I1,8,3 l0 t 100 010 l0l0 0r0| I100 I1,8,4 )_ 0lI 100 010 r00l 0t0l Il0l I1,8.5 100 000 010 l l0l 0l l0 0000 ll I l0 001 0t0 llll 0l r0 0001 0,1 ll I 0 010 l r00 0l l0 l0 0,8,3 001 0rl 0lr Il0l 0l lll0 8,6
  • 33. TSEC ]7 A L M A C E N A M I E N TD E E I N A R I O S R E G I S f R O S 2 3 O Yperforados las columnas adecuadas. en Un hueco se sensacomo 1ó su au-sencia como 0. Las 12 filas están marcadas,comenzando desdeel extremosuperiorcomo las filas de ¡rerforación 11,0, 1,2, 12, , 9. Las tres primerasconstituyen el área de perforaciónde zona y las últimas nueve,de perfora-ciór numérica. El código de tarjeta de 12 bits most¡adoen la Tabla 1-5 daun listado de las filas en las cuales se perfora un hueco (dando los unos).Las filas restantesse asumen como ceros.El código de tarjeta de 12 bits esineficiente con respectoal número de bits con que se usa. La mayoría delos computadores traducen el código de entrada a un código interno de seisbits. Como ejemplose usa la representación nomb¡e "John Doe" a con- deltinuación: 100001rml l0 0l l0@ r00l0l l10000010100l00ll0 0l0l0l JOH N espacio D OE1.7 ALMACENAMIENTO BINARIOS REGISTROS DE YLos elementos discretos de info¡mación en un computador digital debentener una existencia fisica en algún medio de almacenamiento de infor-mación. Además, cuando los elementos discretos de info¡macion se representan en forma binaria, el medio de almacenamiento de informacióndebe contener elementos de almacenamiento bina¡io para Ia acumulaciónde los bits individuales. Una celd.a binaría es un elemento que posee dosestados estables y es capaz de almacenar un bit de info¡mación. La entra-da a la celda ¡ecibe las señales de exitación que la coloca en uno de losdos estados. La salida de la celda es una cantidad ñsica que distingueentre los dos estados. La información almacenada en la celda es un Icuando está en su estado estable y un 0 cuando está en el otro estadoestable. Algunos ejemplos de celdas bina¡ias son los circuitos flip-flops, losnúcleos de ferrita usados en la memoria y las posiciones perforadas o no deuna tarJeta. Reg ist rosUn regístro es un grupo de celdas binarias. Como una celda almacena unbit de información, se desprende que un registro de r celdas puede alma-.:enar cualquier cantidad disc¡eta de información que contenga n bits. El estado del re$stro es un número enésimo de unos o ceros con cada brt.ndicando el estado de una celda en el registro. El cc,ntenido de un registroes una función de la interpretación dada a Ia info¡mación almacenada enella. Considé¡ese como ejemplo un registro de 16 celdas: I I 0 0 0 0 I I I 0 0 0 0 I | 2 3 4 5 6 7 8 9 l0 1l 12 13 14 15 16Físicamente se podría p€nsar que el registro está compuesto de 16 celdasb i n a ¡ i a s , c o n c a d a c e l d a a l m a c e n a n d o u n 1 ó u n 0 . S u p o n g a m o sq u e l a c o n -fizuración de bits almacenados es como se muestra en la figu¡a. El estado *t
  • 34. 24 S I S T E Ñ 4 AB I N A R I O S S CAP, 1del registro es el número 16-avo 1100001111001001. claramente, un Más¡egist¡o de n celdas puede estar en uno de los 2n estadosposibles.Ahorabien, si se asume qu€ el contenido del registro ¡epresenta entero bina- unrio, obviamente el registro puede almacenar cualquier número binario de0 a 2¡6 -1. Para el caso particular mostrado,el contenido del registro esel equivalentebinario al número decimal 50121.Si se asumeque el registroalmacena caracteresalfanuméricos de un código de 8 bits, el contenidodel registro es cualquiera de los caracteressignificativos. (Las combina-ciones de bits no asignadas no representan información significativa).En el código EBCDIC, el ejemplo anterior representalos 2 caracteresC(ocho bits izquierdos)e 1 (ocho bits derechos).Por otra parte, si se inter-p¡eta el contenido del registro como cuat¡o dígitos decimales repr€senta-dos por un código de cuatro bits, el primero se¡á un número decimal decuatro dígitos. En el código de excesoa 3 del ejemploante¡ior se represen-ta el núme¡o decimal 9096.En el código BDC el contenidodel registro notiene ningún significado ya que la combinación de bits 1100no se asignaa ningún dígito decimal. De acuerdo al ejemplo, se nota que un registropuede almacenar uno o más elementosdiscretos de información v que lamisma configuración de bits puede ser interpretada, de manera dife¡entepara dife¡entes tiDos de elementos de información. Es muv importanteque el usuario almacene información significativa en ¡egistros y que elcomputador sea programado para procesar esta información de acuerdoal úipo de la misma. T r a s f e r e n c i ae n t r e r e gi s t r o sUn computador digital se caracterizapor sus ¡egistros.La unidad de me-moria (Figura 1-1) es principalmente una colecciónde cientos de registrospara almacenar información digital. La unidad procesadora compone sede va¡ios registros que almacenan operandoscon base en los cuales serealizan operaciones,La unidad de control usa registros para controlarva¡ias secuenciasdel computador y cada dis¡nsitivo de ent¡ada y salidadebe tener al menos un registro para almacenar la información trasferidade o al dispositivo. Una operación de trasferenciaenrre registros es unaoperación básica en sistemas digitales y consiste en la t¡asferencia dela información almacenadade un registro a otro. La Figura 1-2 ilustra latrasferencia de información entre registros y demuestra pictóricamenteia trasferencia de información binaria de un teclado de teletipo a un re-gistro en la unidad de memo¡ia. Se asume que la unidad de entrada delteletipo tiene un teclado, un circuito de control y un registro de entrada.Cada vez que se digita una tecla, el control introduce al registro de en-t¡ada un código de carácter alfanumérico equivalentede 8 bits. Se suponeque el códigousado es el códigoASCII con un octavo bit de paridad impar.La info¡mación del registro de entrada se t¡asfie¡e a las ocho celdas me-nos significativas del registro procesador.Después de cada trasfe¡enciase borra el registro de entrada para permitir que el control pueda enviarun nuevo código de ocho bits cada vez que se digite el teclado. Cada ca-racter de ocho bits t¡asferido al registro procesadorviene seguidopor uncorrimiento del anterior carácter en las sizuientes ocbo celdas a su iz-
  • 35. UNIDAD DE MEMORIA roH 00 I 0 1 0 0 1 0 1 0 0 1 0 0 I11 0 0 1 0 0 I0 1 1 1 I 1I 1 PROCESADOR UNIDAD TELETTPODE ENTRADAI Resistro ..-:-.--.--.! CONTROL Figura l_2 Traslerenciainformación registros de conquierda. Cuando se complete la t¡asferencia de cuat¡o caracteres,el re-ji.i.o p.o"".udor estará lleno y su contenido se trasferirá.al registro deil"-o.iu. El contenido almacenadoen el registro de memoria de la Figura1-2 nrovino de la t¡asferencia de los caracteresJOHN despuésde digitarlas óuat¡o teclas adecuadas. P"." pro"""u. las cantidades discretas de información en forma bi-naria, el óomputador debe estar dotado de (l) elementos que sostenganlos datos qus vayan a ser procesados (2) elementos de circuito que ymanejen los bits individuales de info¡mación. El elementomás convenien-temente usado para retener información es un registro. El manejo de va-¡iables bina¡ias se hace por medio de circuitos lógicos digitales La Figura 1-3 ilustra el procesode suma de dos númerosbinarios de 10 bits La uni-dad de memoria, que consiste usualmente en cientos de reglstros se muestra en el diagráma con sólo tres de sus registros.La pa¡t€ de la uni-dad de procesomóstrada, consiste en tres registros,R1, R2 y R3 conjun-tamente con circuitos lógicosdigitales que manejan los bits de Rl y R2 y t¡asfie¡en a R3 un númeio binario igual a su suma aritmética Los regis- t¡os de memoria almacenan información y están incapacitadospara pro- cesar los dos operandos.Sin ernbargo,la información almacenadaen la memoria puede ser trasferida a los regist¡os de proceso Los resultados obtenidos por el registro del procesadorpueden ser trasferidosal registro 25
  • 36. I NIDAD DE MEMORIA 0000000000 0011100001 0001000010 00010000r0 Circuitos de lógica digital para la 01001000 r l suma binaria 001 l 100001 U N I D A DD E P R O C E S A D O R Figura l-3 Ejemplo de procesamiento de información binaria de la memoria para almacenamientohasta que vuelvan a ser necesarios. El diagrama muestra el contenido de los dos operandostrasferidosde los dos registrosde memoria Rl y R2. Los circuitos lógicos digitales producen la suma que a su vez será trasferida al registro R3. El contenido del regis- tro R3 puedeser trasladado a los registrosde memoria. Los últimos dos ejemplos demuestranla capacidaddel flujo de infor- mación del sistema digital de una manera muy sencilla. Los registrosdel sistema son los elementosbásicospara almacenamientoy retención de la información binaria. Los circuitos digitales procesan la información. En la siguiente sección se introducen los circuitos digitales y su correspon- diente capacidad de manipulación. El tema de los registros y las opera- ciones de trasferenciade registrosse verá de nuevo en el Capítulo 8. 1-8 L O G I C AB I N A R I A La lógica binaria trata con variablesque toman dos valoresdiscretosy con operaciones que asumen significado lógico. Los dos valores que las varia- bles asumen pueden llamarse de diferentes maneras (por ejemplo, uerda- dero y falso, si y no, etc.) pero para este propósito es conveniente pensar 26
  • 37. SEC.1-8 LOGICA INARIA B 27en términos de bits y asignar los valoresde 1 y 0. La lógica binaria se usa ypara describir, de una manera matemática el procesamiento manipuleode la información binaria. Se acomodamuy bien para el análisis y diseñode los sistemas digitales. Los circuitos lógicos digitales de la Figura 1-3,que realizan la aritmética binaria, son circuitos cuyo comportamientose más convenientemente términos de variables binarias y ope- en".*p.e.u lógicas. La lógica binaria que se introduce en esta sección estuóion".equivalentea un tipo de álgebrallamada álgebrade Boole..La presentaciónformal del álgebra-deBoole de dos valores se verá en más detalles en elCapítulo 2. E1 proposito de esta sección es el de introducir el álgebra deBoó1",de una -a.tóra heurísticay de relacionarla con los circuitos lógicosdigitales y señalesbinarias. D e f i n i c i ó nd e l ó g i c a b i n a r i aLa lógica binaria consisteen variables binarias y operaciones lógicas. Lasvariabllesse indentifican mediante las letras del alfabeto tales como A,B, C, x, y, z, etc. y cada variable tendrá dos y sólo dos valores posibles:1 y 0. Hay tres operacioneslógicasbásicas:AND, OR y NOT. 1. AND: Esta operación se representa por un punto o por la ausencia de un operador. Por ejemplo,Í!:z ó xy:z leído "x y y es igual a z " i m p l i c a nq u e e : 1 s i y s ó l os i ¡ : 1 y y : 1 ; d e o t r a f o r m ae : 0 (Recuérdese que f, y y z son variables y pueden ser solamente 1 ó0ynadamás.) 2. OR: Esta operación se representapor un signo más. Por ejemplo r f y:z se leé "r OR y es igual a 2", queriendo ecir que z:1!i d ¡:f o s i y : 1 o s i s e t i e n ex : l y y : 1 . S i a m b o s : 0 y ! : 0 , ¡ entoncee:0. s 3. NOT: Esta operación se representapor un apóstrofe (algunas veces por una barra). Por ejemploix:z (6 7: e) se lee "r no es igual a z" implicandoque z es lo que r no. En otras palabras, ¡:1 en- si t o n c e se : 0 , p e r os i ¡ : 0 e n t o n c e s : 1 e La lógica aritmética se parecea la aritmética binaria y las operacionesAND y OR tienen su similitud con la multiplicación y la_sumarespectiva-mente. De hecho los símbolosusadospara AND y OR son los mismos que seusan para la suma y la multiplicación. La lógicabinaria, emperono se debeconfundir con la aritmética binaria. Se debe tener en cuenta que una va-riable aritmética designaun número que puede consistir en muchos dígi-tos mientras que una variable lógica es siempre 1 ó 0. En la aritméticabinaria, por ej-emplo, tiene que 1+ 1: 10 (leído "uno más uno es igual sea dos") mientral que en la lógica binaria se tiene que 1+ 1 : 1 (leído:"uno OR uno es igual a uno"). Existe ,r.r uulo. de z especificadopor la definición de la operación ló-gica, por cada combinación de valores x y y. Estas definiciones puedenIi.t"r." en una forma compacta usando tablas de uerdad. Una tabla deverdad es una tabla de todas las combinaciones posiblesde las variables _*Á
  • 38. Tabla l-6 Tablas de verdad de las operaciones lósicas AND OR xY x y 0 0 00 0 0 0 0l I I 0 l0 I l I ll I que muestra la relación entre los valores que las variables pueden tomar y el resultado de la^operación.por ejemplo, las tablas-áe verdad para las operaionesAND y OR con variables r y y se obtienen al listar todos los -r" valores_posibles que las variables puede t"rr". pares. El resultadode la operaciónde cada en "rráláo lista en una se "o*binan co- llrlu separada.Las tabrai de verdad d" Áñó, oii;"ñóT "o-¡i"ácián se listan en la Estas tabras demuestranclaramentelas definiciones ::?jlj:t de lps ope- S e ñ a l e s b i n a r i a s y c i r c u i t o sd e c o n m u t a c i ó n El uso de variables binarias y la aplicación a ra lógica binaria se demues- tra por los circuitos sencillos de c-onmutación de ü rig"." r_4. suponga_ mos que los interruptores A. y B representen -in-terruptor dos variables binarias con valores iguales a 0 cua¡do el está abierto e-igual 1 cuando el interruptor está cerrado. Simultáneámente asúmase que la lámpara l representauna tercera variable primaria igual a t cuandola luz está pien-_ dida e igual a 0 cuando está apagJu. puü ;;-ü., it"r.upto.u, .r, series, la luz se prende solamenté si A y B "t "uro para los inte_ están rruptores en paralelo,.ra ruz se prenderá si A o B ";;.;á;.. ;;;";;rrados. obvia_ mente estos dos circuitos pueden expresarse por medio de la lógica binaria con las operaciones AND t OR repectivamente: L = n .B para el circuito de la Figura I_4(a) L : A + B para el circuito de la Figura 1-4(b) Los ci¡cuitos digitales electrónicosse llaman algunas veces circuitos de conmutación,ya que se comportan como u¡ interruptor con qR elemen- to activo tal como un transistor conduciendo (interripto, o en "...uao) Fuente Fuente de voltaje de voltaje (a) Inte¡ruptoresen se¡ie- AND lóeica (b) Interruptoresen paralelo- OR lósico Figura l-4 ci¡cuitos de interrupción que demuestran la lógica binaria 28L
  • 39. f Voltios Tolerancia Lógica l nominal permitida para la lógica 1 La transiciónocur¡e entre estosIímites Tolerancia Lógica 0 nominal permitida para la lógica0 -0,5 Figura l-5 Ejemplo de señalesbina¡iascorte (interruptor abierto). En vez de cambiar manualmente el interrup-tor el circuito de interrupción electrónico usa señalesbinarias para con-trolar el estado de conducción o no conducción del elemento activo. Lasseñaleseléctricas tales como voltajes o corrientesexisten por todo el sis-tema digital en cualquierade los dos valores reconocibles (exceptodurantela transición). Los circuitos operadospor voltaje respondena dos nivelesseparadoslos cuales representanuna variable binaria igual a lógica 1 ológica 0. Un sistema digital en particular podría definir la lógica 1 comouna señal de valor nominal de 3 voltios y la lógica 0 como una señal devalor nominal de 0 voltios. Como se muestra en la Figura 1-5 cada nivel devoltaje tiene una desviación aceptable de la nominal. La región interinediaentre las regiones permitidas se cruza solamente durante las transicionesde estado. Los terminales de entrada de los circuitos digitales aceptan se-ñales binarias dentro de las tolerancias permisibles y respondenen el termi-nal de salida con señalesbinarias que caen dentro de las tolerancias espe-cíficas. CompuertaslógicasLos circuitos digitales electrónicosse llaman circuitos lógicosya que conlas entradas adecuadasestablecen caminos de manipuleo lógico. Cual-quier información deseadapara calcular o controlar, puede ser operadapasando señales binarias a través de varias combinacionesde circuitosiógico* con cada señal que representa una variable y trasporta un bit deinlormación. Los circuitos lógicos que ejecutan las operacioneslógicas deAND, OR y NOT se muestran con sus respectivossímbolosen la Figura 1-6. 29 -J
  • 40. I x ( a ) CompuertaAND de (b) CompuertaOR de (c) Compuerta NOT dosentradas dos entradas o inversor a---.fA F - ABC ,$ G: A* B -¡c + D BcL)- Bjf (d) CompuertaAND de (e) Compuerta OR de tres ent¡adas cuatro entradas Figura l-6 Símbolos para los circuitos lógicos Estos circuitos, llamados conlpuertas son bloques de circuitería que producen señalesde salida de lógica 1 o lógica 0, si se satisfacenlas cón- diciones de las entradas lógicas. Nótese que se han usado cuatro nom- bres diferentes para el mismo tipo de circuito: circuitos digitales, circuitos de conmutación, circuitos lógicos y compuertas. .fodos los cuatro nombres se usan a menudo pero se hará referencia a los circuitos como compuertas AND, OR y NOT. La compuertaNOT se denominaalgunasvecescomocjr- cuito inuersorya que invierte la señal binaria. Las señales de entrada r y y en las compuertas de dos entradas de la Figurl 1-6 pueden existir en uno de los cuatro estadosposibles:00, 10, 11 ó 01. Estas señalesde entrada se muestran en la Figurá 1-? conjuntamen- te con las señalesde salida de las compuertasAND y oR. Los diagramas de tiempo de la Figura 1-7 ilustran la respuesta de cada circuito a cada una de las posibles combinaciones binarias de entrada. La razón para el nombre "inversor" dado a la compuerta NOT es aparente al comparar la señal ¡ (entrada del inversor) y la señal r (salida del inversor). Las compuertas AND y OR, pueden tener más de dos entradas como la compuerta AND con tres entradas y la compuerta OR con cuatro entradas de la Figura 1-6. La compuerta AND de tres entradas respondecon la salida de lógica 1 si todas las tres señalesde entrada son de lógica 1. La salida pro- duce una señal de lógica 0 si cualquier entrada es de lógica 0. La compüer- ta 0 de cuatro entradas respondecon lógica 1 cuando cualquier enirada es de lógica 1. Su salida será de lógica 0 si todas las señalesde entrada son de lógica 0. ol-T--Tlo o _v o, ofTlo AND: ;r . y o o.f--Tl o o OR:¡*y fr NOT: ¡ W Figura l-7 señales de entrada-salida para las compuertas (a), (b) y (c) de la Figura l-6 30
  • 41. 1-9 C I R C U I T O SN T E G R A D O S I I 3 El sistema matemático de lógica binaria es mejor conocido como deBole o álgebra de conmutación. Esta álgebra se usa convenientemente:,ara describir la operación de conjuntos complejos de circuitos digitales.,,s diseñadoresde los sistemas digitales usan el álgebra de Boole para::asformar los diagramas de circuito a expresiones algebraicaso vicever--a. Los capítulos 2 y 3 se dedican al estudio del álgebra de Boole, sus:ropiedadesy su capacidad de manipuleo. El Capítulo 4 muestra cómo.. atgebra de Boole puede usarse para expresar matemáticamente las.:lrerconexiones entre los enlaces de compuertas..-9 C I R C U I T O SN T E G R A D O S ILos circuitos digitales están construidos invariablemente con circuitos.ntegrados.Un clrcuito integrado (abreviado CI) es un cristal semicon-juctor de silicón, llamado pastilla, que contiene componenteseléctricos:ales como transistores, diodos, resistenciasy condensadores. Los diver-:os componentes están interconectados dentro de la pastilla para formarun circuito electrónico. La pastilla está montada en un empaqueplásticocon sus conexionessoldadasa las patillas externas para conformar el cir-cuito integrado. Los circuitos integrados difieren de otros circuitos elec-t¡ónicos compuestosde elementosdiscretos en que los componentes -CI indi-viduales del no pueden ser separadoso desconectados que el circuito ydentro del paqueteie hace accesible solamente por medio de las patillasexternas. Los circuitos integrados vienen en dos clases de pastillas, la pastilla plana y la pastilla de hilera doble de patillas* tal como se ve en la Figura i-s. Lá pu.li¡a de hilera doble es la más comúnmente usada debido a subajo costo y fácil instalación en los circuitos impresos. La protección delciicuito iniegrado se hace de pl:ístico o cerámica. La mayoría de las pas-tillas tienen tamaños normalizados y el número de patillas varían entreg y &. cada circuito integrado tiene su designación numérica impresa.oÉt" su superficie, para poder identificarlo. Cada fabricante publicaun libro de características o catálogo para suministrar la informacióncorrespondientea los diversos productos. Pastilla plana Pastilla de hilera doblede patillas Figura l-8 Circuitos integrados * En inglés se usa (DIP) Dual-in-line package.
  • 42. 32 S I S T E M A SE I N A R I O S CAP, 1 El tamaño del c,ircuito integrado es bastante pequeño. por ejemplo, cuatro compuertas AND están escapsuladasdentro de una pastilla de 14 patillas en hilera doble con dimensiones 20x 8x B milímetios. un micro- de procesador completo está encapsulado de una pastilla de 40 patillas en hilera doble con dimensiones 50 X 15X 4 milímetros. de Además de la reducción sustancial de tamaño el cI ofrece otras ven- tajas y beneficios comparados con los circuitos electrónicos con compo- nentes discretos. El costo de los CI es bastante bajo, lo cual los háce económicosde usarlos.- bajo consumo de poder haóe los sistemasdigi- Su tales más econémicos operar. Tienen una gran confiabilidad de no faliár de y por tanto menos reparaciones. velocidad de operaciónes alta hacién- La- dolos más adecuados para operaciones alta velocidad. El uso de los cI de reduce el número de conexiones externas ya que la mayoría están inter- namente dentro de la pastilla. Debido a todas estas ventajas, Ios sistemas digitales se construyencon circuitos integrados. Los circuitos integrados se clasifican en dos categorías generales: lineales y digitales. Los cI lineales operan con señalescontiñuas para producir funciones electrónicas tales como amplificadbres y res de voltaje. Los circuitos integrados digitale!, operan con "o-prt"do- señáles bi- narias y se hacen de compuertas digitales interconictadas. Aquí se tra- tará solamentecon los circuitos integradosdigitales. A medida que mejora la tecnología de los cI, el número de compuertas que pueden encapsularse una pastilla de silicón, ha aumentado consi- en derablemente.La forma de diferenciar aquellos cI que tengan unas pocas compuertas, con las que tienen cientos de compuertas, eJ referirse a la pastilla como un elementode integraciónpequeña-, medianao grande.unas pocas compuertasen una sola pastilla constituyen un elemento de inte- gración pequeña (ssD.* Para poder calificar como un elemento de inte- gración mediana (MSI)* el circuito integrado debe cumplir una función lógica c-ompletay tener una complejidad de 10 a 100 compuertas. un ele- mento-de integración a gran escala (LSD* realiza una función lógica con más-de_1_00_ compuertas.Existe también una integración de muy- grande escala (vLSI). para aquellos elementosque contienen miles de áoñrp,r"r- tas en una sola pastilla. Muchos diagramas de circuitos digitales considerados este libro, en se muestran en detalle hasta describir las compuertasindividuales y sus interconexiones.Tales diagramas son útiles para demostrar la conjtruc- ción Iógica de una función particular. sin embargo,dcbemostener en cuenta en Ia práctica que una función dada se obtiene de u.t elemento de mediana o gran integración(MSI y LSI), al cual el usuariosólo tiene acceso las en- a t¡adas externas o salidas pero nunca a las entradas o salidas de las com- puertas intermedias. Por ejemplo, un diseñador que desee incorporar un registro en,su sistema debe preferiblemente escogertal función de un circui-!o -9".mediana integración (MsI), en vez de diseñar los circuitos digitalesindividuales como se muestra en el diagrama. En inglés se usa: SSI (Small scale integration) Integración de pequeña escala; MSI(Medium scale integration) lntegración de mediana escala; LSI (Largescale integration)Integración a gran escala; VLSI (Very large scale integration) Iniegrición a muy-grandeescala.
  • 43. PROBLEMAS 33 REFERENCIAS1. Richard, R. K., Arithmetíc Operations in Digítat Computers. Nueva York: Van Nostrand Co., 1955.2. Flores, 1., The Logic of computer Arithmetic. Englewoodcliffs, N. J.: Prentice- Hall, Inc., 1963.3. Chu, Y., Dígitat Cornputer Design Fundamentals. Nueva York: McGraw-Hill Book Co., 1962,CaPítulos 1 Y 2.4. Kostopoulos,G. K., Digital Engineering. Nueva York: John wiley & sons, Inc., 1975,Capítulo 1. N. J.:5. Rhyne, Y. T., Fundamentalsof Digitat sysüemsDesign. Englewood cliffs, Prentice-Hall. Inc., 19?3,Capítulo 1. PROBLEMAS1-1. Escriba los primeros 20 dígitos decimales en base 3L-2. sume y multiplique los siguientes números en la base dada sin convertirlos a decimal. (a) (1230)+ (23)¿ Y (c) (367) v (715)a (b) (135,4)6 (43,2)o v ( d ) ( 2 9 6 ) t zY ( 5 7 ) t z1-3. convierta el número decimal 250,5a base 3, 4,7,8 y 16 respectivamente.t-4. Convierta los siguientes números decimales a binarios: 12,0625,104, 673,23 y 1.998.1-5. Convierta los siguientes binarios a decimales: 1 0 , 1 0 0 0 1 ,0 1 1 1 0 , 0 1 01 1 1 0 1 0 1 , 1 11 1 0 1 1 0 1 1 1 1 . 1 1, 0,1-6. convierta los siguientes números en base a las bases que se indican: (a) El decimal 225,225 binario, octal y hexadecimal a (b) El binario 11010111,110decimal, octal y hexadecimal a (c) El octal 623,77 decimal, binario y hexadecimal a (d) El hexadecimalzAC5,D a decimal, octal y binariol-7. Convierta los siguientesiúmeros a decimal: (a) (1001001,011), (b) (12121)3 (c) (1032,2)o (d) (4310)5 (e) (0,342)u (f) (50)? (g) (8,3)g (h) (1e8),, 1-8. Obtenga el complementode 1 y de 2 de los siguientes números binarios: 1010101,0111000,0000001,10000,00000 1-9. obtenga el complemento de 9 y de 10 de los siguientes números decimales: 13579,09900, 90090. 10000,00000.
  • 44. 34 s r s r E M A sB l N A R t o s C A P .1 1-10. Encuentre el complementode 10 de (935),,. 1-11. Haga la sustracción de los números decimalesa continuación, usando (1) el complemento de 10 (2) el complemento de 9. Compruebe la respuestapor medio de la resta directa. (al 52ñ-32I (b) 3570- 2100 (c) 753-864 (d) 20- 1000 l-L2. Realice la sustracción, de los siguientes números binarios usando (1) el complemento de 2 (2) el complemento de 1. Compruebela respuestapor sus- tracción directa. ( a ) 1 1 0 1 0 -1 1 0 1 (b) 11010- 100m ( c ) 1 0 0 1 0 -1 0 0 1 1 (d) 100- 110000 1-13. Pruebe el procedimiento expuesto en la Sección 1-5 para la sustracción de dos númeroscon complementode (r- i). 1-14. Para los-códigoscargados(a) B, B, 2, 1 V (b) 4,4,9, _2para númerosdeci- males, determine_todaslas tablas posibles de tal manera que el complemen- to de 9 de cada dígito decimal se obtenga mediante el cambio de unos a ceros y de ceros a unos. 1-15. Representeel número decimal 8620 (a) en BDC, (b) en código de exceso3, (c) el código 2, 4, 2, 1 v (d) como número binario. 1-16 Un código binario usa diez bits para representar cada uno de los diez dígi- tos decimales. A cada dígito se le asigna un código de nueve ceros y un r. El código binario.para-6,.por_ejemplo, 0001000000. es Determine el cóáigo bi- nario para los dígitos decimales restantes. L-r7. obtenga el código binario cargado para los dígitos de base 12 usando las cargas de 542L. 1-18 Determine el bit d9 paridad impar generadocuando el mensaje consiste en d r e zd i g i t o sd e c i m a l e s n e l c ó d i g o9 , 4 , _ 2 , _ 1 . e1-19. Determine otras dos combinaciones distintas al código reflejado mostrado en Ia Tabla 1-4.l-20. obtenga un código binario para representar todos los dígitos en base 6 de tal manera que el complemento de 5 se cbtenga re-plar"rráo I por 0 y por 0 1 en cada uno de los bits del código.1-21 Asigne un código binario de alguna manera ordenada a las b2 cartas de la baraja. Se debe usar el menor número de bits.L-22. Escriba su norrbre y apellidos en un código de ocho bits compuesto de los siete bits ASCII.de la Tabla 1-5 v un brt d"eparidaá p"i L""rúao un t" po- sición más significativa. Incluya los espaciósentre las partes del nombre y el punto despuésde la inicial del segundoapellido.L-23 Muestre la configuración de un registro de 24 celdas cuando su contenido representa(a) el número (295),s en binario, (b) el número decimal 2g5;; BDC y (c) los caracteres Xyb en ngCOtC
  • 45. ¡t PROBLEMAS 35l-24. El estadode un registrode 12 celdases 010110010111.¿Qué significa su con- tenido si este representa (a) tres dígitos decimales en BDC, (b) tres dígitos decimales en código de exceso 3, (c) tres dígitos decimales en código 2, 4, 2, 1 V (d) dos caracteresen el código interno de la Tabla 1-5?I-25. Muestre el contenido de todos los registros en Ia Figura 1-3 si los dos nú- meros binarios agregados tienen el equivalente decimal de 257 y 1050.Asuma un registro¡c{on celdas. 8L-26. Exprese el siguiente circuito de conmutación en notación lógica binaria. AL ILrente de voltaje1-27. Muestre las señales(usando un diagrama similar al de la Figura 1-7) de las s a l i d a s F y G d e l a Figura 1-6. Use señales arbitrarias en Ias entradas A, B,CyD.
  • 46. Algebra d e Boole ly compuertaslógicas2-1 D E F I N I C I O N E SO G I C A S LEI álgebra de Boole, como cualquier otro sistema matemático deductivopuede ser definida por un conjunto de e.lementos, conjunto de opera- undores, un número de axiomas o postulados.Un conjunto de elementosesuna colección de objetos que tienen una propiedad común. Si S es unconjunto y x y y son objetos ciertos, entonces¡€S denota que r es unmiembro del conjunto S y y G S denota que y no es un elementode S. Unconjunto con un número finito de elementosse representapor medio dellaves:A:11, 2, 3, 4f , es decir Ios elementos del conjunto A son los nú-meros l, 2, 3 y 4. Un operador binario definido en un conjunto S de ele-mentos, es una regla que asigna a cada par de elementosde S un elementoúnico de S. Por ejemplo,considérese relacióna*b: c. Se dice que * es laun operador binario si éste especificauna regla para encontrar c de unpar (o, b) y también si a, b, ceS. Por otra parte, * no es un operadorbi-nario si a, beS mientrasque la regla encuentre que cG S. Los postuladosde un sistema matemático forman las suposiciones delas cuales se deducen las reglas, teorías y propiedadesdel mismo. Lospostulados más comúnmente usados para formular varias extructurasalgebraicas son: 1. Conjunto cerrado. Un conjunto S es cerrado con respecto a un operadorbinario, si para cada par de elementosde S, el operador binario especificauna regla para obtener un elemento único de S. El conjunto de los números naturales N: I 1, 2, B, 4, l, po. ejemplo, es cerrado con respectoal operador binario ( + ) por las reglas de la suma aritmética ya que por cada a, b e N se obtiene una ce N única por la operación a+b: c. El conjunto de los nú- meros naturales no es cerrado con respecto al operador binario menos ( - ) por las reglas de la sustracción aritmética ya que 2-3: -t y 2,8€ N mientras ue(- l) € N. q 2. Ley asociatiua. Se dice que un operadorbinario * en un conjunto S es asociativosi: 36
  • 47. sEc.2-1 D E F I N I C I O N E S I C A S3 7 LOG (x*Y)+z : ¡*(Y*z) Paratoda x,Y, z €S 3. Ley conmutatiDo. Se dice que un operador binario * en un con- junto S es conmutativo si: x*y : y*x para toda x,y € S 4. Elemento de identidod. Se dice que un conjunto S tiene un ele- * en S mento de identidad con respecto a la operación binaria si existe un elemento e € S con la propiedad: e*x: x*e: x paratodax€S Ejemplo: El elemento 0 es un elemento de identidad con respecto a l a o p e r a c i ó n e n e l c o n j u n t od e e n t e r o s : l * I ,-3, -2, -7, 0 , 1 , 2 , 3 , . . . 1 Y aq u e : x*0:0+x:xParatoda x€I El conjunto de números naturales N no tiene elemento de identi- dad ya que el 0 es excluido del mismo. 5. Inuerso.Se dice que un conjunto S, que tiene un elemento de identidad e con respectoa un operadorbinario *, tiene un inverso si para cada ¡ € S existe un elementoy C S tal que: x*!:€ ffimplo: En el conjunto de enteros I con e: 0, el inverso del ele- m e n t oo e s ( - o ) Y a q u e o + ( - o ) : 0 . 6. Ley distributiua. Si * y . son dos operadores binarios en un con- ¡unto S, se dice Que * es distributivo con respectoa si: x * ( " y z ) : ( x * , ¡ ) ( x * z ) Un ejemplo de una extructura algebraicaes un compo. Un campo esun conjunto de elementos agrupadoscon dos operadoresbinarios, cadauno de los cuales tiene las propiedades a 5 que se combinan para dar Ia 1propiedad 6. El conjunto de números reales conjuntamente con los ope-iadóres binarios + y . forman el campo de los númerosreales.El campode los números reales es la base de la aritmética y el álgebra ordinaria.Los operadores postulados tienen los siguientessignificados: yEl operadorbinario * define la suma.La identidad aditiva es 0.El inverso aditivo define la sustracción.El operadorbinario . define la multiplicación.La identidad multiplicativa es 1.El inverso multiplicativo de a:l/a define la división, es decir, a.l/a : 1.La única ley distributiva aplicable es la de sobre f : a-(b + c): (ab) + (ac)
  • 48. 2.2 D E F I N I C I OA X I O M A T I C A N DELALGEBRA OOLEANA B Boole (1) introdujoun tratamientosistemático lógicaEn 1854George de! para ello desarrolló un sistema algebraico que hoy en día llamamos ríl-gebra de Boole. En 1938 C. E. Shannon (2) introdujo una álgebra deBoole de dos valores llamada álgebra de conmutación en la cual él demos-tró que las propiedades de los circuitos de conmutación eléctricas bies-tables pueden ser representadas por esta álgebra. Se usarán los postuladosformulados por E. v. Huntington (3) en 1g04 para la definición formal delálgebra de Boole. Estos postulados y axiomas no son únicos para definirel álgebra de Boole ya que se ha usado otro conjunto de postulados. *Elálgebra de Boole es una estructura algebraica definida para un conjuntode elementos B juntamente con dos operadores binarios + y ., de talforma que se satisfagan los siguientes postulados (Huntington): 1. (a) Conjunto cerrado con respectoal operador +. (b) Conjunto cerrado con respecto al operador .. 2. (a) Un elemento de identidad con respecto a f designado por el 0:rf0:0+x:x. (b) Un elemento de identidad con respecto a . designado por 1: r.1: 1.r: ¡. 3 . ( a ) C o n m u t a t i v o c o n r e s p e c t oa + : x + y : ! * x . (b) Conmutativo con respectoa . i x,y:y.x. (b) * e s d i s t r i b u t i v os o b r e . : r + ( y . z ) : ( x * y ) . ( x - t z ) . 5. Para cada elemento ¡ € B, existe un elementor € B (llamado el com- p l e m e n t od e ¡ ) t a l q u e : ( a ) x + x : 1 V ft) x.x:0. 6. Existen al menos dos elementos r, ye B tales que xty. Al comparar el álgebra de Boole con la aritmética y el álgebra ordina-ria (el de los núme¡os reales) se notan las siguientes diferencias: 1. Los postulados de Huntington no incluyen la ley asociativa. Sin embargo esta ley es válida para el álgebra de Boole y puede dedu- cirse (para muchos operadores) de otros postulados. 2. La ley distributiva de + sobre ., es decir, r+(y.z):(x*y) . (x -l z ) es válida para el álgebra de Boole pero no para el álgebra ordinaria. 3. EI álgebra de Boole no tiene inversos aditivos o multiplicativos y por tanto no hay operaciones de sustracción o división. 4. El postulado 5 define un operador Ilamado complemenúo el cual no está disponible en el álgebra ordinaria. *Ver por ejemplo Birkoff yBartee (4),Capítulo b. ?9
  • 49. -sEc. 2-2 D E F I N I C I O N X I O M A T I C A E L A L G E B R AB O O L E A N A 3 9 A D 5. EI álgebra ordinaria trata con los números reales, Ios cuales cons- tituyen un conjunto infinito de elementos. EI álgebra de Boole trata con los elementos B hasta ahora no definidos pero que se definen a continuación para el álgebra de Boole de dos valores (de mucho interés para el uso ulterior de esta álgebra), B está definido como un conjunto de solamente dos elementos, 0 y 1. El álgebra Boole se asemeja al álgebra ordinaria en algunos aspectos.La escogencia de los símbolos + y . es intencional con el fin de facilitarIas manipulaciones con álgebra de Boole por parte de personas familiari-zadas con el álgebra ordinaria. Aunque no se puede usar algunos conoci-mientos derivadós del álgebra ordinaria para tratar con álgebra de Boole,el principiante debe ser muy cuidadoso de no sustituir las reglas del ál-gebra ordinaria donde no sean aplicables. Es muy importante distinguir entre los elementos del conjunto deuna estrucfura álgebraica y las variables de un sistema algebraico. Porejemplo, los elementos del campo de los números reales son números-i.ni.ur que las variables tales como a, b, c, etc., usadas en el álgebraordinaria son símbolos que se establecen para los números reales. Simi-larmente en el álgebra de Boole se definen los elementos de un conjuntoB y las variables, tales que x, !, z sean simplemente símbolos que repre-senten los elementos. A estas alturas es importante darse cuenta quepara tener una álgebra de Boole se debe demostrar: 1. los elementos del conjunto B, 2. las reglas de operación de los dos operadores binarios, y 3. que el conjunto de elementos B, juntamente con los dos operado- res, satisfaga los seis postulados de Huntington. Se pueden formular muchas álgebras de Boole dependiendo de la es-cogencia de los elementos de B y las reglas de operacióni En el trabajosuÉsiguiente, se tratará solamente con una álgebra de Boole bivalente,es deóir, una con dos elementos. EI álgebrade Boole bivalente tiene apli-caciones en Ia teoría de conjuntos (el álgebra de enseñanza) y en la lógicade proposiciones. El interés en este libro es en la aplicación del álgebrade Boole a los circuitos con compuertas Algebra booleana bivalenteUna álgebra de Boole bivalente se define sobre un conjunto de dos ele-mentos B: I 0, 1f , con reglas para los operadores binarios * y de Iamanera como se muestra en las siguientes tablas de operador. (La reglapara el operador complemento es para verificación del postulado 5):Estas reglas son exactamente las mismas que las operaciones AND, OR yNOT respectivamente y que se han definido en la Tabla 1-6. Se debe demos- oVer por (7), o Birkhoff y Bartee (4) ejemplo, Hohn (6) Whitesitt j ñ
  • 50. r 40 A L G E E R A E B O O L EY C O M P U E R T A S O G T C A S D L C A P .2 0 0 0 0 I 0 I I trar que los postuladosHuntington son válidos para el conjunto B: | 0, 1l y para los dos operadoresbinarios definidos anteriormente. r. Et conjunto cercadoes obvio a partir de las tablas ya que er resul- t a d o d e c a d ao p e r a c i ó n s 1 ó 0 y 1 , 0 € . B . e 2. De las tablas se observaque: (a)0+0:0 0+l:l*0=l (b)l.l:l l0:0l:0 lo cual establece dos elementosde identidad 0 para f los y 1 para . de la manera como se definen en el postulado2. 3. Las leyes conmutatíuasson obvias de la simetría de las tablas de los operadoresbinarios. 4. (a) La ley distributiua x. (y * z) : (x.y ) * (¡. z ), puede dernos- trarse que es verdadera de las tablas del operador,al formar la tabla de verdad de todos los valores posibles de x, y y z. Para cada combinaciónse puede de¡ivar x.(y*e) y demos- trar que esevalor es el mismo que (¡.y) + (x.z). rYz y+z x(y + z) xy xz (x.y) + (x. z) 000 0 0 0 0 0 001 I 0 0 0 0 010 I 0 0 U 0 0l I I 0 0 0 0 100 0 0 0 0 0 l0l I I 0 I l ll0 I I I 0 I lll I l I I I ( b ) La ley dístributiua de + sobre . puede demostrarseque es verdadera,mediante una tabla de verdad similar a la descrita anteriormente. 5 . D e Ia tabla de complementosse puede demostrar fácilmente que: (4, f +f:1, y a q u e0 * 0 : 0 + 1:1 y 1+ 1:1*0:1 (b) Í.x:0, ya que 0.0:0.1:0 y 1.1,:1.0:0 lo cual veri_ fica el postulado5.
  • 51. i s E c .2 - 3 T E O R E M A S A S I C O S P R O P I E D A D ED E L A L G E B R AB O O L E A N A 4 1 B Y S 6. El postulado 6 se satisface, ya que el álgebra bivalente tiene dos e l e m e n t o sd i s t i n t o s 1 y 0 c o n 1 1 0 . Se ha establecidouna álgebra de Boole bivalente que tiene un conjun- to de dos elementos 1 y 0, dos operadores binarios con reglas de operación equivalentes a las operaciones AND y OR y el operador complemento equiva- lente al operador NOT. Así, el álgebra de Boole ha sido definida de una ma- nera matemática formal y se ha demostrado que es equivalente a la lógica binaria representada heurísticamente en la Sección 1-8. La representación heurística es una ayuda para entender la aplicación del álgebra de Boole a los circuitos tipo compuertas. La representación formal es necesaria para desarrollar los teoremas y propiedades del sistema algebraico. El álgebra de Boole bivalente definida en esta sección, es llamada por los ingenieros "ál- gebra de conmutación". Para darle énfasis a la similitud que hay entre el álgebra de Boole bivalente y otros sistemas binarios, se Ie ha llamado "lógi- ca binaria" en la Sección 1-8. De aquí en adelante se omitirá el adjetivo bi- valente del álgebra de Boole en las discusiones subsiguientes. 2-3 TEOREMAS ASICOS PROPIEDADES B Y DELALGEBRA OOLEANA B Duaidad l Los postulados Huntingtonhan sido listadosen paresy repartidos de en parte (a) y parte (b). Una parte puede obtenersede otra si los operadores binarios y los elementos de identidad son intercambiables.Este princi- pio importante del álgebra de Boole se llama el princípio de dualídad. Este último establece que las expresionesalgebraicasdeducidas de los postulados del álgebra de Boole permanecenválidos si se intercambian y los operadores elementosde identidad. En el álgebrade Boole bivalente, los elementosde identidad y los elementosdel conjunto B son los mismos: 1y 0. EI principio de dualidad tiene muchasaplicaciones. se desea Si una expresiónalgebraicadual, se intercambia simplementelos operadores OR y AND y se remplazaunos por cerosy cerospor unos. Teoremas básicos En la Tabla 2-1 se listan los seis teoremasdel álgebra de Boole y cuatro de sus postulados.La notación se simplifica omitiendo el toda vez que no cause confusión. Los teoremasy postuladoslistados son las relaciones más básicasen el álgebrade Boole. Se advierte al lector que debe familia- rizarse con ellas tan pronto como pueda. Tanto los teoremascomo los pos- tulados se listan en paresy cada relación es dual con la que está apareada. Los postuladosson axiomas básicos de la extructura algebraicay no ne- cesitan prueba. Los teoremas deben probarsea partir de los postulados. Las pruebas de los teoremas con una variable se presentan a continua- ción. En la parte derecha se lista el número del postulado que justifical cada paso de la prueba.
  • 52. Tabla 2-l Postulados y teoremas del álgebra de Boole Postulado2 (a)x*0=x ( b )x l : x Postulado5 (a)x+x:l (b) xx = 0 Teorema I (a)x4x:x (b)x.x = x Teorema 2 (a)x+l:l (b)x0:0 Teorema3, involución (x) : x Postulado3, conmutativo(a) x * y : y * x (b) xy : yx Teorema4, asociativo (a) x + (y + z): (x + y)+ z (b) x(yz): (xy)z Postulado4, distributivo (a) x(y i z¡: xy i xz (b)x+yz:(x+y)(x+z) Teorema 5, DeMorgan (a) (x + y), : xiy, , Teorema 6, absorción O) (rv) = x * / (a) x + A : x (b) x(r + y): x TEOREMA l(a): ¡ * x: x. x+x:(x*x).1 del postulado:2(b) : (x + x)(-r * x,) 5(a) :x*xx, 4(b) :x*0 -x 5(b) 2(a) TEOREMA l(b): ¡. r: .,r. x-x:xx*0 del postulado:2(a) :xx+xx 50) : x(x * x) 4{a) : x. l 5(a) :x 20) -Nóteseque el teorema1(b) es el dual del teorema1(a) y que cada pa_so de la prueba en parre (b) es el dual de la parte a;J.-¿;"lq;ier teoreiiadual puede derivarsesimilarmente de la prueba de u.rpur-.ár."rpondiente. TEOREMA 2(a: x + 1: 1. x*l:l(-r+l) del postulado:2(b) : (x + x)(x + l) 5(a) :x*x.1 (b) : x* x 2(b) :l 5(a) TEOREMA 2(b): ¡.0: 0 por dualidad. TEOREMA 3. (Í ) : x.. Del postulado5, se tiene ¡ :0, io cual define el complementó r. I x, : I y x. x, de Er complu-""tá áu ,, ., , ytambién (¡)" Así comoel complemento único t*at"-"r es que (r,),: x. ". 42
  • 53. s E c .2 - 3 T E O R E M A S A S I C O S P R O P I E D A D ED E L A L G E B R AB O O L E A N A 43 B Y SLos teoremas que comprenden dos o tres variables pueden ser probadosalgebraicamenté los postuladosy de los teoremasya probados.Tómese depor ejemplo el teorema de absorción. TEOREMA 6(a): ¡ i xY: x. x * xy : x I I xY del Postulado2(b) : x(l * y) del Postulado4(a) : x(Y + l) del Postulado3(a) : x. I del teorema2(a) - x del postulado 2(b) TEOREMA 6(b): ¡(¡ *l) ::r por dualidad Los teoremas del álgebra de Boole pueden demostrarsepor medio delas tablas de verdad. En estas tablas, ambos lados de la relación se com-prueban para arrojar resultados idénticos para todas las combinacionesposibles áe los variables integrantes. La siguiente tabla de verdad verifi-ca el primer teorema de absorción. xy x+ xy 0 0 0 0 I 0 I 0 0 I I ILas pruebas algebraicas de la ley asociativa y del teorema de De Morganson largas y no se dará una prueba de ellas. Sin embargo, su validez esfácilmente demostrable mediánte las tablas de verdad. Por ejemplo, latabla de verdad para el p r i m e r t e o r e m a d e D e M o r g a n ( r * J ) : ¡ y s emuestra a continuación: x+y (x + v) xy I I 0 0 0 0 0 0 P r i o r i d a dd e l o P e r a d o r La prioridad del operadorpara la evaluaciónde las expresiones Boole es de (1) él paréntesis,(l) NoT, (3) AND y (4) OR. En otras palabraslas expresio- nes déntro de un paréntesis deben ser evalUadasantes de otras operacio- nes. La siguiente óperaciónen orden prioritario es el complemento,luego sigue la AÑn y finálmente la OR. Como ejemplo, considérese tabla de la u".dud del teorema de De Morgan. El lado izquierdo de la expresión es
  • 54. 44 A L G E B R A E B O O L EY C O M P U E R T A S O G I C A S D L CAP. 2(r-1--r ). Así, la expresión dentro del paréntesis es evaluada primero yluego se complementa el resultado. El lado derecho de Ia expresión es¡-r. Por tanto. el complemento de r y el complemento de ¡ se evalúanprimero y el resultado se somete a una operación AND. Nótese que en laaritmética se tiene en cuenta la misma prioridad (excepto para ei comple-mento) cuando la multiplicación y la suma se remplazan por AND y ORrespectivamente. Diagrama de VennUna figura útil que puede ser usada para visualizar las relaciones entrelas variables del álgebra de Boole es el diagrama de Venn. Este diagramaconsiste en un rectángulo tal como el que se muestra en la Figura 2-1, enel cual se dibujan círculos traslapados para cada una de Ias variables.Cada círculo es designado por una variable. Se asignan todos los puntosdentro del círculo como pertenecientes a dichas variables y todos iospuntos por fuera del círculo como no pertenecientes a Ia variable. .Tóme-se por ejemplo el círculo designado r. Si estamos dentro del círculo, sedice que ¡:1 y cuando estamos fuera de él se dice que r:0. Ahora bien,con dos círculos traslapados se forman cuatro áreas distintas dentro delr e c t á n g u l o : e l á r e a q u e n o p e r t e n e c en i a ¡ n i a y ( x y ) , e l á r e a d e n t r o d e lcírculo y pero por fuera de r (r,r), el área dentro del círculo y pero porfuera de -v (rJ) y el área dentro de ambos círculos (ry). Los diagramas de Venn se usan para demostrar los postulados delálgebra de Boole y para demostrar la validez de los teoremas. La Figura2-2, por ejemplo, muestra que el área que pertenece a :r1 está dentro delcírculo r y por tanto ¡*¡-r:.r. La Figura 2-3 ilustra la ley distributivar (y + zl: xy f rz. En este diagrama se tienen tres círculos traslapadospara cada una de las variables-r, Jy z. Es posible distinguir ocho áreasdiferentes en el diagrama de Venn de tres variables. Para este ejemploen particular, se demuestra la le¡ distributiva al notar que el área de Figura 2-1 Diagrama de Venn de dos variables Figura 2-2 liustración del diagrama de Venn x: ry + r
  • 55. .r r--->l-- . I f f a t+ 1 l:, :li;tl I #./ FZ{ l _/- .¡ (.r ¡) Figura2-3IlustracióndeldiagramadeVennparalaleydistributivaintersección entre el círculo f con el área que contiene y ó 2 es la mismaárea que pertenece a x) o rz2-4 FUNCIONES OOLEANAS B es unauna variablebinaria puedetomar el valor 0 ó 1. una función de Boole formada cán variables binarias, dos operadoresbinarios OR y".p.ñ¿" operadorNOT, el paréntesis el signo igual Para un valor dado deAÑD, el y- -Consid¿resé.ruri"út"r,la función p-t"á"t"t 0 ó 1. por ejemplo la función deBoole: Ft: xvz Ft:0L a f u n c i ó nF , e s i g u a la 1 s i r : 1 y y : 1 y z : l ; d e o t r a m a n e r aEt e;emplo anterior es una función de Boole representada como una ex- por me-p.u.iór, algebraica.Una función de Boole puede ser representadadlo d" .rná t"blu de verdad. Para hacerlo se ttecesita una lista de 2" y column^acombinaciones r.ro, y ceros de las n variables binarias una- de-ártr"¿o las combin""ion", para las cuales la función es igual a 1 ó 0Como se muestra en la Tabia 2-2 existen ocho posibles combinacionesdiferente, para asignar bits en las tres variables. La columna demarcada La TablaF1 contiene un 0 ó-u.r l para cada uxa de estas combinaciones. --mlestra que la función i, es igual a 1 solamente cuando x: !, y Ii ):0. Para cualquierotracombilnación F :0 (Nóteseque la afirmaciónz :1 es equivalenie a decir que z : 0.) Considérese siguiente función:la Fz: x * )"2 x : 1 e n l a sú l t i -F z : l s i ¡ : 1 ó s i ! : 0 , m i e n t a s - e : 1 8 " l a T a b l a2 - 2 ,mas cuatro filas y ít:Ot en las filas 001 y 191La última combinaciónse para hacer Fr:1.u¡i"u también páíu-r: i. A"i, hay cinco óombinacionesio-o tercer ejemplo, considérese función: la Ft: xYz + xYz + xY Fn es lo Esto se muestra en la Tabl a 2-2 con cuatro unos y cuatro ceros. mismo que F3 y se consideraa continuación: 45
  • 56. Tabla 2-2 Tablas de verdad para F, : ry2,, Fz: x * y,z, Ft: xy,z * x,yz * A,, ! Fa: ry,+ x,z Fl F2 F3 F4 000 00 00 001 0l ll 010 00 00 0ll 00 100 0l r0l 0l ll0 ll 00 lll 0l 00 cualquier función ^deBoole puede ser representada verdad. El número de filas en la tabla es de 2" por una tabla de donde n es el número de variables binarias de Ia función. Las combinacio.res pueden obtener fácilmente para cada fila de unos y ceros se de los n,imerosbi.rario. contan- do desde0 a2" - 1. para cada fira de la tabra, hay un valor para la función igual a 1 ó 0 se formula ahora la pregun_ta: íHuv e"f.esio algebraica única para una función de Boole^ dáa? n" ""upulutrur, ¿Es posibre encontrar dos expresiones "t.", algebraicaspara especificarla misma función? L.a respuestapara estas preguntas es sí. De hecho, la manipulación del álgebra de Boole se aprica rirayormenteal proble.n" J" éncontrar expre_ siones más simples para ra mlsma función. considéresepor ejernplo la función: Fq: xY* xz De la Tabla 2-2 se.encuentra que es idéntica a Fr, ya que ambastie- nen unos y ceros idénticos para cada combinació.t "n dóuJor"s de las tres variables binarias. En general, dos funciones de n variables binarias son iguales si ellas tienen el mi.mo uulo. puru todas ras 2^ combinaciones posiblesde las n variables. una función de Boole puede ser trasformada de una expresión alge- braica a.un diagrama lógico óompuestoa" realización de las cuatro funciónes introducidas oR y NoT. La "o*p""rt";lñi;,la anterior en se muestra en la FigurT,2.-4.Los diagramas discusión ""n lógicos i""I,tv.., un circuito para cada va.¡iablepresente ,u forma de complemento. (El ll-I:::"rrnversor no es necesariosi se cuenta con el complementodé la uuri"bi*)Hay una compuertaAND para cada té¡mino de la y una compuertaoR para combina¡ dos o más términos.-be l;; "*pr".io., ;i"";;;; ouuio que paracompletar Fo se requieren menos compuertasy "i entradas que F3. como$ v Fr son funciones de Boolg igoui;., es más económicollevar a cabola.forma F, que la fo¡ma Ir. Paü encontrar circuitos más sencillos, sedebe conocercómo manipula"rlas funliones de Boole para-obtenerfuncio-nes iguales pero simplificadas_I,o que constituye la iiejo, fbrma de unaexpresión de Boole, dependede la áplicación párti"rrür. ñ., esta secciónse considerael criterio de minimizacibn de "q.ripo. 46
  • 57. f (a) Fr - ,xr-¿ (b) F2 . (c) F3 :xY2. +.r-): ir) (d) F4 - xr* rz Figura 2-4 Ejecución de las funciones de Boole con compuertas M a n ip u l a c i ó na l g e b r a i c a cuando una función de:lJn literal es una variable tildada o no tildada.B o o l e s e e j e c u t a c o n c o m p u e r t a s l ó g i c a s , c a d a l i t e r a l realiza d e l a f u n c i ó n o l e t r a con unail.""; entrada u compuertay cada término se- ""du literales y el número de tér-compuerta. La minimi zación def ,rúmeó de ";á menos componentesNo esminos dará como ," ,rltu¿o un circuito con tie-siempre posible *i";;i;;; unl¡o, simultáneamente.Por lo regular senen disponiblesotros.it"io Por el momento se limitará el criterio deminimización a la -l"iÁir".ión de literales. Posteriormente discuti- se 5. EI número de literales en una funciónrán otros criterios algebraicasde Boole puede ser minimizado por medio de manipulaciones "".i-ó"pit"lo 47
  • 58. I 48 A I - G E B R A E B O O L EY C O M P U E R T A S O G I C A S D L C A P ,2 Desafortunadamenteo hay regras específicasa seguir que garanticen una respuestafinal. El único método disponible es el"p.ocedimiento,,tra_ tar y acortar" usando.los.posturados,loi teoremas básicosy cualesquier otros métodos de manipulación que se hagan familiaies- con er uso. Los siguientesejemplosilustran este irocedimiénto. EJEMPI O 2-_t; Simplifiquesela siguiente función de Boole al mínimo número de literáles. l. x * xy : (x + x,)(x * y) : I . (x + y) : x * y 2. x(x * y): xx * ry:0 - xy : xy 3. xyz + xyz * xy : x,z(y,+ y) + ry : x,z * ry, 4. xy * xz * yz= xy * x,z * yz(x I x,) : xy + xz * xyz * x,yz : xy(l * z) + x,z(l + y) - xy * xz 5. (x + y)(x, + z)(y + z): (x + y)(x,* z) por dualidad de la función 4. Las funciones I y 2 son duales entre sí y usan expresiones duales en Ios pasoscoirespondientes. función B muestra la La igualdad de las funciones Fe y Fn tratadas anteriormente. La cuarta dem"uestia qu. un aumento en el número de lite¡ales, algunas veces,produce ,rr" final más simple. La función b no se hittimiza iii""t"-*i" ""p=r"rión o".Jo""de deducirse de la dual de los pasosusadospara deducir la función 4. C o m p l e m e n t od e u n a f u n c i ó n El complementode la función F es .t" y se obtiene del intercambio de ceros a unos y un.s a ceros en el valor de F. El complemento puede derivarse algehraicamente de una función del teorema de be Morgan. Este par de teoremasestán listados en la Tabla 2-1 para dos variablés. Los teóremas de De-Morgan pueden extendersea tres o más variables. La forma de tres variablbs del primer teorema de De Morgan se deriva a continuación. Los postuladosy los teoremasson aquellos liÁtados en ta fabü z_f. (A+B+C):(A+X) hágase B+ C: X : A,X, del teorema5(a) (De Morgan) = A .(B + C) sustitúyaseB+ C: X : A, . (8,C,) del teorema5(a) (De Morgan) = ABC del teorema4(b) (asociativo) Los teoremas de De- Morgan para cualquier número de variables se pare- cen al caso de las dos.variabiesy pu"d"rr,a.ri*i." por Justitucionessu- cesivas similares al método usadó én la dórivaci¿n tiecha anteriormente. Estos teo¡emas pueden generalizarsede la siguiente ;;;;",
  • 59. sEc.2-5 F O E M A SC A N O N I C A N O R M A L I Z A D A 4 9 Y (A+B +C+ D+ +F):ABCD-".F (ABCD F) : A + B + C + D + " +FLa forma generalizada del teorema de De Morgan expresa que el comp_le- AND y ORmento de una función se obtiene intercambiandolos operadoresy complementando cada literal. EJDMPLO 2-2: Encuéntrese el complemento de las funcio- nes F1 : xyz + xyz Y Fz: x(yz *yz Aplicandoel teoremade De Morgan tantas veces como sea necesariose obtienen los com- plementosde la siguientemanera: Fi : (xyz * xyz) : (xyz)(xyr) : (x + y + z)(x + y + z) Fi:lx(yz+ y z ) ) = x + ( y t + y z ) : x + ( y z ) ( y z ) = x + (y + z)(Y + z) Un procedimiento más sencillo para derivar el complemento de unafunción es tomando el dual, de una función y complementando cada lite-ral. Este método se deduce del teorema de De Morgan generalizado.Sedebe recordar que el dual de cada función se obtiene intercambiandolosoperadores AND y OR y los unos y ceros. EJEMPL,2.S..EncontrarelcomplementodelafunciónF1 y Fz del Ejemplo 2-2 tomando los d¡*ales y complementando cada literal. I Ft: xYz+xY2. El dual de F, es (x * Y * z)(x * Y I z). Complemeniando cada literal: (¡ *y * z)(x *y * z): FI 2. Fz: x(Yz+Yz). E l d u a l d e F 2 e sx + ( Y * z ) ( Y * z ) . Complemenlando cadaliteral: r + (y ¡ z)(l t z) : Fí2.5 F O R M A SC A N O N l C A Y NORMALIZADA Términosmínimos y términos máximosuna variable binaria puede aparecer en su forma normal (¡) o en Ia formade complemento(r). considéreseahora dos variablesbinarias f y y com-binadas con la operación AND; como cada variable puede aparecerde cual-quier forma, habiá cuatro combinaciones posiblestxy-, !1, xly ry Cadaúno de estos cuatro términos AND representan una de las diferentes áreasáui¿i"gt"-a de Venn de la Figura 2-{ y se llaman términos mínimos (minterm) áe un producto normalizado. De igual manera, se _puedencambiarn l,"riubl". para formar 2" términos mínimos. Los 2" diferentes térrni-nos mínimos pueden determinarse por un método similar al mostrado en
  • 60. Tabla 2-3 Términos mínimos y máximos para tres variables binarias Términosmínimos Términosmáximos x Y z Término Designación Término Designación 00 0 xyz mo x+y+z Mo 00 I ml x+y+z Ml 0l 0 xyz m2 x+y+z M2 0l I l7l3 x+y+z M3 l0 0 xyz m, x+y+z M4 l0 I m5 x+y+z Ms ll 0 m6 x+y+z M6 ll I xyz tlt7 x+y+z M1 la Tabla 2-3 para tres variables.Los númerosbinariosde 0 a z^ -r se lis-tan bajo las n variables.cada término mínimo seo¡iiene áL un termino ANDde n variablescon cada variable tildada, si el bit correspondiente nú_ almero binario es 0 y si no está tirdada a l. un símbolopára cada términomínimo se ilustra en la tabla en la fbrma de m¡, dondej denota,el equiva_Iente decimal del número binario der término ií.ri.rro correspondiente. De manera similar, las n va¡iables formandoun término oR, convariable tildada o no tildada, darán 2" combinaciones cada posibles llamadastérminos máximos (maxterms) de las sumasnormalizados. Los ocho tér_minos máximos de las tres_variables, conjuntamente con la simbología -i¿.-irrosasignada, se listan en ra Tabla 2-3. cuálesquie. i" para nvariables pueden determinarsede manera similar. cada término máximose obtiene de un término oR de n variabres ,r"iia¡le no tirdadasi .el.correspondiente es 0 y tildada .i ;; "o., üIi". ;;" cada término bit i¡- "uáumáximo es el complementode su cor¡espondiente términá mínimo y vice-versa. una función de -Boole puede ser expresadaargebraicamente partirde una tabla de verdad dada, confoi-u"ao a un t¿.iii.ro mír,imo por cadacombinación de las variables qu. proá.r"en -Fo. un 1 en la función para luegoobtener la oR de todos ros términb.. ejemplo, l, rrrrr"lár,en la Tabla2-4 se determina expresandolas combinaciones 00r", 100, lrJ. comox,y,z,xyz,y r y- z respectivamente. como cada uno ¿"resultaen /, : 1, se tiene: mínimos ".t*?rrninos ft: xyz * xyz* ryz : m, * mo* m,De manera similar, se puede fácilmente verificar que: . f z : x y z* x y z* r y 2 , * x y z : m r * m , i mui m, Algunos textos definen un término máximo (maxterms) como un término oR de n va-riables con cada variable no tildada si el bit es I y tildada si es 0. La definición adoptada en -run"lon.,este libroes preferible ya que lleva a conve¡sionesmás no¡mal". u.ri." iu. tipo tér-mino máximo y término minimo. 50
  • 61. Tabla 2-4 Funciones de tres variables xy z Funciónft Función/2 0 0 0 0 0 00 t I 0 010. 0 0 0l I 0 I 100 I 0 i 101 0 I I l0 0 I lll I IEstos ejemplos demuestran una propiedad importante del álgebra deBoole. óuaiquie. función de Boole puede ser expresadacomo una sumade términos mínimos (por "suma" se quiere decir la suma oR de los tér-minos). Cánsidérese ahora el complementode una función de Boole. Este pue-de Ieersede una tabla de ueidad formando un término mínimo por cadacombinaciónque produce un cero y luego haciendo la función OR de esostérminos. El complementode /r se lee así: l .fí: *Yz I xYz * xYz * xYz ryzSi se obtiene el complementode /i se obtiene la función /t: * y * z)(x 1-y * z) ft: (x * y * z)(x + y + z)(x + y + z)(x : MoMrMtMsMuDe igual manera, es posible leer Ia expresión/2 de la tabla: + + z) f z : G * y * z ) ( x + y + z ) ( x* Y * z ) x Y : MoMlM2MaEstos ejemplos demuestran una segunda propiedad importante del álge-bra de Boole: cualquier función de Boole puede expresarse como un pro-ducto de términqs máximos (por "producto" se implica el producto AND delos términos). El procedimiento para obtener el producto de términosmáximos directamente de una tabla de verdad se logra de la siguientemanera: fórmese un término máximo para cada combinación de variablesque produzcanun 0 en la función y luegoforme la función AND de todos lostérminos máximos. A las funciones de Boole expresadas como una sumade términos mínimos o producto de términos máximos se les dice queestán en forma canónica. S u m a d e t é r m i n o sm i n i m o sSe había dicho antes que para n variables binarias, se pueden-obtener2 términos mínimos diferentes y que cualquier función de Boole puede 5l
  • 62. 52 A L G E B R AD E B O O L EY C O M P U E R T A S O G I C A S L CAP,2 expresarsecomo una suma de términos mínimos. Los términos mínimos cuya suma define la función de Boole son aquellosque dan el 1 de la fun- ción en una tabla de verdad. como la función prruá" ser 1 ó 0 para cada térm^ino-mínimoy -ya que hay 2" términos mínimos, se pueden carcular las funciones posiblesque puéden formarse con n variabrés it. ¡r_ gunas veces es convenienteexpresar la función de Boole ""-o en Ia forma d.e suma de términos mínimos. si no está en esta forma, se puede Ilegar a ella expandiendo primero.la expresióna una suma de términos AND. Luego se inspeccionacada término pára uer si contiene t"d". i; variables. Si le hace falta una o más variabreé, aplica la función Áñt;;" se una expresión tal como x I x, donde r sea una de las variables fartantes. El siguiente ejemplo aclara este procedimiento. EJEMPLO .2-4: Expresa¡ la función de Boole F : A + B, C como suma de términos mínimos. La función tiene tres variables: A, B y c. como el primer término A no tiene las otras dos va¡ia- bles por tanto: A : A(B + B): AB + AB, Como la expresión carece de una variable: A:AB(C+C,)+AB,(C+C,) = ABC + ABC + ABC + AB,C, El segundotérmino Bc carecetambién de una variable: BC : BC(A + A): AB,C + AB,C Combinando todos los términos se obtendrá: F: A + B,C : ABC + ABC + ABC + ABC + ABC + ABC Pero como ABc aparecedos veces,y de acuerdo al teorema 1 (¡*¡: ¡), es posible quitar uno de óllos. Rearreglando tér- los minos en orden ascendente obtendrá finalmentei se F: A,B,C+ AB,C,+ AB,C + ABC,+ ABC m t + m 4 + m s+ m u * m , Es conveniente algunas veces, expresar la función de Boole cuandoestá compuestade una suma de términos mínimos por medio de ra siguien-te forma simplificada: F ( A ,B , C ) : ) ( 1 , 4 , 5 , 6 , 7 ) El símbolo de sumatoria I implica los términos a los cuales se leslplica la función OR. Los térm-iios entre paréntesisson los términos míni-
  • 63. s E c .2 - 5 FORMAS CANONICAY NORMALIZADA 53mos de la función. Las letras entre paréntesisa continuación de la F for-man la lista de las variablesen el orden tomado cuando el término mínimose convierteen un término AND. Productode términos máx¡mosCada una de las 22 funciones de n variables binarias pueden expresarsecomo un producto de términos máximos. Para expresar las funciones deBoole comb un producto de términos máximos se debeprimero llevar a unaforma de términos OR. Esto puede lograrse usando la ley distributiva ¡ *yz-- (x*y)(¡ *z) y si hay una variabler faltante en cada término OR sele aplicarrí la función OR conjuntamente con ff. Este procedimientoseclarifica por medio del siguiente ejemplo: EJEMPLO 2-5: Expresar la función de Boole F:xy*xz como un producto en la forma de términos máximos. Primero con- viértase la función a términos oR usando la ley distributiva: F: xl I xz : (xy + x)(xy + z) : (x * x)(y + x)(x + z)(y + z) - (x t yXx + z)(Y + z) La función tiene tres variables:x, y y z. A cada término oR le hace falta una variable, Por tanto: x + y : x + y * zz : (x * y * z)(x I Y * z) x + z : x * z * yy : (x I y -l z)(i + y + z) y + z : y + z * xx : (x 4 Y + z)(x + Y + z) Combinando todos los términos y quitando aquellos que aparez- can más de una vez se obtendrá finalmente: F : (x * y * z)(x + y + zl(x -r y * zl(x * y + z : MoMzMqMs una forma convenientede expresaresta función es de la siguien- te manera: F(x,y,z): fI(0,2,4,5) El símbolo de producto II denota la aplicación de la función AND a los términos máximos. Los números teptesetttanlos términos máximos de la función. Conversión entre las formas canónicas El complementode una función expresadacomo la suma de términos mí- nimos es igual a la suma de los términos mínimos faltantes de la función orllinat. E"stoúltimo es debido a que la función original es expresadapor
  • 64. A L G E B R A E E O O L EY C O M P U E R T A S O G I C A S D L CAP. 2 aquellos términos mínimos que hacen la función igual a r mientras que un complementoes ul 1 para aquellostérminos mínimos en que Ia función es un 0. Como ejemplo considérése función: la F ( A ,B , C ) : X l , 4 , 5 , 6 , 7 ) Esta función tiene un complernentoque puede expresarse así:t F(A, B, C) : )(0, 2,3) : mn * m, * m, Ahora si se obtiene el complementode F por el teorema de De Morgan obtendremos una F de manéra diferente: F : (mo I m, * mt) : m[. mL. m: MoMzM3: fI(0, 2, 3)I La última definición se de¡iva de la definición de los términos mínimos y términos máximos que figran en la Tabra 2-3. De i" t"¡tu, .ú;; qr; es válida la siguienterelación: ".II ^j: M¡ Esto es, el término máximo con suscrito j es un complemento de un tér-t mino mínimo con el mismo suscritoj y vióeversa.II , El último ejemplo demuestra Ia óonversiónent¡e una función expre- sada como una suma de términos mínimos a su equivalente to de términos máximos. con- un. argumentosimilar se como produc- mostrará que laI conversiónentre el producto de términos máximos yi minos mínimos es similar. Se estableceahora ü **" de los tér_ pro""¿imiento de con- versión general. Para hacer la conversión de "" rir-"i lanónica a otra, intercámbieselos símboros ""u I v II y lístese que fal_ tan en la forma original. Comñotro ejemplo,la función: "qu"iiá.-ntmeros F(*,y,2): II(0,2,4,5) se.expresa como producto de la forma de términos máximos. su conver_ sión a la suma de términos mínimos será: F(r,y,z): )(1,3,6,7) Nótese que para poder encontrar los términos faltantes, se debe tener en cuenta que el número total de términos mínimos y tr;;i;o. 2n en donde n es el número variable binario en la -función. máximos es Formas normalizadas Las dos formas del álgebra de Boole son formas básicas que se obtienen al leer la función de la tabla de verdad. n.tu. io.-u. ,,iuj ,uru-ente son las que tienen el menor número de literales d"tú;-"-i; cada término mínimo o término máximo, debe contener por definiciónl Ldos las varia- bles complementadas no. o otra forma de expresar ras funciones de Boole es la forma normariza- do. En esta configuraiión, los términos que forman la función deben con_
  • 65. I LOGICAS 55 OTRAS OPERACIONESs E C .2 - 6 Hay dos tipos de formastener uno, dos o cualquier número de literales,roitnufir"¿as: la suma de productosy el producto de sumas que contiene térmi- La suma de prod,uctos una expresión de Boole es o más literales cada uno Lanos AND llamados t¿rÁi"ot producto.de unosun-¿a denota la apti"áciá" ¿"ru función oR de estostérminos. un ejemplo productos es:á. tr.tu función eipresada en suma de Ft: ! * xy * xYz uno dos y tres literalesEsta expresión tiene tres términos producto de;J; respectivamenteSu suma es en efecto una operación oR r"^;, p r o d u c t o d . e s u m a s e s u n a e x p r e s i ó n d e B o o l e q u e c o n t i e nnú-é r m i - Jn et puede tener cualquiernos OR, llamados tirÁ¡iát i"io. Cada términomero de literales. ,Át ;;;á;;;; áenota la aplicació1 de 11 función AND a ttt-inos. Un de una expresión en producto de sumas es:".to* "j.-pto Fz: x(Y+ z)(x* Y * z* w) y cuatro literales cada La expresióntiene tres términos suma de uno, dos uno. El producto El uso de las palabrasproducto y "r"ü "pltación-AND. AND y el p-roducto sutna se estableced;id" ; la simi¡t,ud de la operación OR con la suma áiitÁ¿t]"" (multipliácián) y la similitud de lá operación aritmética (adición). UnafuncióndeBoolepuedeSerexpresadaenunaformanonormali- zada.Por ejemPlola función: F 3 : ( A B + c D ) ( , q n + c D ) cambiarse a una no es ni surna de productos ni producto de sumas Puede forma normalizadr;;;á; la ley distributiva para quitar el parentesis: Ft: ABCD + ABCD 2-6 OTRAS OPERACIONES OGICAS L cuando los operadores binarios AND y oR se colocan entre las dos variables y !+yrespectivamente t y y, ellas iorman las funcionesde Poole xy é."".iubt..ió previarnente que hay 22 funciones de n variables binarias para dos variables,i-Z númeio de funcionesde Boole posiblese-s^16 p.ri""t" las funciones AND "l y OR son solamente dos del total de las 16 fun- ;ilr";; posibles for-udu. do, variables primarias. Sería muy instruc- "o., 14 funciones e investigar sus,propiedades tivo encontrar las otras Las tablas d" ;; i;t- i6 f,r.t"iott"s"formadásóon dos variables ";;á;d binarias x y !,." ri.f"" la Tabla 2-5. En esta tabla, cada una de las 16 po- "" columnas Fo a F,r-i"prr.."tan una tabla de verdad de una función las funcionesse de- sible para las dos u"rüb1"" dadas x y yNótese.que que pueden ser asig- terminan a partir d; l;. 16 combinaóiott". binarias, símbolooperador nadas a F. Algunas de las funcionesse muestran con un pói ej"-plo, F, .upr*enta la tabla de verdad para una AND y Ft represen-
  • 66. I Tabla 2-5 Tablas de verdad para las 16 funciones de dos variables binarias Y v Fo Ft F2 F3 F4 F5 F6 F7 Fs Fs Fto F,, F,z F,¡ Ft. F,, 00 0 0 0 0 0 0 0 0 I I I I I I 0l 0 0 0 0 I I t I I I 0 0 0 0 I l0 0 0 I I I I I 0 0 I I 0 0 I I ll 0 I 0 0 I I 0 I 0 I 0 I 0 I 0 I 0 I 0 I Símbolo operador o + ú c f I ta la tabla de verdad para la oR. Los símbolos operadorespara estas fun_ cionesson (.) y (*) iespectiva-".ri* Las 16 funciones lisiadas Luu.de verdad pueden ser expresa- das algebraicamente.pormedio "*u expresio.ru. de a"- go;lJ]n.to se puede ver en la primera columna ae la rabiá 2-6. Las expresiones Boole de tadas están simplificada. lis_ -i"iÁJ".r?,...o de rite¡ares. "t Aunque cada función puede .", res de Boole AND, oR v ñot, en t¿rminou de ros operado- "rp""."dapara operadores especiales para expresa¡ no poder asignar símboros ";-itü;;"ón otras las operadoresse listan funciones. Tales símbolos t" ."guiráu ¿" r" i"¡l"l_0. "rt "ol-ürru si., embargo, Tabla 2-G Expresionesde Boole para 16 funciones de dos variables Funcionesde Boole Símbolo Nombre Comentarios operador Fo:0 Nulo Constante Ft=x! binaria 0 x.y AND Fz = xy ryy x/v Inhibición r pero noy Ft: * Trasferencia x F¿ = xY y/, Inhibición y pefo no ¡ Fs: / Trasferencia F6= xy+ xy v x@y OR-exclusiva F 1: x I y r óy perono ambas x+y OR Fr: (x + y) xóy xIv NOR Fg= xy * xy No-OR xoy Equivalencia* Frc: / r igual ay v Complemento Noy Ftt=x1y, x Cl Implicación Siy entonces.r F,, : ,, x Complemento No¡ Fn:x*y x)l Implicación Si r entoncesy Ftq: (ry) xlv NAND No-AND 4s=l Identidad Constante binaria 1 *Equiualenciaesconocidatambiéncomoigualdad,Ñ. 56
  • 67. LOGICAS 57 OTRAS OPERACIONESsEc.2-6 oR-todos los símbolos nuevosimostrados, con excepción d9J símbolo de la por parte de los.diseñadores digitalesexclusiva O, no.ott á. uso común su correspon- Cada una de las funcionesen la Tabla 2-6 se lista condiente nombre V .ot"""l"tio que explica su función de forma simple. Las io n listadas pueden subdividirse en tres categoias: ""io""s 1. Dos funcionesque producen una constante0 ó 1 2. Cuatro funciones con operaciones unarias de complementoy tras- ferencia. 3. Diez funciones con operadoresbinarios que definen ocho operacio- nes diferentesAND, ÓR, NINO, NOR, OR-exclusiva,equivalencia, inhibición e imPlicación. cualquier función puede ser igual a una constante,pero una función pro-binaria püede ser igual solamente a-1 ó 0. La función complemento complemenioá"." de cada una de las variables. A Ia función que es y.arg";l "f lá váriable de entrada se le ha dado el nombre de trasferencia ;d"" t" variable x ó y es trasferida_ través de compuertas que forman- la aflnción sin cambiar su valor. De los ocho operadores binarios, dos (inhi-trición e implicación) son usadospor los logistas,perofnuyfara vez se usanen lógica dL computadores.Los óperadoresAND y OR se-han mencionadoconjuirtamente con el álgebra de Boole. Las otras cuatro funciones se usanmucho en el diseño de sistemas digitales. La función NOR es el complemento de la función oR y su nornbre esuna contracción de not-OR. De manera similar, NAND es el complementode AND y es una contracción de noü-AND. La OR-exclusiva, abreviado yyXOR ó EbR es similar al OR pero excluye la combinaciónde ambos xigo"l u 1. La equivalencia es una función que es l,cuando las dos variables.;;ig""I.., esdecir, cuando ambas son cero o ambas son 1. La OR-exclu-;i;;; la ¡"nción de equivalencia son complelrentarias entre sí. Esto puedeser v-erificadofácilmente al inspeccionar ia Tabla 2-5. La tabla de verdadpá.u tu OR-exclusiva es Fo y paf la equivalencia-es Fn y estas dos fun-iio.r", se complementan Por está razón la función de equivalenciase-- "ti.ó "i. llama a menudo NoR-exclusiva, es decir oR-exclusiva NOT. ñiárg"bra de Boole tal como se ha definido en la Sección2-2, tiene dos operadore-s binarios que nosotros hemos llamado AND y OR y el operador unario NOT (complemento). De las definiciones, se ha deducido un número de propiedades dó estos operadoresy se han definido ahora otros op€ra- dores binarios en términos de los primeros. No hay nada especi"l -u:T.." d.t ( este procedimiento. se hubiera podido comenzar con el operador NOK i ) por ejemplo, para posteriormentl definir AND, OR y NOT en términos del iti-üto.Nó ob.t"trt", estas son buenas razones para introducir el álgebra y "lo-t" de BOOIede la fOrma que se ha hecho. LOs Conceptos"a.nd", "or" son familiares y la genie los usa día a día para expres_arideas lógicalr 49"- ;Á, lo. postuiadosie Huntington reflejan la naturaleza doble del álgebra haciendo-énfasisen la simetría de * Y entre sí
  • 68. 2-7 C O M P U E R T A SL O G I C A S D I G I T A L E S como las funcionesde Boole se expresanen términos de operaciones AND, oR y Nor, es más fácil llevar a cabo una función de Boole con esre tipó de compuertas.La posibilidad de construir compuertaspara las otras ope- raciones lógicas es de interés práctico. Los factoresque van a ser valori- zados cuando se considera la construcción de otros iipos de compuertas Iógicas son (1) la factibilidad y economíade producir la compuerra con compuertasfísicas, (2) la posibilidad de expandir Ia compuerta a más de dos entradas, (3) las propiedades básicas del operadorbinario tales como conmutatividad y asociatividad y (a) la habilidad de la compuerra para Ilevar a cabo las funcionesde Boole por sí solaso conjuntamentecon otras. De las 16 funciones definidas en la Tabra 2-6, dos son iguales a una constante y las otras cuatro se repiten dos veces.euedan solamentediez funciones para ser consideradascomo candidatas pu.u lógi- cas. Dos de ellas, la inhibición e implicación no son conmutativaso a*- "o.rrp.rertas ciativas y por tanto imprácticas de usar como compuertaslógicas norma- lizadas;Las ot¡as ocho:complemento, trasferencia,AñD, OR, ñAND, NOR, oR-exclusiva y- equivalenciase usan como compuertasnormalizadár p"rá el diseño digital. Los símbolos gráficos y las tablas de verdad de las ocho compuertas se muestran en la Figura 2-5. Cada compuerta tiene una o dos entradas variables designadascomo r y y y una variable de salida binaria desig- nada como F. Los circuitos AND, oR e inversorfueron definidosen la Figü- ra 1-6. El circuito inversor invierte el sentido lógico de una variable binaiia y producela función NoT o complemento.El círculo pequeño la salida del a símbolo gráfico de un inversor implica un complemuntotagi"o. El símbolo triángulo designa para sí solo un circuito sepárador(buffér). un circuito separador produce la función de trasferenoa pero no produce ninguna operaciónlógica particular ya que el valor binario de la salida es iguál al valor binario de la entrada. Este circuito se usa solamentepara amplifi- cación Ce señal de potencia y es equivalentea dos inversoresconectatlos en cascada. La función NAND es el complemento la función AND tal comose in- de dica por el símbolo gráfico que cons.iste un símbolo gráfico AND seguido en de un pequeño círculo. La función NoR es el complem"ito d" la funciói oRy ylq un símbolo gráfico oR seguidode un pequeñocírculo. Las compuertas NAND y NoR se usan mucho como compueriaslógicas normalizadasy dehecho son más popularesgy9_!ascomp.,eria. AND toR. Ello se debe a quelas compuertasNAND y NoR puedenconstruirsefácilmente con transisto-res y ademásporque las funciones de Boole pueden llevarse a cabo fácilmen-te con ellas. La compuerta oR-exclusiva tiene un símbolo gráfico similar al de lacompuerta oR excepto por una línea curva adicional del lado de la entrada.La equivalenciao compuerta NoR-exclusiva es el complementode la oR-exclusiva de la manera como indica un pequeñocírculo áel lado de la salidadel símbolo gráfico. 58
  • 69. Nombre Símbolo Función Tabla de gráfico algebraica verdad x-----ñ 00 0 AND | )-F F:x./ 0l 0 v -------l-/ l0 0 ll I 0 OR i--1- F:x*v | 0 I l F .Inversor " ->- F F:x, 0lt ll0 Separador --)-. F:x x-----ñ. NAND I F_-F F:(xy) )-----l-/ ¡ =-ñ. 00 I NOR I >--F F:(x+y) 0l 0 , -----1-/ l0 0 ll 0 x --1]- F: ry I x/ 00 0oR-exclusiv¿ F 0l I (xoR) v-+l-/ :x@Y l0 I ll 0 ri xNoR-exclusiva F : ry + xy o Jf_. :xoy y---lLJ- equivalencia Figura 2-5 Compuertas lógicas digitales 59
  • 70. 60 A L G E B R AO E B O O L EY C O M P U E R T A SO G I C A S L CAP.2 E x p a n s i ó na e n t r a d a s m ú l t i p l e s Las compuertasmostradas. la Figura 2-b a excepcióndel inversor en -una y el sepa-radorpueden expandirse más de dos entradas. -binaria " puede expandirsea múltiples entradas si la operaci¿n "o-puárü que repre_ senta es conmutativa y asociativa.Las operaciones AND y oR dehnidasen el álgebra de Boole tienen estas dos própiedades. pa¡a ia función oR se tiene: **y:y+x conmutativo y (x + y) * z: , + (y * z): x * y * z asociativolo cual.indi_cgque las compuertasde entrada puedenintercambiarsey quela función OR puedeextenderse tres o más variables. a Las funcionesNAND y NoR son conmutativasy sus compuertaspue-den expandirse para más de dos entradas si se tiene en cuenta que la ope-ración se modifica un poco. La dificultad es que i".-"pár"a"r"" N¡ñií vNOR no son asociativos,es decir, (r t g J l)-* ll;i-;;, como se ve acontinuación: (xly)It:f (" + y), + ,f,: ( x r y ) 2 , : x z ,+ y z , xl}!z):1" + (y + ,),1,= x,(t * z): x,y r x,zPara vencer esta dificultad, se define u.na compuerta NoR múltiple (óNAND) comouna oR complementada AND). e"i, poi J"rirri"iose (ó tiene: xlyl,z:(xty*z) xlylz : (ry2)Los..símbolosgráficos.de las compuertas de tres entradas se muestran enla Figura 2-7. Al esc¡ibir operaciones con NoRv NÁñotener en cuenta el co¡recto rso del paréntesis pu." i-piitrr se debe ""larcada la secuenciaadecuadade las compuertas. para demostrar lo anterior considéreseel ci¡- l . rl y ) I r : ( x * , r , ) z , Figura 2-6 Demostración de la no asociatividad del operador NO_O; (xtry)l,z x(y!z) +
  • 71. I ____ñ. x--ñ I ___- (.r r r, *:) I --{ p- (.r.rz) )o_ z ---L_./ z -----l-./ (a) CompuertaNOR de tres entradas (b) CompuertaNAND de tres entradas A B C -- F = |(ABC) (DE)l ABC + DE (c) Compuertas NAND en cascada y compuertas NAND Figura 2-7 Compuertas NOR en cascada y de multi-entrada debeescribir- cuito de la Figura 2-7(c).La función de Boole para el circuito SE ASí: : F :I(A B C )(D E )f ABC+ DE Esta mues- La segundaexpresión se obtiene del teorema de De Morgan tru q.,1 se puede ,"ilii^, una expresión en suma de productos por medio las compuertas de co*prrertas NAND. Posteriormente se tratará sobre NAND v NOn en las Secciones 3-6,4-7y 4-8 Las compuertasQR-exclusiva y de equivalencia- son ambas conmuta- tivas y asociativ". y prr-aen extánderse a más de dos entradas Sin comunes las compuett"i OR-"*clusiva de multientrada no son "-¡urÉo punt O" desde el de-ior ciicuitos. En efecto, aun una función de dos entrad". ," .r..rut*ente con otro tipo de compuertas Así "i.ü -íunciones la definició., a" "orr"i.rry" debe modificarse cuando se expande a ""iu. La función oR-exclusiva es impar, es decir, es igual más de dos variables. impar de unos La fun- a 1 si las variabler-d" á"1."¿a tienen un número va- en una función por es decir es -igual a 1 si las "quivalencia "i¿n-¿" de entrada tienen un número riables par de ceros La construcción de F=Yoy@z 0 00 0 0 0l I (a) Usando compuertas de dos entrad¿ 0 l0 I 0 tl 0 --t{-. 00 I " ____# .t ---H-/ >- t = Y +.1+ : 0l 0 z l0 0 ll I (b) Una compue¡tade tres entradas (c) Tabla de verdad Figura 2-8 Compuerta OR-exclusiva de tres ent¡adas 6l
  • 72. A L G E B R AD E E O O L EY C O M P U E R T A SO G I C A S L CAP.2 una función oR-exclusiva de t¡es entradas se muestra en la Figura 2_g. Esto último se realiza normalm".,Ja-"orr""tando en cascada compuertas de dos entradas como se muestra en (a). Cr¿n.urn".rt., se puede repre_ sentar con una sola compuerta de tres entradas como se irústra Gi . La tabla de verdad en (cj indica q". ü,"iiáá F es igual a 1 "; "ruru,uni" si solamenteuna entracraes igual a 1 o si todas las entrádas son igual a 1, es decir, cuando el número total de unos de las variables de entrada es impar una ulterior discusión .ob.e el on-"*r*i;;-i;"qrivalencia se verán en la Sección4-9. 2-8 F A M I L I A SD E C I R C U I T O S N T E G R A D O S I L O G I C OD I G I T A L E S El circuito integrado se introdujo en la Sección 1-g, donde se dijo que los circuitos digitales se construíán invariablem"r,t"* dos. Después de haber tratado varias compuertas integra_ "i.cuitos lógicas digitales en la sección. anterior, se está en posición de presentar las compuertasde cir_ cuitos integradosy de_discuti, ..r. propiedades g"""*1"..- . Las compuertas digitares de .ir",rito. i"t"l.uáo.- r" clasifican no solamentepor su opu.ación lógica, sino por ra faniiria áe lógicos, específicos la cual pertenecén. cada familia a tiene un "lr"rrito, electró_ circuito nico básico propio, médiante el cual se desarrollan ru.rcio.res circuitos y digitales- más complelos,El circuito beri.o en cada puerta NAND ó una NoR. Las compuertas famiria es o una com- elect¡ó.ri"u. ,r.ád"s en la cons- trucción de circuitos básicos-seusan para determinar el nombre de la fami- lia lógica. Hav muchas familias ió;ü;d" circuitos integradosdigitalesque han sido introducidos comercialménte. Aquelras que han alcanzadobuena popularidadse listan a continuación. TTL Lógica de transistores (transistor-transistor logic) ECL Lógica de acoplamiento de emisor (emitter-coupled logic) MOS Semiconductorde óxido de metal (metal-oxide semicon- ductor) cMos semiconductorde óxido de metal complementario (com- plementary metal_oxide semiconductor) I:L Lógica de inyección integrada (integrated_injection logic) La TTL tiene una lista extensa de funciones mente la familia lógica más popular. La digitales y es común- ECL .; ;.;-"";-sistemas que re_qureren operaciones alta velocidad. de "r" Lo. Mós;l;i ur"r, en cir_cuitos que requieren alta densidad de componentesy la CMOS se usapara_s-lstemas requierenbajo que consumo de poder- " El análisis de ros circuitos ere"t.ár,icos ¡¿Jicos- cada familia rógica ense representaen el Capítulo 13. El lector que está familiarizado con elec_trónica básica puede róferirse.at capiiut" it con er fin defamiliarizarru con estos circuito. ";;;;;;;;,se limitará Aquí la discu_ "iici.¿nicos.
  • 73. s E C .2 - 8siónalaspropiedadesgeneralesdelasdiferentescompuertasencrrcul.;;:i"t" g;"dfs disponibles comercialmente los tran- LOGICO IGITALES 63 F A M I L I A SD E C I R C U I T O SN T E G R A D O S I D l Debido u ru urtuáJ"tiá;e con l1 qü. puedatt:"t -f1b-tl:udossistores con MOS ; I;il;t;. dg: fuyiliás se usan principalmente^-nllf en lasfunciones LSL Las ;;;t; i;milias TTL, BCL v 9y9S se usan com- d. .o.npnertasMSI v. SSI. Las compuertas y ";;; ;;;ñ;o LSI pequeñode compuer-puertas SSI son uq""ff"tq"e contienen un número de circuito .r, Ia Sección 6-2) en una pastillatas o flip_flops (preJe-nl"áu. sSI es el de_circuitosen un componenteintegrado. El límiteáJ*--.ro por ejemplo Una n"ttifl" q" t1 tlltll"snúmero de patillas de la pastilla una yapuede alojar solamente cuatro tornptt"tt"t de dos entradas cada 3 patiila^sexternas: dos para entradas v una que cada compu"tti ;;t;tit; patillas restantes para la salida,.p"; á;;;; totai de 1.2patillas Las dos potencia a los circuitos se usan para el u-i]litto de 2-9 Cada circuito Algunos SSI se muestran eT la Figura "i,c"iiot pa*till" d9 f,a o 16 pati[as Las patillas se nu- está encapsrrluao cone- "i""iu at la pastilia y se especifican las nteran a lo largo d; bt*¿5; üáát áib":udas áentro del circuito xiones que pueden hacese Lu "otpi"it* to ptt"d"tt verseya que en la para i"r**áti¿" totut"tt"l integrado son at l" forma ilustrada en la Figura realidad el circuito integrado aparece t-t. por la de- circuitos integrados TTL. se_distinguen_comúnmente numérica t,u designación .e.ie s¿óo v z"+oo. signación nrr*¿ri.u^i"-t.orrro ra "o" int"g.udo. están numerados de la serie ?400 implica que los "irÑár fabricant"ei^ ti"""" clrcuitos integrados TTL 7 400,7 40I, Z¿Ozetc.Ñ*""1 como la serie disponibles iilu*i" ¿t"ignu"io""t tuméti"ut tales "o,, n*J"tffi;ra ssl. El ?404viene con cua- 2-9(a) ilustra dos circuitos TTL y io. terminales marcados v¿6 tro compuertas ÑÁNO de 2 entra¿".. un voltaje GND son p"r" r""p"inf* la fue.ntedel poder que requieren -a" de 5 voltios para la adecuadaoperaclon La Figura El tipo ECL;;;;;;;" -gcL. a"1g"a 99-9 la serie 10000 t" El" 10102viene con cuatro compuertas 2_g(b) muestra ¿"""";r."ii"" NoR de 2 entradas. ñót"." que la .o-p.r"*u ECL pry{e tener dos entradas, pu"u-ü r""ción oR, (pin 9 del circuito una para la función Ñon y Ia otra OR- integrado 10102).iii .ir*iil i.,i"gr"ao i0i0? contiene tres compuertas Ia üri¿"t á" t"a" compuerta La otra da exclusiva, .n.*tJtui; h;;á"t Las compuertasEcL tienen tres función ¿" NOn-e*"jrr".i.r"o ó"iualencia. por lo ge- i v"" t" conectan terminales ot" tiilil.itto-JJn9a"t-1" - ;";;;i;t í" v v* a un voltaje de. 52 voltios 4000se muestran en la Figura 2-9(c) Los circuit*ai{óbi"-iá-."ri" de cuatro entradas d"t ;;;ÑJl" Solamente ." prt"iut á"orro¿u ry91 seis circui- ñtit"tio" d";;iil."; en el 4002 ¿"¡ia"?l integrados tienen dos terminales "tl-o-tg,::ntiene tos separador". &Jfi"r). Ámbos circuitos nr l"tirinat marcado V" requiere sin uso, *ur."ai"Ñ?(tá g a t5 íoltios y vss comúpmente-seconecta "o"e*i¿"i un voltaje au .rr*i.riJro d" a tierra.
  • 74. r vcc vcc t4 13 t4 13 23456 7 34s67 Tie¡ra Tierra 740<t-Seisinverso¡es 7400-Cuatro compuertasNAND de dos entradas CompuertasTTL vccz vccz 16 t5 tó 15 8l vcct vre vcct NC Vte 10102-cuatro compuertasNoR de dos entradas 10107-Tres compuertasoR_exclusiva,/NoR (b) Compuertas ECL voo NC NC t4 13 16 13 12 123456.7 34567 zss NC l/ss voo 4002-Dos compuertas NOR de 4 entradas 4050-Seis separadores (c) CompuertasCMOS Figura 2-9 Algunas compuertastípicas en circuitos integradoa
  • 75. Lógica Positiva Y negativa cada compuerta puede tener unoLa señal binaria a la entrada ó salida ded e d o s v a l o r e s , . * . " p t o - A t " a n t e l a t r a n s i c i ó n E l doso r d e u n a s e ñ a l r e plos - v a l valores de señal a r esenta lógica r v oiroü;;;b:, óoÁá .. De- "rdos valores lógicos ;;;";;; dr; tipos -de-señiles asignadasa la lógica ".ignan de Bóle, un intercambio debido al principio ¿""i""á".fia"d e-nel alge,rala asignación de un á"-"""a1 resulárá en una función dual ""f"t binaria mostrada en la Figura considérese to, áo, ualores de la señal2_10.un valor debe .;; -;y;. que el. otro ya que tienen que ser diferentes como H (High) y el nivelpara poder distinguir"ñ.Oá"ignl.. .t "l*í alü para la asignaciónde la lógica.bajo como ¿ (l,owl. ñ;;-d*;il;rnativas Valor Valor Valor Valor lógico señal lógico señal 0 (b) Lógica negativa (a) Lógica Positiva tipo de lógica Figura 2-1O Asignación de amplitud de señal v la lógica l como se muestra en la Escogerel nivel alto H para-representar positiua; Fisura 2-10(a)v -ái""i" el cual se define e"lsistema de lógica ró gica 1 de la manera. ilustrada Ia d"J;*;r^;i i-ü;;-r;r;;"tar _en. "ií"í- -;ái; áái .""t se define el sistema de lósica nesattua ñigri""i_to(b) poT adecuados que ambas seña- ya Los términos pos¿¿¿uos negatiuos son y no- es Ia polaridad de las señaleslo les pueden r", po"iiüto-"?g"ti"Try; lógicos que determina el ,*r.;i l;;i;; ;i;" la asignación de los valores las señales á.-u.rr".do a las amplitudesielativas.de Las hojas t¿."iJ". áI-;.;;;il;.;.ión de datos de los circuitos integra- de lógica 1o lógica 0 sino dos definen funciones digitales_no-en.tárminos al usuario Ia oportunidad de usar en término, a" ,,iuei"e.?; t. se le deja las asignacior,". po.iiiá i *t+i"i ní ta Tabla 2-7 se listan los voltajes para tres familias de circuitos integrados de nivel alto (I{) V nl.r"f Éajo-(L) Tabla 27 Niveles HyL en las familias de CI lógicos (V) Nivel alto de./oltaje(v) Nivel bajo de voltaje Tipo de familia Voltaje de tuente (V) Rango TíPico de CI Vcc= 5 2,4- 5 3,5 0 - 0,4 0,2 TTL -1,9- -1,6 -1,8 V¿¿: -52 -0,95- -0,7 -0,8 ECL 0 Voo:3-I0 Voo Vpo 0-0,5 CMOS lógica 0 Iógica 1
  • 76. 66 ALGEBRA BooLE coMPUERTAs DE Y LoGIcAs cAP,2 lógicos digitales En cada familia hay u-n rango de varoresde voltaje queel circuito puede reconocercomo nivel alto o ,i*J-u":álñt u"ro. típicoel que se usa más comúnmente.r," es üui"-á" r". iorrr;". de sumi_nistro como referenciapara "á"-¿. Á_iii.. ""J" TTL tiene valores típicos ¿" ¡i: s,s voltios y L:0,2 vortios. ECLtiene dos valoresnegativose" a: 9¡i ¿: _-i¡;"íriár. ñár.se que pesarde ser de dos voltajes ,,egutivos"Li" a -g. compuertascMOs pueden usar un uolt"¡e "1,"""."^-i,b.i", au-.u-inirtro voo en el rangovoltios con voltaies típicos d;;; de 3 a 15 id ,,oltios. lár" u"ior", de ra señalCMOS son función ¿el voltaje á.-r,ririi.rro. en con H : Von y L:0 voltios.ffi,-"X;i:l S,f:"ffll"dá"-;;j" üri**,i ",f ] negativa sein- Después del anterior planteamiento, se hace necesariojustifica¡ los símbolos lógicos usados p". rár- integrados gura 2-9 Tómeseoor ejemplo,una "ll;;;". compuertas mostrados en la Fi- de la.7400. El diagramá de"b.loiuá ;;h del circuito integrado .l-pu".t" se muestra en ra Figura2-11(b).La tabla de verdad a"l r"b¡.á"teja de especificaciones de la compuertadada en la ho- se muestra en la Figura 2_II(d. Esto especificael Tabla de ve¡dad en (b) Diagrama de blooue té¡minosdeHyL. de la compuerta x---ñ /______1. lF_: ( c ) Tabla de verdad (d) Símbolográficopara la para la lógica compuertaNAND de positiva; lógicapositiva. H:T,L:0. (e ) Tabla de verdad ( f ) Símbolográficopara de lógica negativa ra compuertaNOR L:r,H:0. de lógicanegativa. Figura 2-11 Demostración de lógica positiva y lógica negativa
  • 77. LOGICO IGITALES 67 DsEC.2-8 F A M I L I A SD E C I R C U I T O SN T E G R A D O S I con H con un valor típico de 35comportamiento físico de la compuertav o l t i o s y L d e 0 , 2 v o l t i o s . E s t a c o m p u e r t a f í s i c a p u e d e f u n c i de lar asig-o ona com NOR dependiendouna compuertaNAND ó como una compuertanación de la Polaridad lógica positiva cort La tabla de verdad de Ia Figura 2-11(c) asumeH:t y L:0. nf .oriilr* lalablá de verdadcon las tablas de verdaddela Figura 2-5, se reconoce que se tlqt-t-d" una compuerta NAND EI sím- lógica positiva se muestra enbolo gráfico p"r" .,.ru-.omiuerta .NAND de adaptadopreviamentei"^ñiEirr"- z_-111¿¡ e. similar a la que se ha y compuer- Ahora, considérese una asignación de lógica positiva a esta tábla de verdad mostradata física con L:1 ;;:ó.-ñir".uttaáo "."tu que representala funciónen Ia Figura Z-f1(ei.--Esta tabla se. reconoce N o R a p e s a r d e q . . " , . , , . e n t r a d a s e s t é n l i s t a d a s a l r e v é s .la lFigrrra2-11(f) c o E símbolográfi se muestraen para una compuerta-Ñon ¿" lógica negativa e.tttada y salida designan un indi El pequeñotriangulá e";i* ui"-*¡r.s áe cador d,epolaridad,.lOr*"".iq de este indicadór de polaridad en las en- la tradas y salidas i"di;-ñ;-ia lógica ttág"iiuu se asignáal terminal Así como NAÑD de Iógica positiva o misma compuerta fisica puede funcionar"o es completa- como NOR ae rogiá neiativa. El uno dibujado en el diagrama mente dependient" i;-i;";:;ñ;til J" pát".i¿ud que el disenador desea emplear. D e m a n e r a s i m i l a r , e s p o s i b l e d e m o s t r a r o u e . l - anegativaóLa cmisma t i v a NoRdel gi aposi es la mism" ii"i* q"" la NAND ie lógica "ornp,r.irJ AND y OR o entre las compuertas relación es válida e,,te las compuertas ne- oR-exclusiva y la il";ñI"*i". n1 cualquiár casosi seasume lógica necesario incluir el trián- gativa en cualquie, temi"ul de entrada o safida es gulo indicador de p"i;;ili;d lo l"rgo-del terminal. Algunos diseñadores " p"t" fi.ifit"r el diseño de los circuitos digi- digitales usan esta i""""""1¿" NOR y NAND. En este las compuertas tales cuando." ururi!*.iu.i"u"i""te recurrirá a otros métodos para ha- Iibro no se usará esia simbología pero se cI presentados cer diseños v Ñon Nótese oue lg¡ 2-9"o-i*J.;ÑiÑ"D gráficos de lógica positiva se en la Figura"or, se muestran con sus simbolos hubieran podido *;;;;;-;;" .i*¡olos lólicos negativos si se hubiera ""r deseado. negativa y viceversaes esen- La conversiónde lógica positiva a lógica a ceros y ceros a unos en Ias cialmente una operación que cambia-unos a que esta-operación produce entradas V satidas á.i" J"-p"erta.- Debido una función dual, todos los termlnales de una polaridad a "i ".t"¡¡^de otradaráelmismoresultadoquetomareldualdelafunciónEIresul- t a d o d e " . t " " o r r r o " r . i ó r r " . q u e t o d a s r a s o p e r a c i o n e s . Ael D s e c o neli e r t e n a N incluir v indi- ;; d.b" olvidar operacioneson v-ri.L""r.". Ad"-á", -;; "é ne- cádor de polaridad i;; símbolos gráficos cuando se asume lógica *u"uÉi de polaridad I 9l pequeño triángulo que representa un indicador tienen efectos simi- pequeño círculo.qrr" tép""enta una to*ple-"tttación el uno lares, pero srgnrrrcados diferentes, por tanto pueden.remplazarse es diferente. un por el otro, si se tiene en cuenta que su inierpretación
  • 78. 68 ALGEBRADE EooLE Y CoMPUERTASLOGfCAS cAp. 2 círculo seguidopor un triángulo, tal c.oT9 en la Figura 2-ll(f), representa una complementaciónseguida de un indicador de polaridad gativa. Los dos se cancelan entre sí y pueden quitarse. perode lóeica ne_ si se-quitan ambos, las entradas y salidas de la compuerta representarán polaridades diferentes. Característicasespeciales Las característicasde las familias de cI lógico digitales se comparan analizando el circuito de la compuerta básica"¿e cadá familia. Los pará- metros más importantes que son evaluados y comparados -*u.g"r, son fu.rorri, disipación de poder, {ego1a de propagación y de ruido. Se expli_ cará primero las propiedadesde estbs-parámétrosp".u trrego usarlos plra compararlas familias lógicasde CI. , l?l-o"f especificael número de cargos normaresque puede accionar la salida de la compuertasin menoscabai"" op"i".i*liJrmal. u.a carga normal se define como la cantidad de corrientó necesitadapara la entrada de.otra compuertaen la misma familia de cI. argu"". u""es se usa el tér- mino cargadoen vez de fan-out. Este té¡mino se*deduce del hecho de que la salida de la compuerta suministra una cantidad limitada de corriente por encima de la cual no opera cofrectamentey se dice por este caso que está sobrecargada. salida de la compuerta generalmente La se conecta a las entradas de otras compuertassimilares. cuáu cierta cantidad de potencia de la compuerta de entrada de tal -u.,"ru que ""iráj" "or,rrr-" cada conexión adicional se.agrega a ra carga de la compuerta. ,,Las ,Lglas Je I carga" se listan comúnmentepara uná familia de circuitos digitalás i nor_ malizados. Estas reglas especificanla máxima cantidaá de cJrga p".Ái- sible para cada salida de cada circuito. Al excedersela carga máxima especificadase podría causar mal funcionamiento ya que el circuito no puede suministrar el poder demandado.El fan-out es el número máximo de entradas que pueden conectarsea la salida a. rá-compuerta y se ex- presa con un númer<¡. _ Las capacidades fan-out de la compuertadeben considerarse de cuan- do se simplifican las funcionesde Ebole. Se debe tener mucho cuidado de no desarrollar expresiones que resulten en una compuerta con sobrecarga. Los amplificadores no inversores o separadosse ú."" fu* suministrar capacidadadicional de accionamientopara el caso de cargaspesadas. Disipación de potencio es la pot-enciasuministrada necesaria paraoperar la compucrta. Este parámetro se expresa en milivatios (mw) yrepresenta Ia porencia real designada por lá compuerta. El número quárepresenta este parámetro no incluye la potenciá suministrada de oiracompue-rtao seu que representa la potencia suministrada a la compuertapor la fuente de poder. un cI con óuatro compuertas exigirá de la fuentecuatro veces la potencia disipada por cada óompuerta. En un sistemadado puede haber muchos ciriuitos integrado. y ,rr. potencias deben te-nerse en cuenta- El poder total disipado en un sistema es la suma totaldel poder disipado de todos los CI. . .,Retardo de propagación es el tiempo promedio de demora en la tran-srclon de programaciónde una señal de la entrada a la salida, cuando las
  • 79. LOGICO IGITALES 69 DSEC.2.8 F A M I L I A SD E C I R C U I f O S N T E G R A D O S I toman valor Las señalesen una compuertaseñalesbinarias cambian de la salida para propag"i." a" las entradas acierta cantidad de tiempo demora de propaga"tul 9:11 t";;l;Este intervalo de tiempo se definecompuerta.EstaúltimaSeexpresaennanoseconds(ns).UnnseSlgual to;t"rt".1;1!lo,r" digital a las" viajan cre las entradas de un circr¡ito serie de toopu"tt"t Lu u-u de las demoras desalidas pasan po ¿"-ora total de propagaciónpropagación u t."u¿t de las compuertas "t t" """ com- de operaciónes importante cadadel circuito cu"nál l^ *fotiaád y el. circuito digital á"-piopug"ciónpuerta debe tener,ri" p"qrr"na demora ni"i-o t"tit entre las entradas debe tener ,r. .tt-ut ¿" "o*p""ifut """ t t"Lt"Tt3ff;adas digitales se apli- digitales en ra mayoría de los circuitos To{a1 aquellas compuer- can simultan""*""t? a mát de una -compuerta entradas externas cons- de tas que reciben .ul"""truáas exclusivamenteLas compuertasque reciben del circuito. tituyen el primer ;r;i;;l¿gica primer u¡a salida de una compuertadel al menos una entrada, a partir de y de manera el segundo nivel de -t^óq1ca nivel de lógica, "t- to"tiá"an en propaga- y top""iot"s La demora total de similar para los niveles tercero compuertapor ción del circuito is";i;lu Aé*ot" d.epropagacl"l 9:^t" "t lógicosen eI crrcuito.Así, una reducciónen el núme- el número de niveles de ,""rrtüJáonu *drr".ió-n de la demora ro de niveles lógicos dirá como de la demora de propaga- La reducción la señal y circuitái #;-J;id"s. que- lq.reducción en el ción en los circuitos podría ser más^i*p.it""t" q"t la velocidad de operación número total de compuertas"" "l "uto-át ""^ lr:::;::5:HlT:Tli*u,,,o o: a de vortaje ::d:^Tl:gado raseñar a la indeseable entrada de un áigit"t que no cause un cambio "i""it"Hay dos tipos d; ;;tJ; que debe.r considerarse. El salida del circuito. t" los niveles de voltaje de se- .rr¡¿s (DC) cp ti""dJ poi-rt.á"tui"tiá" por otras ñal. El ruido cA ?;ó;"-;i prrt* ,trutorio que puede,ver creado es el término usado para denotar una señales conmutadi;.-A"l; et ,ui¿o La ha- señal indeseablesuperimpuesta a una tt¡ut de operaciónnormal lá"n"uitl¿ad en un ambiente de bilidad de los circuitos para operar "o"- El margende ruido se expre- ruido es importaniJ;;;;¿h..^aplicaciones. puede ser -¿*iÁu señal dJ ruido que sa en voltios (V) y representa la tolerada Por una compuerta de las familias de Cl lógicos Características E l c i r c u i t o b ¡ í s i c o d e l a f a m i l i a "cuates elistan trescen p u e r t a N A NEsta a y l ó g i c a se T T L e s l a o m Tabla 2-8 D . H d muchas versiones Til ;; d" ta, -la Los tabla da tu" g".r"rut""-d" ias familias de CI lógicos "uruJi"ri.t[u. valoreslistadosSontepresentativosco,baseenlacomparación.Para .""fq"l"t familia o ut"ión los valores puedenvariar de la familia La compue,," fii normalizada fue la primera versión u *"¿ia" qrretu tecnología ha progresado. TTL. S. ;;"r* "g.ug"io;e";;;a; t"" ltti*". innovacionesque reducen la de- La TTL Schottü en un aumento de asignación de mora de propagación pero que "t"iiá j --á
  • 80. r Tabla 2-8 Características de familias de CI lógicos Familia de Fan-out Disipaciónde Demora de CI lógico potenciaen (mW) Margen de propagación(ns) ruido (V) TTL normalizada l0 TTL Schoftky l0 l0 l0 0,4 22 TTL Schottky de J 0,4 baja potencia 20 2 l0 ECL 25 0,4 25 2 o9 CMOS 50 0,t 25 3 potencia La versión.TTr Schottky de baja potencia sacrifica alguna ve_ l"J*i::.i-1111"1.i" á.p""ü;: frt",,"iu.Esra demora de propagaci¿;irt #triihil.T"H:Hriene mic_o úlrima rq oe potenciabastante ;;;; redücida. ran-outa" r" Íi:"J:,ilT,?; es I0 pero ra versióJr Ef uuirionirr, normarizada -;i;;; scnottlv á. J":" po,"n"i, Bajo ciertas condiciones un fan-outde 20. i".-"ti"."u.rrio_n", p"i;; de 20. El margen i"n., un tán_out V, 1: Tid;,..L":", O":_0,4 conun valortÍpicode lV. *o""11,"#if""3;"* delaramiii" Éór.".l; ;;;;;",1" Non.Laventaja ,,eis esá" Eüfi :;:X ?"""ii,1, ion -;; á;; rJpación. erg,,ái -d" ga . f d 0, n . Laas io d";;l; ;i;-";lT,"ll,ffi e 5 s i [ác n ",f:: fJi?:ri.T mente " alta y su margen¿. ruiao u";á.nrto. últimos dos parámeros ""."::Ll:i"",,,1.,1 clesventaja escoser familia al la nbl"or, ."spectoa las démás.pero,son una de su baja demora"d";r"pr;;;iór*i; a pesar todas las famirias v. es un-úrti-o icl ,irr"."l"?ir",r" verocidadde r"*io para sistemasrápidos. El circuito ¡¿sico-¿e cüóé;;r.,u"r.o. truir las compuertasxrxo ^La con er cuai se pueden cons- o* _ " io" t¿i u, v-ñoñ ventaja especialdel cMos .;: u,,;""iai" ".,. i. es su ü"iffi rV iJwr. curndo la *, " "::,; *3; p.o*"áiu "o¡,Tff;;:?, Ím es,despreciab.le ;;; v, hav. disipacián.d" ai.,i.rri unalo p.i;;;; señal:t]",i^YoS JTri?.*,iilrrii cual el circuito está d; ;r#T.tilf tipico de la disipaciór.expues;;.--Ei;ffiero ristado en la tabla es un valor ;;i";i"iir¿-i"a en ras compuerrascMos. La mayor desvenrajade las ción Esto sigrrifica que.no. cnros .u^-uiiu ;;;;r" de propaga_ es práctico usarlas".. operacionesde arta velocidad. ,rrt"-u". que requieren "" io.""pur¿-etros--.".á.r"rlrri.* compuerra cMos dependen para ra ¿el uortaii vuo de-1a f;;;;;;. use La disipación de potenciá poder que se ^p.op"gu.iá" ;.;;;;;" el aumenro del votta;e de sumi_ nistro La demora a. iirii"uv" der voltaie v el -utge., áur.uiao-." esrima en ""-."r" "or,"iun 40iz s:t;:il:"tttro det valo¡ dól REFE ENCIAS R t G An Inuestígation theLaws of of Thought.Nueva york: Doverpub.. #a: 70
  • 81. PROBLEMAS7I-2.Shannon,C.E.,"ASymbolicAna-lysisofRelayandSwitchingCircuits"Trans if tn" AIEE, vol. 57 (1938),713-233.Huntington,E.V.,..setsoflndependent.PostulatesfortheAlgebraofLogic" iiá"t.Árn. Math Soc, Vol 5 (1904)288-309 Algebra Nueva York: McGraw-4. Birkhofl G., y T. C. Bartee, Modern Applied Hill Book Co., 1970. of Modern Algebra3a ed Nueva York:5. Birkhoff, G., y S. Maclane, A Suruey The Macmillan Co.,1965 Co e d N u e v aY o r k : T h e M a c m i l l a n6 . H o h n , F . 8 . , A p p l i e dB o o l e a n l g e h r a2 a A 1966.?.Whitesitt,J.E.,BooleanAlgebraanditsApplications,Reading,Mass.:Addi. son-WesleYPub. Co, 1961S.TheTTLDataBoohforDesignEngineers,DaIIas,Texas:Texaslnstruments Inc., 1976.g.MECLIntegratedCircuitsDataBooh.Phoenix,Ariz.:MotorolaSemiconduc- tor Products,Inc. 197210.RCASolídStateDataBookSerjeslCOs/MOsDigitatlntegratedCircuit.- S o m e r u i l l eN J . : R C A S o l i d S t a t e D i v 1 9 7 4 , PROBLEMAS básicas (con¡unto cerrado asociativa, conmutativa, ¿Cuál de las seis leyes el Par de oPerado- áe identidad, inversa y distributiva) son cumplidas Por listadosa continuación? ies bir.,arios .10 | 2 2-2.Demuestrequeelconjuntodelostreselementosl012lylosdosopera- d o r e s b i n a r i o s + y d e l a m a n e r a d e f i n i d a e n l a t a b l a a n t e r i o r , n o cHuntington onstl- cuál de los postulados de tuyen el álgebrJ ¿" S""it EtluUtt"u no se cumple. 2-S.Demuestrepormediodetablasdeverdadlavalidezdelossiguientesteo- remas del álgebra de Boole ( a t L a s l e Y e sa s o c i a t i v a s (b) Los teoremas de De Morgan para tres variables (c) La ley distributiva de * sobre " de Venn 2-4. Repita el Problema 2-3 usando ios diagramas 2-S.simplifiquelassiguientesfuncionesdeBoolealmenornúmerodeliterales. (d) zx + zxY @) xy + ry (b) (x + Y)(¡ + Y) (e) (l + B)(A + B) (c) ryz * xY 1 ryz (f) Y(wzI wz)* ry
  • 82. 72 A L G E B RD E B O O L E C O M P U E R T A O G I C A S A Y LS I I I CAP. 2 I 2-6. Refuzga- las siguientes expresiones de Boole al número de literales I tado al frente de cada una áe ellas. solici_ (a) ABC + A,B,C + A,BC + ABC, + A,B,C, a cinco literales (b) BC + AC + AB + BCD a cuatro literales (c) [(CD| + A], + A + CD + AB a tres literales (d) (A + C + DXA + C + D)(A + C + D)(A + B) a cuatro literales Encuentre el complementode las sigui rentes funciones de Boole y redúzcalas al mínimo número de literales. (a) (BC + AD)(AB, + CD,) .(b) BD + ABC + ACD + ABC (c) I@B)AI[@B),Bl @)¿n+ CD 2-8. Dadas dos funcionesde Boole F, y Fr: (a) Demuestre^que función la de Boole función OR a las dos funcionÁ !: F:*F2, obtenida al aplicar la contiene i" .uiu J. to¿o, los términos mínimos en F, y F, . ( b ) D e m u e s t r e - q u ea f u n c i ó n l d e B o o l e . G : F ¡ F 2 , o b t e n i d aa l función AND a las dos funcionesl aplicar la contiene to. t¿r-io. mínimos comunes a ambas Ft ! F, 2-9. Obtengala tabla de verdad de la siguiente función: F:xl+ry,+y,z 2 10 Exrese funciones de Boole simplificadas del problema 2-6 con compuer_ ulas 2-ll. Dada la función de Boole: F=x!*x,y,*y,z (a) Expréselacon compuertas AND, OR y NOT. (b) Expreselacon compuertas OR y NOT solamente. (c) Expréselacon compuertas AND y NOT solamente.2-12 simplifique las funciones ?r J ?, al mínimo número de riterales. 00 r0 00 l0 0l t0 0t 0l IO 0t t0 0l tl 0l ll 0t2-13. las siguientesfuncionesen suma 9-*f1.... d . ¡t é r m i n o sm á x i m o s . de términos mínimos y producto (a) F(A, B, C, D): D(A,+ B) + B,D O) F(r, x,y, z) - y,z I wxy, + wxz, * w,x,z
  • 83. P F O B L E M A S 73 + CXA! lXA + C + D) (c) F(A,B, C, D) = (A + B ri * t + c + DXB c + D) + + C) (d) F(A, B, C) = (A + B)(B (e) F(r, Y, z) : I (fl F(x, Y, z) - (ry + z)(Y + xz)2.L4.Conviertalassigrrientesexpresionesalaotraforma: (a) F(x,Y,z) = )(l 3 7) t4) 2 6 1113 a ,tn, B, c, D):>(0 (c) F(x, Y, z) : II(0 3 6 7) 2 3 4 6 t2) (d) F(A, B, C D) : Ír(0 I normalizada?¿Cuál forma canónica y I" f9t11 es Ia diferenciaentre la ó.Iaro ap"r " u ¿o :Hl;ji ¡ ll,"m"l"i:ff "l:""1" iJT; iuJ n 1 i2-15. ¿Cuál rm ;;.t;Cuál ós la forma que se obtrel ""iü de n varia- de una función de Boole, ,a. ;::*a de rodos los términos mínimos bles es 1 para n : ó (a) Pruebe la anterior afirmación para una prueba general (b) Sugiera un procedimiento 2-|7Elproductodetodoslostérminos-á*i.o.deunafuncióndeBooleden variables es 0 :":"""111,:"""1g"-i3¡;Á-¿l-r" l;]:ü:nilTü,üffi principioit¿i"iir¿iadespuétdt-;;"ütlapárte(b)delProblemaz-ro: igual a su complemento dual de la oR-exclusiva es 2-1g. Demuestre que el a las funciones binarias la función de, Boole equivalente 2-19. Por sustitución de demuestre que: definidasen la Tabla 2-6 (a)Losoperadoresdeinhibicióneimplicaciónnosonniconmutativosnl sonconmutativosaso- v ,r, ilJt:il:ilres oR_exclusivade equivalencia y ciativos (c) El operadorNAND no es asocratrvo no son distributivos (d) Los o*"áot"t NOR y NAND l si Ia ma- digital cuyasalida es 2-20 Una compuerta mayorista:t:l :i"tito 0 Por medio de son l. De ¡uriáa,será voría de las entradas "i;i;;;"i" u n a t a b l a d e v e r d a d . E n c u e n t r e , j " ñ " . i Simplifique e l l función c a b o c o n ¿ d e . B o o l la e v a d a a de 3 una compueta mayotitaria "tit"átt O" 3 entradas lis- de,l^a,comPlertaOR-exc!il:" de r 1y z 2-21 !srifique- la-tabla d" yqd".d las ocho combinaciones tada en Ia rigura 2-8(c) Eaga.Ia lil;"d" z--x@ Y @z Evalúe :r"éi e Y luegoF:A O enpastillas- mavormente 222.El sSIdeTTL viene ¿¿L t^ti:XliltÍ";iXffiilil de ; este l¿nji*:f,*í,US;:.i;;::*Sl¡jl."iil;;;st-iila Hill"T si t";;i;;; tt-tigoit"t" tipo de compuertas? estilo de 2 entradas (a) Compuertas OR-exclusivas (b) ComPuertasAND de 3 entradas
  • 84. { 74 ALGEERA EOOLE DE Y COMPUERTAS LOGICAS cAP. 2 (c) Compuertas NAND de 4 entradas. (d) Compuertas NOR d" 5;;;d;, (e) Compuertas NAND ,";;;;". 2-23. Demuestreque I nná corrpüerta AND d" ló;i;;;.üc de lógica positiva es una compuerta oR 224u";" "#üi i;-,,," irJiliJllli; cornpue j"i,lx..":ñffi:.ñtHtilitt",",""..#fri1 puertas separada $
  • 85. Simplificación de funciones de Boole :ffi3-1 EL METODO EL MAPA DLa complejidad de las compuertas lógicas digitales con que se llevan a ca-bo las f.,.t.iott"t de Boole se relacionan directamente con la complejidadde la expresión algebraica de la cual se desprende la función. Aunque la,epre.enfación de la tabla de verdad de una función única, puede apare-.ui du muchas formas diferentes. Las funciones de Boole pueden ser sim-plificadas por medios algebraicos de la manera vista en la Sección 2-4Sin embargo el procedimiento de minimización es un tanto raro ya quecarece de ieglas específicas para predecir cada paso sucesivo en el proce-so de manipulación. El método del mapa presenta un procedimiento simpley directo para minimizar las funciones de Boole. Este método puede seriratado no solamente en la forma pictórica de una tabla de verdad, sinocomo una extensión del diagrama de Venn. El método del mapa, propues- (2), seto primero por Veitch (1) y modificado ligeramente por Karnaugh comó el "diagrama de Veitch" o el "mapa de Karnaugh""orro"" mapa es un diagrama, hecho de cuadros. cada cuadro representa Elun término mínimo. como cualquier función de Boole puede ser expresadacomo una suma de términos mínimos, se desprende que dicha función, se reconoce gráficamente en el mapa a partir del área encerrada por aque- llos cuadros cuyos términos mínimos se incluyen en la función. De hecho, que el mapa presenta un diagrama visual de todas las formas posibles en puede .ui una función en la forma normalizada. Al reconocer varios patrones, el usuario puede derivar expresiones algebraicas alter- "*pt..uda ,ru. puü la misma función de las cuales se puede escoger la más simple. Se aiume que la expresión algebraica más simple es cualquiera en una suma de prtductos o producto de sumas que tiene el mínimo número de Iiterales. (Esta expresión no es necesariamente única.)3-2 M A P A S D E D O S Y T R E SV A R I A B L E Sun mapa de dos variables muestraen la Figura 3-1. on Jt hay.cuatro setérminós mínimos para dos variables, es decir que el mapa consiste en 75
  • 86. ,-r Mapa*. ,ll]"0*. de ",*,1"cuatro cuadrados, uno para cada término mínimo. El mapa que se dibujade nuevo en (b) sirve para demostrar la relación entre los cuadrados ylas dos variables. Los ceros y unos marcados para cada fila y columnadesignan los valores r y y respectivamente. Nótese que la r aparece til-dada en la fila 0 y no tildada en la fila 1. De manera similar,-l,aparecetildada en la columna 0 y no tildada en la columna 1. Si se marcan los cuadrados cuyos términos mínimos pertenecen a unafunción dada, el mapa de dos variables se convierte en otro método útilpara representar una cualquiera de las 16 funciones de Boole de dos va-riables. como ejemplo, la función Íy se muestra en la Figura B-2(a). comory es igual & zl3, S€ coloca un 1 dentro del cuadrado que pertenece a ÍLz.De manera similar, la función rf y se representa en el mapa de la Figura3-2(b) por medio de tres cuadrados marcados con unos. Estos cuadradosse escogen de los términos minimos de la función: x * y : xy t xy * xy : m, I mr* m,Los tres cuadrados pudieron haberse determinado de la intersección dela variable ¡ en Ia segunda fila y la variable y en Ia segunda columna, locual cubre el área perteneciente a r o y. (a) .ry (b) ¡ * y Figura 3-2 Representaciónde las funciones en un mapa En la Figura 3-3 se ilustra un mapa de tres variables. Hay ocho tér-minos mínimos para las tres va¡iables.EI mapa por tanto consisteen ochocuadrados.Nótese que los términos mínimos se arreglan, no en secuenciabinaria sino en una secuencia similar al códigoreflejaáolistado en la Tablal-4. La característicade esta secuenciaes que solamente un bit cambiade 1 a 0 o de 0 a 1, en la secuenciadel listado. El mapa dibujadoen la parte(b) se marca con los números de cada fila o cada iolumná para mostrarla relación entre los cuadradosde las tres va¡iables. por ejemplo, el cua-drado asignadoa m, corresponde la fila 1 y columna 01. óuando se con- a 76
  • 87. m m m mi 0 I 3 2 ma m- ) m1 mo . L=-Y- (a) /hr Figura 3-3 Mapa de tres variables catenan estos dos números darán el número binario 101, cuyo equivalente decimai es 5. Qtra manera de mirar el cuadrado ñs: x!,2 es considerar que está en la fila marcada r y en la columna que petieneceayz (columna 01). Nótese_que hay cuatro cuadrados donde cada variable ei igual a 1 y cuatro donde cada una es igual a 0. La variable aparece ,,o tildud" aquellos cuatro cuadrados donde sea igual a 1 y tiláada en aquellos que "n sea igual a 0. Por conveniencia, se escribe la variable usando un símbólo de letra que abarca aquellos cuatro cuadrados donde la primera no esté tildada. Para entender la utilidad del mapa en la simplificación de funciones de Boole, se debe reconocer la propiedad básica que tienen los cuadrados adyacentes. cualquier par de cuadrados adyacenles en el mapa difieren por una va¡iable tildada en un cuadrado y no tildada en el otro. por ejem- plo, m, y m, están en dós cuadrados adyacentes. La variable y está til- dada en m5 y no tildada en m7, mientras que las otras dos uaiiable, ,o., iguales en ambos cuadrados. A partir de los postulados del álgebra de Boole, se desprende que la suma de los términos mínimos en cuadiados adyacen- tes pueden ser simplificados a un simple término AND consistente en dos literales. Para aclarar lo anterior, considérese la suma de dos cuadraáás adyacentes tales como m5 y m7 i ms -l m¡ : xJz xyz- xz(y *y): + xz Aquí los dos cuadrados difieren en la variable y, que puede ser removida cuando se forme la suma de los términos mínimos. Así, a cualquier par de té¡minos mínimos en cuadrados adyacentes a los cuales se le aplica la fun- ción oR se les causará la remoción de la variable diferente. El siguiente ejemplo explica el procedimiento para minimizar una función de Boóle con un mapa. EJEMPLO 3-I.. Simplificar la función de Boole: F: x,yz * x,yz, * ry,z, * ry,2 Primero, se marca un 1 en cada cuadrado cuando sea necesario para representarla función de la manera mostrada en la Figura 3-4 Esto puede lograrsede dos maneras:convirtiendo cada térmi- no a un número binario para luego marcar 1 en el cuadrado corres- 77
  • 88. ) lr- A- t-- 0 1 -_Ll t, rl¡ tr rl t + Figura 3-4 Mapa Ejemplo r-rz rlz+ xJ-z xJ-2:r+ x del 3-1; + + pondiente u obteniendo Ia coincidencia de las variables en cada iérmino. Por ejemplo, el término x7,2tiene su correspondiente número binario 011 y representael término mínimo m3 en el cua- drado 011. La segunda forma de reconocer el cuadrado es por coincidenciade las variables x" y y z, las cualesse encuentranen el mapa observando que f pertenecea los cuatro cuadradosde la primera fila, y pertenecea los cuatro cuadradosde las dos colum- nas de la derlcña y z pertenecea los cuatro cuadradosde las dos columnas del medio. El área que pertenecea los tres literales es el cuadradode la primera fila y la tercera columna. De igual ma- nera, los otros tres cuadradosque pertenecena la función F se marcan con un 1 en el mapa. Se representaasí la función en el área que Contiene cuatro cuadrados, cada uno marcado con un 1, de la manera mostrada en la Figura 3-4. El siguiente paso es subdividir el área dada en cuadradosadyacentes.Estos se indi- can en el mapa por medio de dos rectángulos,cada uno contenien- do dos ,rno.. Ei rectángulo superior derecho representael área encerradawr xy; el inferior izquierdo el área encerradapor fy. La suma de estos dos términos dará Ia respuesta: F: xy * xy Seguidamenteconsidéreselos dos cuadradosmarcados mo y m2 enla Figura 3-3(a)o xyzy xyz en la Figura 3-3(b).Estosdostérminosmíni-mos lambién difieren un ,r.tu variable y y su suma puede ser simplificadaa una expresiónde dos literales: xyz+xyz:xzEn consecuencia, puede modificar la definición de los cuadradosadya- se para inclúir este y otros casossrmilares. Esto se logra consideran-""nturmapa como un dibújo en una superficiedonde los bordesizquierdo ydo elderechoJe tocan entre sí para formar cuadradosadyacentes EJEMPLO 3-2; Simplificar la función de Boole: F: xyz i xyz* ryz * ryz El mapa de esta función se muestra en Ia Figura 3-5. Hay cuatro marcados con 1, para cada uno de los términos míni- ",rad.ado. 78
  • 89. sEc. 3-2 M A P A S D E D O S Y T R E SV A R I A B L E S mos de la función. Dos cuadrados adyacentes se combinan en la tercera columna para dar un término de dos literales yz. Los dos cuadrados restantes con 1, son adyacentes por la nueva defini- ción y se muestran en dos cuadrados que cuando se combinan darán un término de dos literales xz. La función simplificada será:II f: yz * xz, va ytl 0 0i 0 ¡ t , -it x) | I l_1_.1r l t +J Figura 3-5 Mapadel Ejemplo 3-2; x12 ¡.rz xJz r.tl,: .2+ xz, + + + Considérese ahora cualquier combinación de cuatro cuadrados adya- centes en el mapa de tres variables. Una combinación como ésta representa la aplicación de la función OR de cuatro términos mínimos adyacentes y que resulta en una expresión de un literal solamente. Por ejemplo, Ia suma de cuatro términos mínimos adyacentes trl6, trL2, lrlq y ffia, se reduce al solo literal z como se muestra a continuación: xyz* xyz* xyz* x!z: xz(y+y) + xz(y* y) : xz + xz : z(x * xl: z EJEMPLO 3-3.. Simplificar la función de Boole: F: AC + AB + ABC + BC EI mapa para simplificar esta función se muestra en la Figura 3-6. Algunos de los términos de la función tienen menos de tres lite- rales y son representados el mapa por más de un cuadrado. en Así, para encontrar los cuadrados correspondientes AC se a forma la coincidenciade A (primera fila) y C (dos columnas del i medio) y se obtienen los cuadrados001 y 011. Nótese que al en- I marcar los unos con cuadrados es posible encontrar un uno ya I I A 0 I All t C Figura 3 - 6 Mapa del Ejemplo 3-3 AC + AB + ABC + BC : C + A,B
  • 90. 80 S I M P L I F I C A C I OD E F U N C I O N E S E B O O L E N D CAP. 3 colocado en el término anterior. En este ejemplo, el segundo tér- mino AB tiene unos en los cuadrados011 y 010, pero el cuadrado 011 es común al primer término A C y solamentecontieneun uno. La función de este ejemplotiene cinco términos mínimos, como se indica por los cinco cuadradosmarcadoscon un 1. Se simplifica combinandocuatro cuadradosdel centro para dar el literal C. El cuadrado restante marcado con 1 en 010 se combina con un cua- drado adyacenteque ya ha sido usado una vez. Esto es permisi- ble y aun deseableya que la combinación de los dos cuadradosda el término AB mientras que el término mínimo sencillo represen- tado por el cuadradoda el término ABCde 3 variables.La función simplificada es: F:C+A,B EJEMPLO 3-4: Simplifiquese la función de Boole: F(r, y, z) : )(0, 2,4,5,6) Aquí se han dado los términos mínimos por medio de números decimales. Los cuadrados correspondientes se marcan con unos de la manera mostrada en la Figura 3-7. Del mapa se obtiene la función simplificada: F:z*ry v 7 J 0 I ( t--T 1 , -- I lr t Lr Figura 3-7 l(x, y, z) : X0, 2,4,5,6) : z * U3-3 M A P A D E C U A T R O V A R I A B L E S .El mapa para las funciones de Boole de cuatro variables binarias se mues-tra en Ia Figrrra 3-8. En (a) se listan los 16 términos mínimos y los cua-drados asignadosa cada uno. En (b) se redibuja el mapa para demostrarla relación con las cuatro variables. Las columnas y las filas se enumeranen la secuencia del código reflejado con un dígito que cambia de valor en-tre dos columnas o filas adyacentes. El término mínimo correspondientea cada cuadrado puede obtenerse por la concatenación del número de lafila con el número de la columna. Así, los números en la tercera fila (11) yla segunda columna (01) una vez concatenados, dan el número binario1101,equivalentebinario al decimal 13. Por tanto, el cuadradoen la terce-ra fila y la segunda columna representa el término mínimo m 13.
  • 91. ;t)I 0l ll l0 t t, ml m" -t ^z wxy:, wxyz v)x y: w x I m5 m1 m- 0 1 ttxy a wxyi 9.xy w.ryz a "t ma o m m ^14 II I wxya w-r)rl w.ry: rrxyl 12 l3 15 m8 mg mrl n lo I t y : wxtz wfyz v.ryi (a) ( b.) Figura 3-8 Mapade cuatro variables La minimización, por medio del mapa, de una función de Boole de cua- tro variables,es similar al método usado para minimizar funcionesde tres variables. Los cuadrados adyacentes se definen como cuadrados cercanos entre sí. Además,se considerael mapa que yace en una superficiecon los bordes superior e inferior y los bordes izquierdo y derecho tocándoseentre sí para formar cuadradosadyacentes.Por ejemplo, fro y m, forman cua- drados adyacentesde la misma forma que m3 y mt. La combinación de cuadradosadyacentes, útil durante el procesode simplificación, se deter- mina fácilmente por inspeccióndel mapa de cuatro variables: Un cuadrado representaun término mínimo, dando un término de cuatro literales. Dos cuadrados adyacentesrepresentanun término de tres literales. Cuatro cuadrados adyacentes representan un término de dos lite- rales. Ocho cuadradosadyacentesrepresentanun término de un literal. Dieciséis cuadradosadyacentesrepresentanla función igual a 1. Ninguna otra combinación de cuadrados pueden simplificar la función. Los siguientes ejemplos muestran el procedimiento usado para simplifi- car las funciones de Boole de cuatro variables. EJEMPLO 3-5; Simplifiquese la función de Boole: F(w, x, !, z : >(0, l, 2, 4, 5, 6,8,9, 12,13,14) Como la función tiene cuatro variables,se debe usar un mapa de cuatro variables. Los términos mínimos listados en la suma se marcan con unos en el mapa de la Figura 3-9. Ocho cuadrados adyacentes marcados con unos pueden combinarse para formar un término literal y. Los restantes tres unos a la derecha no pue- den combinarseentre sí para dar un término simplificado. Deben combinarse como dos o cuatro cuadrados advacentes. Entre ma- 81 ü I
  • 92. FS=-- r I I 0l 1t tr t_.1 L I I Figura 3-9 Mapa del Ejemplo 3-5; F (u, x, z): >(0, 1, 2, 4, 5, 6, 8, 9, t2, t3, 14): y + wz * xz yor sea el número de cuadrados combinados, menor será el número de literales en el término. En este ejemplo,los dos unos superiores a la derechase combinan con los dos unos superiores la izquier- a da para dar el término uz. Nóteseque es permisible usar el mismo cuadrado más de una vez. Queda entoncesun cuadrado marcado con 1en la tercerafila y cuarta columna (cuadrado 1110).En vez de tomar este cuadrado solo (lo cual dará un término de cuatro Iiterales) se combina con cuadradosya usados para formar una área de cuatro cuadrados. Estos cuadrados comprenden las dos filas del medio y las dos columnas de los extremos para dar el término xz. La función simplificadaes: F : l , * w , z ,* x z , EJEMPLO 3-6: Simplificar la función de Boole: F: ABC + BCD + ABCD+ ABC El área, en el mapa, cubierta por esta función consisteen los cua- drados marcados con unos en la Figura 3-10. Esta función tiene cuatro variables y como se ha expresadoconsiste en tres térmi- nos cada uno con tres literales y un término de cuatro literales. Cada término de tres literales se representaen el mapa por dos cuadrados.Por ejemplo, AB C se representapor los cuadrados 0000 y 0001. La función puede simplificarse en el mapa tomando los unos de las cuatro esquinaspara formar el término 8,D,. Esto es posible porque estos cuatro cuadradosson adyacentescuando el mapa se dibuja en una superficie con los bordes superior e in- ferior, izquierdo y derecho tocándoseentre sí. Los dos unos de mano izquierda en la fila superior se combinan con los dos unos en la fila inferior para dar el término BC . EI 1 restante puede combinarse en una área de dos cuadrados para dar el término A CD . La función simplificadaes: 82
  • 93. l" r D Figura 3-lO M a p a d e l E j e m p l o3 - 6 ; A B C + B , C D + A , B C D , + A B , C , fi : BD, + B,C,+ A,CD, rj I 3-4 M A P A S D E C I N C O Y S E I S V A R I A B L ES / fLos mapas de más de cuatro variables no son simples de usar. El númerode cuadrados se hace muy grande y la geometría de combinar cuadrados Iadyacentes se complica. El número de cuadrados es siempre igual al nú-rnero de términos mínimos. Para mapas de cinco variables se necesitan32 cuadrados y para seis variables se necesitan 64 cuadrados. Mapas desiete variables en adelante necesitan muchos cuadrados y son muy im-prácticos de usar. En las Figuras 3-11 y 3-12 se muestran los mapas paracinco y seis variables respectivamente. Las columnas y filas se numerande la misma forma que la secuencia del código reflejado. El término mínimoasignado a cada cuadrado se lee de esos números. De esta manera el cua-drado en la tercera fila (11) y la segunda columna (001) en el mapa parac i n c o v a r i a b l e s s e n u m e r a 1 1 0 0 1y e s e q u i v a l e n t e a l d e c i m a l 2 5 . P o r t a n t o ,este cuadrado representa el término mínimo m2r. El símbolo de letra decada variable se marca abarcando aquellos cuadrados donde el valor delbit correspondiente al número del código reflejado es 1. Por ejemplo, en B CDE 0 I 3) 2 6 ll 7 ) 4 I il fi ;.:l ü 8 9 ll l0 t4 l5 l-t t2 .u ^T : il { ll 24 25 27 26 30 3l 29 28 q ¡. t l0 l6 t7 l9 t8 22 23 2l 20 1? I E F ü D t I ¡ I Figura 3-11 Mapa de cinco variables ¡ 83 I fr I -/¡
  • 94. frr DEF A B C 000 00r 0l I 010 110 lti 1 0 1 100 ,7 000 0 3 2 6 5 4 I 001 8 9 u t0 l4 l5 l3 l2 C 0lt a1 l5 27 26 30 JI 29 i6 010 l6 17 t9 18 22 l.t 2l 20 ll0 48 49 5l 50 54 )f 53 52 lll )t) 57 59 58 o¿ 63 61 60 c r 0 1 40 4l 43 /1 46 Á1 45 44 100 1Z )-) 35 34 38 39 37 -to FF Figura 3-12 Mapa de seis variables el mapa de cinco variables, la variable A es un 1 en las últimas dos filas y B es un 1 en las dos filas del medio. Los números reflejados en las colum- nas muestran la variable C con un 1 en las cuatro columnas de la extrema derecha, la variable D con un 1 en las cuatro columnas del medio y los unos para la variable E, no adyacentes físicamente,,se dividen en dos partes. La asigrración de las variables en un mapa de seis variables se determina de manera similar. La definición de los cuadrados adyacentes para los mapas de las Fi- guras 3-11 y 3-12 deben modificarse de nuevo para tener en consideración el hecho de que algunas variables están divididas en dos partes. Debe pensarse que el mapa de cinco variables consiste en dos mapas de cuatro variables y el mapa de seis variables consiste en cuatro mapas de cuatro variables. Cada uno de estos mapas de cuatro variables se reconocen por las líneas dobles en el centr¿ riel mapa; cada uno de ellos conserva la cer- canía definida cuando se toma individualmente. Además, la línea doble del centro debe ser considerada como el centro de un libro con cada mitad del mapa como una página. Cuando se cierra el libro, los dos cuadrados adyacentes coinciden uno sobre el otro. En otras palabras, Ia línea doble del centro actúa como un espejo ya que cada cuadrado es adyacente, no solamente con sus cuatro cuadrados vecinos, sino con su imagen de es- pejo. Por ejemplo, el término mínimo 31 en el mapa de 5 variables es ad- yacente a los términos mínimos 30, 15, 29,23 y 27. El mismo término mínimo en el mapa de seis variables es adyacente a todos esos términos mínimos más el término mínimo 63. 84
  • 95. 1 Tabla 3-l La relación entre el número de cuadrados adyacentesy el número p iF de literales en el término IF li Número de cuadrados Número de literales de un término en un adyacentes mapa de n variables 2k n-2 n:3 n:4 n:5 n=6 n:7 0 I 1 4 5 6 7 I 2 I 2 3 4 5 ó 2 4 0 I 2 3 4 5 5 8 0 I 2 4 4 l6 0 I 2 J 5 32 0 I 2 6 g 0 I - Por inspeccióny teniendo en cuenta la nueva definición de cuadradosadyac€ntes, es posible mostrar que cualquier 2h cuadrados adyacentesp a r a f t : O , 1 , 2 , . . . , n , e n u n m a p a d e n v a r i a b l e s r e p r e s e n t au n a á r e a , npara un término de n-& literales. para que la afirmaóión anterior tengaalgun significado,n debe ser mayor que fr. cuando n:h el área total d"elmapa se combina para dar una función de identidad. La Tabla B-1 muestrala relación entre el número de cuadradosadyacentesy el número de lite-rales en el término. Por ejemplo, ocho cuadradosadyácentesse combinanen-una área del mapa de cinco variables para dar un término de dos lite-rales. EJEMPLO 3-Z: Simplificar la función de Boole: F ( A ,B , C ,D , E ) : > ( 0 ,2 , 4 , 6 , 9 , l , 1 3 ,1 5 , 1 7 , 2 1 , 2 5 , 2 7 , 2 9 , 3 1 ) l - El mapa de cinco variables de esta función, se muestra en la Figura 3-13. cada término mínimo se convierte a un número binario equivalente y los unos se marcan en sus cuaclradosco- rrespondientes.Es necesario ahora encontrar combinacionesde cuadrados adyacentes que resulten en la mayor área posible. Los cuatro cuad¡ados en el centro del mapa de la mitad áerecha se reflejan a través de la línea doble y se combinan con los cuatro cuadradosen el centro del mapa de la mitad izquierda, para dar -término ocho cuadrados adyacentes permisibles equivalentes al BE. Los dos unos en la fila inferior son el ieflejo entre sí con res- pecto a la línea del centro. combinándolos con los otros dos cua- d¡ados adyacentes,se obtiene el término AD,E. Los cuatro unos e-n la fila superior son todos adyacentes y pueden ser combina- dos para dar el término ABE. La función simplificada es: F: BE + AD,E + A,B,E, 85
  • 96. -D E Figura 3-13 Mapadel Ejemplo F(A,B, C, D, E) : B-7; > ( 0 , 2 , 4ó , 9 ,l l , 1 3 , 5 , 7 , 2 t , 2 5 , 2 t , 2 9 , 3 t ) , 1 1 = B E + A D , E+ A , B , E ,3-5 S I M P L I F I C A C I O N U N P R O D U C T OE S U M A S DE D Las funciones de Boore minimizadas, derivadasdel mapa en los ejemplos anteriores fueron expresadasen la forma de suma a" pio¿u"tos. pequeñamodificación se puede obtene¡ el producto con una ¿e*rnu.. El procedimiento para obtener una función minimizada en producto* :"q"r se desprende-de las propiedades básicas de las funcionesBoole. Los unos colocadosen los cuadradosdel ;ó";piseta de ros tér-minos mínimos de la función. Los términos mínimos no incruidos en Iafunción denotan el comprementode una funció.mapa por cuadrados no marcados por unos. si au t ;; i"p."."ntr en un -"ra"., los cuadradosvacíos con ceros y se combi.,utr .n cuadruáo, aátr;;;;r""álidos, se ob-tiene una expresión simplificada del complementóde la función es decirde F. .El complementode F dará de nuevo la función F. Debidoal teoremageneralizadode De Morgan el producto así obtenido qr"á, automática-mente en la fornra de producto de sumas. La mejor -"rr"ru-á" mostrar estoes mediante un ejemplo. EJEMPI,-O B-8; Simplificar la siguiente función de Boole en (a) suma de productosy (b) productó de sumas. F(A, B, C, D) : >(0, l. 2, 5, g, 9, l0) Los unos marcados.enel mapa de la Figura B_14 represenran *Los to_ dos los términos mínimos de la función. cuadiadosmarcados con ceros representanlos términos mínimos no incluidos en F y por tanto denotan el complementode F. combinando los cuadra_ dos con unos se obtendrá una funció" .i,optin."áu r.r suma de productos: (a) F: BD + B,C, + A,C,D B6
  • 97. E I f F CD /B - !9-- e.l -lr C to- $ 00 t-,-] t 0 ;l 0 F lI :¡j il I. in I ^ r--+ l0l ._ 0 OI IE i] I 3.1 DI Figura 3-14 M a p a d e l E j e m p l o3 8 ; F ( A B C , D : >(0, l, 2, 5, 8, 9, l0) : B D + BC + AC D : (A + BXIC+ D)<B+ D) si se combinan los cuadradosmarcadoscon ceros,como se mues- tra err el diagrama, se obtiene la siguiente función simplificada de complemento: F,: AB + CD + BD, Aplicando el teorema de De Morgan (sacándole dual y comple- el mentando cada literal de la manera descrita en la Sección 2-4), se obtiene una función simplificada en producto de sumas: (b) r:(A+ B)(C+ D)(B+ D) La ejecuciónde las expresiones simplificadas obtenidasen el Ejemplo 3-8 se muestran en la Figura 3-15. La expresiónde la suma de productos se ejecuta en (a) con un grupo de compuertas AND una para cada término ANb. Las salidas de IaJ compuertasAND se conectan a las entradas de una compuertaoR. La misma función se ejecutaen (b) en la forma de pro- ducto de sumascon un grupode compuertas OR, una para cadatérmino OR Las salidas de las compuertasOR se conectana la$ entradas de una com- puerta AND sencilla. En cada caso se asume que las variables de entrada il"gutt en forma de complementode tal manera que no se necesitaninverso- tu"l El patrón de configuración establecido en la Figura 3-15 es la forma ge- neral por medio de la cual se ejecuta cualquier función de Boole.Una vez en una de las formas normalizadas las compuertas AND se co- "*p.".áda una compuertaOR en el casode suma de productos;las compuer- nectan a tas OR se conectana una sola compuertaAND en el caso de producto de sumas. Cualquiera de las dos configuraciones forman dos niveles de com- puertas. Así, la ejecuciónde una función en la forma normalizada se dice que es una ejecuciónde dos niveles. El Ejemplo 3-8 muestra el procedimientopara obtener la simplifica- ción del producto de sumas cuando la función se expresa originalmente en la suma de términos mínimos de la forma canónica. El procedimiento es válido cuando la función se expresaoriginalmente en el producto de 87
  • 98. - B A D B ,;, D (a) F - . . . 8 D- B C : A C D lhr F - tA I Bt t(" t l) ¡t.[] Dt Figura 3-15 Ejecucióncon compuertas la función del Ejemplo 3-8 de Tabla 3-2 Tabla de verdad de la función F términos máximos de Ia forma canónica. Cónsidérese por ejemplo Ia tabla de verdad que define la función F en la Tabla 3-2. En suma de términos mínimos esta función se expresaasí: F(*,y,z) : )(1, 3,4,6) Como producto de términos máximos se expresaasí: F(r,y, z): fI(0,2,5,7) En otras palabras los unos de Ia función representanlos términos míni- mos y los cerosrepresentan términos máximos. El mapa de esta función los se dibuja en la Figura 3-16. Se puede simplificar esta función marcando y? I I 00 0l 0 0 I 0 f 11l 0 I I 1 Figura 3-16 Mapa de la función de la Tabla 3-2 88
  • 99. sEc. 3-6 EJECUCION ON NAND Y NOR C 89primero los unos para cada término mínimo en que la función sea 1. Loscuadradosrestantesse marcan como ceros. Si por otra parte se da inicial-mente el producto de términos máximos se puedecomenzarmarcandocerosen aquellos cuadradosque comprendeIa función; los cuadradosrestantesse marcan con unos. Una vez que se hayan marcado los unos y los ceros,la función puede ser simplificada en cualquiera de las dos formas norma-lizadas. Para la suma de productosse combinan los unos para obtener: F: xz * xzPara el producto de sumas se combinan los ceros para obtener la funciónsimplificada del complemento: F: xz * xzlo cual muestraque la función oR-exclusiva es el complemento la función dede equivalencia(Sección2-6). Tomando el complemento Fse obtiene dela función simplificada en producto de sumas: p : (x,.* z)(x + z)Para colocar una función expresadaen producto de sumas en el mapa, sesaca el complementode la función y de ella se buscan los cuadradosquese van a marcar con ceros.Por ejemplo,Ia función: F: ( A + B , + C ) ( B+ O )puede colocarseen el mapa obteniendoprimero su complemento: F,: ABC,+ B,D,para luego marcar con ceros los cuadradosque representanlos términosmínimos de F. Los cuadradosrestantesse marcan con unos.3-6 EJECUCION ON NAND Y NOR CLos circuitos digitales se construyen más frecuentemente con compuertasNAND y NOR que con compuertasAND y OR. Las compuertasNAND yNOR son más fáciles de fabricar con compuertas y electrónicas son las com-puertas básicasusadasen todas las familias de CI lógico digitales. Debidoa la importancia de las compuertasNAND y NoR en el diseñode circuitosdigitales se han desarrolladoreglasy procedimierrtos para la conversióndefuncionesde Boole en términos de AND, OR y NOT a diagramaslógicosequivalentesen NAND y NoR. El procedimientopara la ejecuciónen dosniveles se presentaen esta sección.La ejecuciónen multiniveles se discu-tirá en la Sección4-7. Para facilitar ldionversión a lógica NAND v NOR es conveniente defi-nir otros dos símbolosgráficospara estas compuertas.En la Figura 3-1?(a)se muestran dos símbolos equivalentes para la compuertaNAND. El símboloAND inversor ha sido definido precisamente consisteen un símbolo grá- yfico AND seguidode un pequeñocírculo. En vez de lo anterior es posible
  • 100. F = (xt,z) AND-inversor lnversor-OR a ) Dos símbolosgráficos para la compuerta AD F=(-r*-l +z) I = ¡ r : = ( . r* t , * z ) OR-inversor AND-inversor (b) Dos símbolosgráficos para la compuerta NOR J_{ Separador-inversor AND-inversor OR-inversor , (c) Tres símbolosgráñcospara un inversor figura 3-17 Símbolos gráficos para las compuertas NAND ¡ ). _ -.representar una compuerta NAND por medio de un símbolo gra:-:.-., oR pre-cedido de pequeños círculos en todas las entradas. El símboic, :r..-ersor-oRpara la compuerta NAND se deduce a partir del teorema de De lorgan yde la convención de que pequeños círculos denotan complemen!acron. De manera similar, hay dos símbolos gráficos para 1a compuerta NoRcomo se muestra en la Figura 3-17(b). El inversor OR es el símirr:,lo conven-cional. El inversor AND es una alternativa conveniente que urrliza el teo-rema de De Morgan y la convención de pequeños círculos en Ias entradasque denotan complementación. Una compuerta NAND o NOR de una entrada se comporra como uninversor. Como consecuencia una compuerta inversor puede cet-lnirse detres maneras diferentes como se muestra en la Figura 3-1?(cr. Los círculospequeños en todos Ios símbolos de inversor pueden trasferirse al terminalde entrada sin cambiar la lógica de la compuerta. se debe resaltar que los símbolos alternos para las compuertas NANDy NoR deben dibujarse con pequeños triángulos en todas las terminalesde entrada en vez de los círculos. un pequeño triángulo es un indicadorde la polaridad de Ia lógica negativa (ver Sección 2-8 y Figura 2-11). Conpequeños triángulos en los terminales de entrada, el símboio gráfico de-nota una polaridad de lógica negativa para las entradas, pero ia salida dela compuerta (un triángulo) debe tener una asignación de lógica positiva.En este libro, se prefiere usar la lógica positiva y emplear pequeños círculoscuando sea necesario con el fin de denotar complementación. Ejecución con NANDLa ejecución de una función de Boole con compuertas NAND requieren quela función sea simplificada en la forma de suma de productos. Para ver la 90
  • 101. fq U Q l¡¡ T I d .oq F @ h!a uQ k¡ 9l
  • 102. r.s 92 S I M P L I F I c A c I o N E L A S F U N c I o N E SD E B o o L E D CAP. 3 relación entre una expresiónde suma de productosy su ejecuciónequiva- lente en NAND, considérenselos diagramas de lógica áibu;ados ón la Figura 3-18.Todos los tres diagramasson equivalentes ejecutanla función: y F:AB+CD+E La función se ejecuta en la Figura 3-18(a)en la forma de suma de produc- tos con compuertas -o_I v AND. En (b) las compuertasAND se remplazan por compuertas NAND, y la compuerta oR se remplaza por la compuerta NAND con un símboloinversor oR. La variableE por sí sola se complemen- ta y se aplica a la compuertainversor oR del segundonivel. se deüetener en cuenta que un pequeñocírculo denota complementación.Así, dos cí¡culos en la misma línea representan doble complementación ambospuedenanu- y larse. El complemento de.E pasa por_unpóqueñocírculo ro cual cbmple-é"iu la va¡iable de una vez más para producir ei valor normal de E. euiianá; io; círculos pequeñosen las compuertas de la Figura B-1g(b)se-p.oduce ei circuito en (a). Así, los dos diagramas ejecutan la misma funóión y son equivalentes. En la Figura 3-18(c),la compuertaNAND de salida se puederedibujar con su símbolo convencional. La compuerta NAND de una sola entrada complementa la variable E. Es posible quitar este inversor y aplicar E, directamente a la entrada de la compuerta NAND de segundonivel. El diagrama en (c) es equivalenteal de (b) el cual es equivalentea su turno al diagrama (a). Las compuertasAND y oR han sido cambiadas compuer- a tas NAND con una sola variable E. cuando se dibujan los diagramásen lógica NAND son aceptables(b) o (c). El diagramade la figura (ú, sin em- bargo, representauna relación más directa u I" u*pre.ión d]eBooleque eje- cuta. . La ejecución con.NANP,9n la Figura B-1g(c)puede verificarsealge- braicamente.La función NAND que sJ ejecutap,r"d. ser convertida fácil- mente a una forma de suma de productos mediante el uso del teorema de De Morgan. P:l(AB) .(CD) . 8,), : AB + CD + E De la trasformaciónmostradaen la Figura B-1gse concluyeque la fun- ción de Boole puede ejecutarse con dos niveles de compuertas ñAND. La regla para obtener el diagrama de lógica NAND a partii de una función de Boole es de la siguientemanera: 1. simplificar la función de Boole y expresarlaen suma de productos. 2. Dibujar una compuerta NAND por cada término del producto de la función que tenga por lo menos dos literales. Las entradas a cada compuerta NAND son los literales del término. Lo anterior consti- tuye un grupo de compuertas de primer nivel. 3. Dibujar una compuertaNAND en el segundoniver, (usandoel sím- bolo gráfico de inversor AND o inversor oR con las entradas que provienen del primer nivel de compuertas. 4. un término con un solo literal requiereun inversor en el primer ni- .- vel o ser complementado primero y aplicado como entráda a una compuerta NAÑD del segundonivel.
  • 103. sEc. 3-6 EJECUCION ON NAND Y NOR C 93Antes de aplicarse estas reglas a un ejemplo específico,debe mencionarseque hay una segunda forma de ejecutar una función de Bo<llecon compuer-tas NAND. Recuérdese que si se combinan los cerosen un mapa, se obtienela expresiónsimplificada del complementode la función en suma de pro-ductos. El complementode la función puede ejecutarsecon dos niveles decompuertas NAND usando las reglas establecidasanteriormente. Si sedesea una salida normal. debe ser necesariocolocar una NAND de unaentrada o compuerta inversor para generar el valor verdaderode Ia varia-ble de salida. Hay ocasionescuando el diseñadorquiere generarel comple-mento de la función para las cuales este método es más aconsejable. EJEMPLO 3-9. Ejecutar la siguiente función con compuer- tas NAND: F(t,y, z) : )(0, 6) El primer paso es simplificar la función en la forma de suma de productos.Esto se logra con el mapa mostradoen la Figrrra3-19(a). Hay solamente dos unos en el mapa y no pueden combinarse.La función simplificada para este ejemplo en suma de productos es: F: xyz * xyz La ejecucióncon NAND con dos niveles se muestra en la Figura 3-19(b). En seguidase trata de simplificar el complementode la función en suma de productos. Esto se hace combinandolos ceros en el mapa: F:xy+ry*z Las compuertasNAND con dos niveles, para generarF, se mues- tran en la Figura 3-19(c). Si se requiere la salida F, es necesario agregar una compuerta NAND de una sola entrada para inverti¡ la función. Esto dará una ejecuciónde tres niveles. Se asume que las variables de entrada se pueden obtener en las formas norma- les y de complemento.Si sólo se obtienen en una forma será nece- sario colocar inversores en las entradas, lo cual agregaríaotro nivel a los circuitos. La compuerta NAND de una sola entrada asociadacon la sola variable z puede eleminarseen el caso de que la entrada se cambiea e. Ejecución con NORLa función NOR es el dual de la función NAND. Por esta raz6n, todos losprocedimientosy reglas para la lógica NOR son el dual de los correspondien- ytes procedimientos reglasdesarrolladas para la lógica NAND. La ejecución de una función de Boole con compuertas NOR requiereque la función se simplifique en la forma de producto de sumas. Una expre-sión de producto de sumas especifica un grupo de compuertas OR para la
  • 104. j tz Y00 0l lt i0 0 I 0 0 0 F = r jJ z * x!.2 F-= x.v*,rr" # : "{ 0 0 0 _YJ (a) Simplificación del mapa en suma de productos. .X _f ( b ) F = - r . r , -* . r r : - { c ) 1 . = ¡ . r * x , l * : Figura s-19 Ejecuciónde la función del Ejemplo 3-9 con compuertas o-y suma de té¡minos, seguida de una compu_erta AND para generar el produc- to. La trasfo¡maciónder diagrama o[-eNo ar Noñ-ñol re dibuja en la Figura 3-20. Es similar a la irasforÁ""ió" NAND discutida anteriormente exceptoque ahora se usa la expresiónde suma de productos: F: (A + B)(C+ D)E r-a-reglapara obtenerel diagrama lógico NoR puede derivarsede esta trasformáción. de una función de Boole EI .i-il;;;;l.ir" .dÁuNexD de tres pasoscon la diferencia. de .que la expresiónsimplificada ducto de.sumas y los términos de la. .rru. en pro- NoR de primer niver son los términos de suma. un término "ornp.r"rtas riteralilq"i!r" una NoR de "ort.r.,.olon Ap A B BC C F C F D D f: E (a) (h) rcr Figura 3-2O Tres manerasde ejecutarF: (A + B)(C + DrE 94
  • 105. r EJECUCION ON NAND Y NOR Cs E c .3 - 6 €er complementada aplicada yuna sola entrada, o compuerta inve¡sora,o niveláii""t"to""te a la compu;rta NOR de segundo po- una segund" ;":";; á; ejecutar la función con compuertas NORdría ser el usar f" para el complemento de la función "" li:91:l: "ü.".1¿" para F- y una eJecucroná" ."r""r. Esto dará una ejeiución de dos niveles el caso dó necesitarse salida la F normalá" i*" "itJ". t e "n r e l p r o d u c t o d e S u m a s s i m p l i f i c a d o a p a r t i r d e u n m a p a Paraob ne y luego complementarIa fun-es necesariocombinai los ceros en el mapación. para obtener ia erpre.ión en producto de sumas simplificadas para el mapa;i;;;pl;;ento de la función, es necesariocombinar los unos en demuestrael pro-y luego complemen; I" funciór,. El siguiente ejemplocedimientopara una ejecucióncon NOR EJEMPL|S-10:EjecutarlafuncióndelEjemplo3-9con compuertasNOR. Pri- El *;;;; esta tunción se dibuja en la Figura 3-19(a). para obtener: mero, se ¿áU"n combinar los ceros en el mapa F:xyrry12 de productos Se Este es el complementode la función en suma complemenü i:i pur" obtener la función simplificada en producto desumasdelamaneranecesariaparalaejecuciónconNoR: F: (x + y)(x * y)z se muestra en La ejecuciónde dos niveles con compue¡tas.NOR El término con un solo literal z, requiereuna com. la Figrrra3-21(a). Esta com- prárt" Nón d"""a sola entrada o compuertainversora. entrada z a la puerta puede quitarse Para¿plicar directamente la fntrada de la óompuert-a NOR de segundonivgl partir de la fun- u"" ."g";á;-?or-u de ejecució.,e. porible a ción en práducto de surnas Para este caso combíneseprimero los unos en el mapa con el fin de obtener: F: xyz* xYz v (¿)F+(x+1t¡1x+y)z (b)F= (¡ + -r+ z) (x * r" + z) Figura 3-21 Ejecución con compuertas NOR
  • 106. t- Tabla 3-3 Reglas para la ejecución con NAND v NOR Número de Función a Forma normal Como Ejecutarse niveles Caso simplificar de usar derivarla con de F (a) F Sumade productos Combinelos unosen el mapa NAND 2 (b) F Suma de productos Combinelos ceros el mapa en NAND J (c) F Producto de sumas Complemente en (b) F 2 NOR (d) F Productode sumas Complemente en (a) F NOR J Esta es la expresiónsimplificada en suma de productos. Se com- plementa esta función para obtener el complementode Ia función en producto de sumas que es la forma requerida para la ejecución con NOR: F:(xty*z)(.x,*y *z) La ejecución de los dos niveles para F se muestra en la Figura 3 - 2 1 ( b ) . S i s e d e s e a l a s a l i d a F , e s t a puede ser generada con un inversor en el tercer nivel. La Tabla 3-3 resume los procedimientos para la ejecución con NAND y NoR, no se debe olvidar simplificar la función corr el fin de reducir el núme¡o de compuertas en la ejecución de funciones. Las formas normali- zadas obtenidas de los procedimientos de simplificación p<)r mapas se aplican directamente y son muy útiles cuando se está tiabaianáo con lógica NAND o NOR. 3-7 OTRAS EJECUCIONES ON DOS NIVELES C Las clas-es compuertas más encontradas a menudo en circuitos integra- de do_s-1o1 NAND y NoR. Por esta razón,las ejecuciones lógica Neño las de y NoR son las más importantes desde er punto de vista práctióo. Algunas compuetas NAND y NoR (pero no todas) permiten la posibilidad dé una conexión entre las salidas de las dos compuertaspara próducir una función lógica específica.Este tipo de lógica se lláma lógica dé cableado.por ejem- plo, las compuertas NAND TTL de colector aÉierto, una vez conectadas juntas producen la lógica AND de cableado.(La compuerta TTL de colector abierto se muestra en el Capítulo 18, Figura 1g-11). lógica AND cableada ia ejecutada con dos compuertas NAND ie ilustra en laFigura B-22(a). La compuerta AND se dibuja con las líneas de entrada atraiesando la com- puerta hasta el centro para distinguirla de una compuerta comercial. La compuerta AND cableada no es una compuerta física sino solamente un símbolo_paradesignar la función obtenida de la conexión cablead" qu" ." indica. La función lógica ejecutadapor er circuito de la Figura B-22(a)es: P: (AB).(CD) : (AB + CD) 96
  • 107. r¿ ¡ F=(AB+CD) F=tG+B)(C+D) ,¡ it !- (a) AND-cableado en compuertas NAND (b) OR-cableado en compuertas ECL TTL de colector abier¡o (AND.ORINVERSOR) (OR.AND NVERSOR) I Figura 3-22 Lógica de cableadoy se llama una función AND-OR inversor (o invertida). De manerasimilar la salida NoR de las compuertas ECL puedenunirsetcdas para conformaruna función cableadaoR. La función lógica ejecutadapor el circuito de la Figura 3-22(b)es: r : ( A + B ) ,+ ( C + D ) ,: l ( A + B ) ( C+ D ) 1 ,y se llama función (OR-AND) inversor (o invertida). , una compuerta de lógica alambrada no produce una compuerta fisicade segundonivel ya que se trata solamente de una conexión. sin embar-go, para propósitos de discusión se consideran los circuitos de la Figura3-22 como ejecuciones dos niveles. El primer nivel consisteen compuer- detas NAND (o NoR) y el segundonivel tiene una compuertasencilla ÁNn(u oR). La conexión cableadadel símbolo gráfico se omitirá en las discu-sionessubsiguientes. Formas no degeneradas Es instructivo desde el punto de vista teórico encontrar cuantas combi-nacionesde compuertasde dos niveles son posibles. Se considerancuatrotipos de compuertas:AND, OR, NAND y NOR. Si se asignaun tipo de com-puertas para el primer nivel y uno para el segundose encuentra que exis-ten 16 combinacionesposibles de formas de dos niveles. (El mismó tipo decompuerta puede estar en el primer y segundo niveles como en utta é¡ec.r-ción con NAND-NAND). ocho de estas funcionesse les llama formas de-generadas.Esto puede verse de un circuito con compuertas y en el primernivel y una compuertaY en el segundonivel. La salida del circuito ei sim-plemente la función Y de todas las variables de entrada. Las otras ochoformas no degeneradosproducen formas de ejecución en suma de produc-tos o producto de sumas. Las ocho formas no degeneradas son: AND-OR OR-AND NAND-NAND NOR-NOR NOR.OR NAND-AND OR-AND AND.OR 97
  • 108. 98 S I M P L I F I C A C I OD E L A S F U N C I O N E S E B O O L E N D CAP. 3 La primera compuerta de cada una de las formas listadas constituye el primer nivel de la ejecución.La segundacgmpuertade la lista es una sola compuerta colocadaen el segundonivel. Nótese que cualquier par de for- mas de la lista son duales entre sí. Las formas AND-OR y OR-AND son las dos formas básicasde dos ni- velesdiscutidasen la Sección3-5. Las NAND-NAND y NOR-NOR se in- trodujeron en la Sección3-6. Las cuatro formas restantesse investigan en esta sección. E j e c u c i ó nc o n A N D - O R i n v e r t i d a La dos formas NAND-AND y AND-NOR son formasequivalentes pueden y ser tratadas conjuntamente.Ambas realizan la función AND-OR invertida de la manera mostrada en la Figura 3-23.La forma AND-NOR se parecea¡.tsr la forma AND-OR con una inversión hecha fror un pequeñocírculo a la sa- lida de la compuertaNOR. Esta ejbcuta la función: F: (AB + CD + E) Usando el símbolo gráfico alterno para la compuerta NOR se obtiene el diagrama de la Figura 3-23(b).Nótese 1ue la sola variable E no es comple- mentada porque el único cambio hecho ps el símbolo gráfico de la compuerta NOR. Se trasladan los círculos del terminal de entrada de las compuertas de segrrndonivel a los terminales de salida de las compuertas del primer nivel. Se necesitasolamenteun inversorpara que la sola variable mantenga el círculo. Otra alternativa es quitar el inversorsiemprey cuandola entrada E esté complementada. circuito de Ia Figura 3-23(c)es una forma NAND- El AND, se muestraen la FiguraS-22con el fin de ejecutarla función AND-OR invertida. Una ejecucióncon AND-OR requiereuna expresiónen suma de produc- tos. La ejecucióncon AND-OR invertida es similar exceptopor la inversión (negado). Por tanto, si el complementode una función se simplifica en suma de productos (combinandolos cerosen el mapa), es posibleejecutarF con la parte AND-OR de la función. Cuando F pasepor la inversión de salida siemprepresente,se generarála salida F de la función. Un ejemplo de una ejecucióncon AND-OR invertida se mostrará más adelante. E j e c u c i ó nc o n O R - A N D i n v e r t i d a Las formas OR-NAND y NOR-OR realizan la función OR-AND invertida como se muestra en la Figura 3-24.La forma OR-NAND se parecea la for- ma OR-AND exceptopor la inversión hecha por el círculo en la compuerta NAND. Ella ejecutala función: F : l ( A + B ) ( C+ D ) E ) , Mediante el uso de un símbolográficoalterno para la compuertaNAND se obtiene el diagrama de la Figura 3-24(b).El circuito en (c) se obtiene moviendo los círculos pequeños de las entradas de la compuerta de se-
  • 109. z z z I Q -1- IA v é:kffi l z.= zY -- z ^ O N u0 z z (! ¡ ll ,: v ;l r ;! t l1 { f IJ 99JI I
  • 110. + z:- ia + U + - E 49 z xz ú O $ N ¡r D z? z too
  • 111. sEc.3-7 O T R A SE J E C U C I O N EC O N D O S N I V E L E S I O I Sgundo nivel a las salidas de las compuertas de primer nivel. El circuito de[a Figura B-24(c)en una forma NOR-OR se muestra en la Figura 3-22 paraejecutar la función OR-AND invertida. La ejecución OR-AND invertida requiere una expresión en producto desumas. Si el complemento de la función se simplifica en producto de sumasse puedeejecutarF con la parte OR-AND de la función. Una vez que F oasepoi ta parte de inversión se obtieneel complemento Fosea F ala salida. de Tabla sumarioY ejemPloLa Tabla 3-4 resume los procedimientos para la ejecuciónde funcionesdeBoole en cualquiera de las cuatro formas de dos niveles Debido a la partede INVERSION, en cada caso es convenienteusar Ia simplificación F (elcomplemento)de la función. Cuando se ejecuta F en una de estas formas." oLti"tr" el complementode la función en la forma AND-OR u OR-AND.Las cuat¡o formas de dos niveles invierten esta función dando una salidaque es el complementode F. Esta última es la salida normal F. Tabla 3-4 Ejecución con otras formas de dos niveles Forma Ejecuta Simplifique Para obtener equivalente la F una salida no degenerada función en de (a,l (b)*AND-NOR NAND-AND AND-OR-INVERTIDA Sumadeproductos F combinando los cerosen el mapaOR-NAND NOR-OR OR-AND-INVERTIDA Productodesumas combinandolos unos en el mapa y luego complementando.*La forma (b) requiere una compuerta NAND de una ent¡ada a una NOR (inversor) parael término de un solo literal. EJEMPLO 3-11: Ejecútese la función de la Figura 319(a) con las cuatro formas de dos niveles listados en la Tabla 3-4. El complemento de la función se simplifica en suma de productos combinando los ceros del mapa: F:xy*ry*z La salida normal de esta función puedeser expresadacomo: F:(xy*ry*z)
  • 112. AND-NOR NAND-AND ( a )F = ( - r r* , r r * : ) , ) Z -r ) z OR.NAND NOR-OR ( b ) . r : = [ ( " x1 -. t * z ) ( x + 1 + : ) ) Figura 3-25 Otras ejecuciones de dos niveles la cual está en la forma AND-OR invertida. Las ejecuciones con*!a AND-NOR y NAND-AND se muestranen la Figura 3-25(a).Nótesery-* que una NAND de una entrada o compuertainversorase necesita para la ejecucióncon NAND-AND, pero no en el casoAND-OR. El inversor puede eliminarse si se aplica una variable de entrada z en vez d,ez. Las formas OR-AND invertida requierenuna expresiónsimpli- ficada del complemento de las funciones en producto de sumas. Para obteneresta expresiónse debencombinar los unos en el mapa: F: xyz* ryz En seguidase toma el complementode la función: F,:(r*y*z)(x,+y,*z) La salida normal F puede ahora expresarse la forma: en F:l(x * y * z ) ( x + y + z ) f , la cual está en la forma OR-AND invertida. A partir de esta expre- sión se puedeejecutar la función en las formas OR-NAND y NOR- OR como se muestra en la Figura 3-25(b). to2
  • 113. 3-8 CONDICIONES DE NO IMPORTALos unos y ceros en el mapa significan la combinación de variables quehacen la función igual a 1-ó 0 respect-ivamente. Lascombinaciones se ob-tienen comúnmente de una tabla de verdad que lista las condiciones bajolas cuales la función es 1. Se asume que la función sea igual a cero bajocualquier otra condición. Esta suposición no es siempre verdadera ya quehay aplicaciones donde ciertas combinaciones de variables de entradanunca ocurren. Un código decimal de cuatro bits, por ejemplo, tiene seiscombinaciones que no se usan. Cualquier circuito digital que use estecódigo, opera bajo la suposición de que esas combinaciones no usadasnunca ocurren, siempre y cuando el sistema esté trabajando adecuada-mente. Como resultado, no importa lo que sea la salida de la función paraestas combinaciones de variables ya que se garantiza que nunca ocurri-rán. Estas condiciones de no importa pueden usarse en un mapa paralograr una mejor simplificación de la función. Se puede hacer énfasis en que la combinación de no importa no puedeser marcada con un 1 en el mapa ya que ella implica que la función sea Ipara esa combinación de entrada. De la misma manera colocar un cero re-quiere que la función sea cero. Pára diferenciar las condiciones de no im-porta de los unos y ceros se usará una X. Cuando se escogen cuadrados adyacentes, para simplificar la funciónen el mapa, se asume que la X sea 1 ó 0 según lo que produzca la expresiónmás simple. Además, no se necesita usar la X si esta no contribuye al cu-brimiento de una área mayor. En cada caso, la alternativa depende sola-mente de la simplificación que se puede lograr. EJEMPLO 3-12: Simplificar la función de Boole: F(w, x, y, z) : >( l, 3, 7, I l, 15) y las condicionesde no importa: d(w, x, y, z) : >(0, 2, 5) Los términos mínimos de F son .las combinacionesde variables que hacen la función igual a 1. Los términos mínimos de d son las combinacionesde no importa que se conoce que nunca ocurren. La minimización se muestra en la Figura 3-26.Los términos mí- nimos de F se marcan con unos y aquellos de d se marcan con una X y los cuadradosrestantes se llenan con ceros. En (a) los unos y las X se combinan de una forma convenientetal que se abarque el mayor número de cuadradosadyacentes.No es nece- sario incluir todas o algunas de las X sino aquellas que sean úti- les para la simplificación de un término. Una combinaciónque da una función mínima incluye una X y deja dos por fuera. Esto dará como resultado una función simplificada en suma de productos. F: wz * yz t03
  • 114. "yi ya 00 01 ll l0 00 0l )1 ,f ñ.l X i- -l t X 0( it I X 0l 0 r _J 0 I 0 0 t 0 0 0 lr1 I I tr ol 0 0 0 I 0 ll loi _f 0l io ( a ) C o m b i n a n d ou n o s y X F: uz +,,2 (b) CombinandocerosyX I:z(u, ly) Figura 8_26 Ejemplo con condiciones de no importa En (b), los ceros se combinan con cuarquier X convenientepara simplificar el. complementode ra función. Los mejoresresultados se obtienen si se incluyen las X de la mane¡a mostrada. La fun- ción complementada simplifica para dar: se F:z+wy complementándola de nuevo se obtiene una función simplificada en producto de sumas: F:z(w,*y) Lu! dos expresiones obtenidas en el . Ejemplo 3-12 dan dos funciones, las cuales se pueden demostrar como algebrui"u**ü iguutur.{ Este no esrt siempre el caso cuando intervienen cond*iciones d" iirporta. De hecho, si una X se usa como 1, cuando se combinan los unos "; ;;" 0 cuando se combinan los ceros, las dos funciones resultantes ,ro proáu.irán " respues- tas iguales algebraicamente. La selección de la condiiio"ae no importa qomg 1 en el primer caso y como 0 en el segundo,resurta en expresiones de diferentes términos mínimos y por tanto en diferentes -Enla funciones. Esto puede versedel Ejemplo 3-12. solución del mismo la X escogida como 1. no se escogiócomo cero. Ahora, -si en la Figura 3_26(a) el término uzen vez de uz se obtienede todas rorria. una ." ".iog" tunción mini- mizada: F: wx I yz Pero que no es algebraicamente igual a la obtenida en producto de sumas porque la misma X se usa como 1 en la primera minimización y como cero en la segunda. Este ejemplo demuestra también que una expresión con un mínimo de literales no es necesariamente única. Algunas veces el diseñador se encuentra con una alternativa entre dos términos con un número igual de literales, tal que la escogencia de cualquiera resulta en una expresión minimizada. t04
  • 115. 3-9 E L M E T O D O E LT A B U L A D O DEI método del mapa para simplificación es conveniente siempre y cuandoel número de variables no exceda de cinco o seis. A medida que el númerode variables aumenta el número excesivo de cuad¡ados impide una selec-ción razonable de cuadrados adyacentes. La desventaja obvia del mapaes esencialmente el procedimiento de prueba y error que depende de lahabilidad del usuario humano para reconocer ciertos patrones. Para fun-ciones de seis o más variables es muy dificil estar seguró que realmentese hizo la mejor selección. El método del tabulado elimina la anterior dificultad. Este se tratade un procedimiento específico paso a paso que se garantiza para produciruna expresión de forma normalizada y simplificada. Este se puede aplicara problemas con muchas variables y tiene la ventaja de ser adecuado paracómputos con máquina. Sin embargo es un poco tedioso para uso humanoy propenso a errores debido a un proceso rutinario y monótono. El métododel tabulado fue formulado primero por Quine (3) y más tarde mejoradopor McCluskey. EI método de simplificación consiste en dos partes. La primera es en-contrar mediante una búsqueda muy cohpleta de todos los términos can-didatos de inclusión en la función simplificada. Estos términos se llamanprimeros-implicados. La segunda opdración es escoger entre los primerosimplicados aquellas que dan una expresión con el menor número de lite-ra les.3-10 DETERMINACION LOSPRIMEROS PLICADOS* DE IMEl punto de partida del método del tabulado es la Iista de términos míni-mos que especifican la función. La primera operación de tabulado es bus-car los primeros implicados para usarlos en el proceso de apareamiento.Este proceso compara cada término mínimo con cada uno de los restantestérminos mínimos. Si dos términos mínimos difieren en solamente unavariable, esa variable se elimina para encontrar un solo término con unliteral menos. Este proceso se repite para cada término mínimo hasta quese complete el proceso completo de búsqueda. El ciclo del proceso de apa-reamiento se repite para aquellos términos nuevos encontrados. Se con-tinúa con el tercer y subsiguientes ciclos hasta el paso por un ciclo noproduzca nuevas eliminaciones de literales. Los términos restantes y to-dos los términos que no se aparearon durante el proceso, constituyen losprimeros implicados. El método del tabulado se ilustra por medio del ejem-plo siguiente: EJEMPLO 3-13: Simplificar la siguiente función de Boole usandoel método del tabulado: F: ) ( 0 , 1 , 2 , 8 , 1 0 l, l , 1 4 ,1 5 ) * Esta sección y la siguiente pueden ser omitidas sin perder continuidad. 105
  • 116. /06 S I M P L I F I C A C I O N L A S F U N C I O N ED E B O O L E DE S CAP, 3 Paso 1: Agrupar la representación binaria de los términos mínimos de acuerdo al número de unos contenido de la manera mostrada en la Tabla 3-5 columna (a). Esto se hace agrupando los términos mínimos en cinco secciones separadas por líneas horizontales. La primera sección contiene el número sin unos en é1. La segunda sección contiene aquellos números que tienen so- Iamente un uno. La tercera, cuarta y quinta sección contienen aquellos números binarios con dos, tres y cuatro unos respecti- I vamente. Los decimales equivalentes de los términos mínimos se colocan a todo lo largo para identificación. Paso 2: Cualquier par de términos mínimos que difieren en- tre sí solamente por una variable, se pueden combinar y las varia- bles no apareadas eliminar. Dos números de término mínimo caen dentro de esta categoría si ambos tienen el mismo valor de bit en todas las posiciones excepto en una. Los términos mínimos en una sección se comparan con aquellos de Ia siguiente en adelante ya que dos términos que se diferencian en más de un bit no se pueden aparear. El término mínimo de Ia primera sección se com- para con cada uno de los tres términos mínimos de la segunda sección. Si hay dos términos iguales en todas las posiciones ex- cepto en una, se marcan a la derecha de ambos términos mínimosg i*"tl,l;13:,x11""1-?i"i::??$" ffit*#";;fi (b) de la tabla. La variable eliminada durante el proceso de apa- reamiento se remplaza por un guión en su posición original. En Tabla 3-5 Determinación de los primeros implicados para el Ejemplo 3-13 (a) (b) (c.) wxyz ux,y2 w xyz 0 0000 / 0, 1 000- 0,2,8,10 - 0 - 0 o) 00 - 0 0,8,2,10 - 0 - 0 r 0001 0,8 -000 1 0 ,l l , 1 4 ,l 5 l-l- 2 0010 1 0 ,1 4 ,1 1 ,l 5 l-l- 1000 2, l0 -0 r 0 v 8, l0 l0-0 f l0 1010 / t0,ll l0l ll l0ll v 10,14 l - l 0v t4 lll0 / It. 15 r-l r v 15 llll / 1 4 .l 5 l l l - /
  • 117. S E C .3 . 1 0 D E T E R M I N A C I O N L O S P R I M E R O SM P L I C A D O S O 7 DE I I este caso mo (0000)se combina con mr (0001)para formar (000-). Esta combinación equivalente la operación es a algebraica: mo I m, : w xY z I w xY z : w xl El término mínimo ¡n0 se combina con m2 para formar (00-0) y con m8 para formar (-000). El resultado de esta comparación se c o l o c a .e n l a p r i m e r a s e c c i ó n d e l a c o l u m n a ( b ) . L o s t é r m i n o s m í - nimos de las secciones dos y tres de la columna (a) se comparan en seguida para producir los términos Iistados en la segunda sec- c i ó n d e l a c o l u m n a ( b ) . T o d a s l a s o t r a s s e c c i o n e sd e ( a ) s e c o m - paran de manera similar y las secciones subsecuentes se forman en (b). Este proceso de comparación dará como resultado cuatro s e c c i o n e sd e ( b ) . Paso 3: Los términos de la columna (b) tienen solamente tres variables. Un l debajo de la variable significa que no es tildada, un 0 significa que es tildada y un guión significa que no se incluye en el término. El proceso de búsqueda y comparación se repite pa- ra los términos en la columna (b) para formar los dos términos variables de Ia columna (c). De nuevo. los términos en cada sec- ción necesitan compararse solamente si tienen guiones en la mis- ma posición. Nótese que el término (000-) no se aparea con cual- quier otro término. Por consiguiente, este no tendrá marca a su derecha. Los equivalentes decimales se escriben a mano derecha de cada entrada para propósitos de identificación. EI proceso de comparación debe Ilevarse a cabo de nuevo en Ia columna (c) y en Ias columnas subsiguientes siempre y cuando se consiga el apa- reamiento adecuado. En el ejemplo presente, la operación para en la tercera columna. Paso 4: Los términos no marcados en la tabla forman los pri- meros implicados. En este ejemplo tenemos el término r¿"¡y (000-) en la columna (b) y los términos xz(-0-0) y uy (1-1-)en la co- Iumna (c). Nótese que cada término de Ia columna (c) aparece dos veces en la tabla y cuando el término forme un primer impli- cado es innecesario usar el mismo término dos veces. La suma de los primeros implicados dará una expresión simplificada de la función. Esto es debido a que cada término marcado en Ia tabla se ha tenido en cuenta para la entrada de un término más senci- llo en la columna subsecuente. Así, las entradas no marcadas (primeros-implicados) constituyen los términos dejados para for- mular la función. Para el ejemplo presente,Ia suma de los prime- ros implicados dará la función minimizada en suma de productos: F:wxy*xz*wy Vale la pena comparar la anterior respuesta con la obtenida medianteel método del mapa. La Figura 3-27 muestra la simplificación por mapa deesta función. Las combinaciones de los cuadrados advacentes dan los
  • 118. ): y 00 0i 1l l0 _ll 00 E l Lr 0l II il tl I t{ Tl Io l L tr 7 Figura 3-27 Mapa de la función del Ejernplo3-13;tr: w,x,t,,*x,2,+uytres primeros implicados de la función. La suma de estostres términos esla expresiónsimplificada en suma de productos. Es importante señalar.gle 9l Ejemplo B-18 fue escogido a proposito para d,ar una función simplificada a partir de una "d. *o*u primerós im_ picados. En a mayoria de los casos a suma de los primeros impricados no necesariamenteform-anla expresión con el número *írri,,o de términos. Esto se demuestraen el Ejemptó a-t+. La tediosa manipulación que se debe hacer cuando se usa el método del tabulado se reduce si la cómparaciónse hace con números decimales en vez de binarios. se mostrará áhora un método qu. u." la resta de nú_ meros decimales en v:z de comparar y aparear números binarios. Nótese que cada 1 en un n:mgo binario representa el coeficiente multiplicado por una potencia de 2. cuando dos términos mínimos son iguales tod", las posicionesexcepto en una, el término mínimo con el 1 extra "r, ser debe más grande,_ el número dei otro térmiho mínimo, que en una potencia de 2. Por tanto, dos términos mínimos se pueden cambia¡ potencia si ei nrimero del pri_ mer término mínimo difiere. po.r yna de 2 de un segundo número Tay.or de la siguiente sección inferior de la tabla-sliir.tr"rá este proce_ dimiento repitiendoel Ejemplo 3-18. como se muestra en la Tabla 3-6 columna (a), los términos mínimos se arreglan en secciones como se hizo anteriormeni; ;;";;t" que se listan solamente los decimalesequivalentesa ros té¡minos ;i;i;"r. El procesode comparar los términos mínimos es como sigue: inspecciónese todo parde números decimales en seccionesadyacentesde la tabla. si el númerode la sección inferior es mayor que er número de la sección superior poruna potenciade 2 (por ejemplo1,2,4, g, 16, etc.) márquesepara demostrarque han sido usadosy escróalos ambosnúmeros ." t""olr-na (b). Er parde números trasferidos a la colum"" (¡) incluyen u;-;;;;", número enparéntesis que designa la potencia de 2 por la cual difieren los números.úl numero en paréntesisdice la posición der guión en la notación bina_ria. El resultado de la comparaciónde la colu"mn; ("i ¡; muestra en lacolumna (b)... !" comparación,entre secciones adyacentesen la columna (b) se rea-liza de manera similar, excepto qu" .oi","nte se comparan aquelrostér- t08
  • 119. Tabla 3-6 Determinaciónde los primeros-implicados Ejemplo 3-13 del con notación decimal (a) (b) (c) 0v 0 ,l(l) 0,2, 8, r0 (2,8) 0,2 (2) / 0 , 2 , 8r 0 , (2,8) lv 0,8 (8) v 2t/ 1 0 l, r , 1 4 , 5 ( 1 , 4 ) l 8v 2, l0 (8) 1 0 l, l , 1 4 ,l 5 ( 1 , 4 ) 8, l0 (2) l0 10, l (r) r ll , t0, t4 (4) t4 l l, 15(4) 15v 1 4 ,l 5 ( l ) minos con el mismo número en paréntesis.El par de númerosen una sec-ción debe diferir por una potencia de 2 del par de númerosen Ia siguientesección. Y los números en la sección inmediatamente inferior deben sermayores para poder lograr la combinación. En la columna (c) escríbasetodos los cuatro números decimales, con los dos números en paréntesiscomo indicadoresde la posición de los guiones.Una comparaciónde lasTablas 3-5 y 3-6 podría ser útil para comprender las derivacionesde laTabla 3-6. Los primeros implicados son aquellos términos no marcados en Iatabla. Son los mismos que los encontradosanteriormenteexcepto que es-tán dados en notación decimal. Para convertir la notación decimal a bi-naria conviértasetodos los números decimalesen el término a binarios yluego colóquese guión en aquellas posicionesdesignadas un por los núme-ros en paréntesis.Así 0,1 (1) se convierte a binario como 0000,0001; unguión en Ia primera porción de cada número ¡esultará en (000-). De lamisma manera, 0, 2, 8, 10 (2, 8) se convierte a la notación binaria 0000,0010, 1000y 1010,y un guión colocadoen las posiciones2 y 8, dará comoresultado (-0-0). EJEMPLO 3-14: Determinar los primeros implicados de Ia función: F ( w ,x , y , e ) : ) ( 1 , 4 , 6 , 7 , 8 , 9 ,1 0 ,l l 1 5 ) Los números de los términos mínimos se agrupan en seccionesde la manera mostrada en la Tabla 3-7 columna (a). El binario equi- valente de un término mínimo se incluye con el propósito de con- tar el número de unos. Los númerosbinarios en la primera sección to9
  • 120. Tabla 3-7 Determinación de los primeros implicados del Ejemplo 3_14 (a.l (b) (c) 000t r / t,9 (8) 8 , 9 ,1 0 n ( 1 , 2 ) , 0r00 4 ^/ 4,6 (2) 8,9,10, (1,2) lI r000 8V 8,9 (r) v 8, l0 (2) v 0ll0 6 / l00l 9 f 6,7 (t) l0l0 l0 / 9,lt (2) / 1 0 l, r (r) / 0lll 7f r 0 lI uv 7. t5 (8) ll, l5 (4) illl 15v Pri meros-i mpl icados Binario Decimal uxYz Términos 1 , 9( g ) _U 0l 4,6 (2) 0l -0 wxz 6 , 7( t ) 0l l- wxy 7, 15(8) -t tl xyz r l , 1 5( 4 ) l- lt wyz 8 , 9 , 1 0 ,I l ( 1 ,2 ) l0 wx tienen sólo un uno, en la segrntia sección dos unos, etc. Los nú_ meros de los términos mínimos se comparan por el método deci- mal y se -hacenparejas,si el número de Laseccióninferlo. es mayor que aquel de la secciónsuperior.si el número de la seccióninf.erior es.más pequeñoque el _dela superior no se tiene reja aunque los dos números difieren por una potencia la pa_ "n ".r..,fu 2. La de búsqueda minuciosa en la columna (a) aur¿ como resultado ros términos de la columna (b), con todos los término. Ái.ri_o, la columna (a) marcados.Hay soramentedos parejas á"-lZ.-io,"., en-la columna (b) las cuales darán el mismo término de dos lite_ rales en la columna (c). Los primeros implicados consisten en todos los términos no marcadosen la tabla. La conversiónde no- tación binaria a decimal se muestra en la parte i"re.ior á" la ta- bla. Los primerosimplicadosencontrados son r,y,z, u),x2, tL,x.y, wyz y wx. , xyz,tto
  • 121. t: ) 00 0l ll l0 rtx 00 !_l 0 t .I t; t- ,J I Ll_l I I gu Fi ra t", uo r-n o " !?!i+", 1i.:i.j;:_,1;1,p: La suma de todos los primeros implicados, dará una expresión alge-braica válida para la función. Sin embargo esta expresión no es necesa-riamente la que contiene el mínimo número de términos. Esto puede de-mostrarse inspeccionando el mapa de Ia función del Ejemplo 3-14. Comose muestra en lf Figura 3-28 Ia función minimizada reconocida es: F: xyz * wxz * ryz * wxla cual consiste en la suma de cuatro de los seis primeros implicados deri-vados del Ejemplo 3-14. El procedimiento de tabulado para la selecciónde los primeros implicados que dan la función minimizada es el tema dela siguiente sección.3-11 S E L E C C I O ND E L O S P R I M E R O S I M P L I C A D O SLa selección de los primeros implicados que forman Ia función minimizadase hace a partir de una tabla de primeros implicados. En esta tabla, cadaprimer implicado se representa en una fila y cada término mínimo en unacolumna. Se colocan cruces en cada fila para mostrar Ia composición delos términos mínimos que constituyen los primeros implicados. Un mínimogrupo de primeros implicados se escoge de manera que abarque todos losiér.tri.tos mínimos de la función. Este procedimiento se ilustra en el Ejem-plo 3-15. BJEMPLO 3-15: Minimizar la función del Ejemplo 3-14 El tabulado de los primeros implicados para este ejemplo se mues- tra en la Tabla 3-8. Hay seis filas, una para cada primer implicado (derivado en el Ejemplo 3-14) y nueve columnas que representan cada una un término mínimo de Ia función. Se colocan cruces en cada fila para indicar los términos mínimos contenidos en el pri- mer implicado de esa fila. Por ejemplo, las dos cruces en la primera fila indlcan que los términos mínimos 1 y 9 están contenidos en el p r i m e r i m p l i c a d o x y 2 . E s a c o n s e j a b l ei n c l u i r e l e q u i v a l e n t e d e c i - ttl
  • 122. Tabla 3-8 Tabla de primeros-implicados Ejemplo 3-1b del l0 llf xvz l,9n/wxz 4,6 X tpxy 6,7 X X xyz 7 t5 X X wyz I l, l5 X Xv wx 8,9,10,11 X X mal del primer implicado en cada fila y convenientedar los térmi- nos mínimos contenidos en é1. una vlz se hayan marcado todas las cruces se procederáa seleccionarun númeró mínimo de prime- ros implicados. . La tabla completa de primeros implicados se inspecciona para obtener columnas que contengan solamente una cruz. En este ejemplo hay cuatro términos mínimos cuyas columnas tienen una sola cruz: 1, 4, 8 y 10. El término mínimo 1 está cubie¡to por el primer implicado xy.z;. es .decir,. seleccióndel primer imp-licado la garantizaque el término mínimo l está incluido en la iunción. !_Jz De manera similar el término mínimo 4 está cubierto por el primer implicado tDxzy los términos mínimosg y 10por el prirner implica- do wx Los primeros implicados que cubren ros términos mínimos con una sola cruz en su columna se llaman primeros implicados esenciqLes-. Para permitir que la expresiónfinal simplificáda con- tenga todos los términos mínimos no queda otra aliernativa que incluir los primeros implicados esenciáles.Se coloca ,rr,, -u."" en la tabla a continuación de los primeros implicados esenciales para indicar que han sido seleccio.,ádo". . En seguida se observa cada columna cuyo término mínimo está cubie¡to por los primeros implicados eslnciales serecciona- dos. Po¡ ejemplo, el primer implicaho seleccionado ,,y,)-.rr¡r" to, té¡minos mínimos 1 y 9, entonces se coloca ,.rrru,rr"."á en-ia parte inferior de las columnas. De manera similar, el primer, impticado w xz cbre los términos minimos 4 y 6 y,¿¡ cubre g, g, i0 y11 res_ pectivamente. La inspección de la taúla de pri*eio" i*pti""ao. cubre todos los términos de la función con excepciónde y 7 rs. Estos dos términos mínimos deben ser incruido.po. la seiección de.uno 9 -í" primeros implicados. En este ejemplo es claro que primer implicado ryz cubre ambos términos i"i"i*".1-"r el po, t"rr- to el seleccionado- Así se ha encontrado er .o"¡"tJ -iíi-o a" primeros implicados cuya suma da la función mlnimizada reque- rloa: F: xyz + wxz + wx + xyztt2
  • 123. E ñ Fs E c .3 - 1 2 OBSERVACIONES NCLUYENTES I3 CO I ff F ii,, Las expresionessimplificadas deducidas en los ejemplos anterioresestaban expresadas la forma de suma de productos. El método del ta- f, enbulado puede adaptarsepara dar una expresión simplificada en producto r 6de sumas. De la misma manera que en el método del mapa se tiene quecomenzarcon el complementode la función tomando los ceroscornola lista F iiinicial de términos mínimos. Esta lista contiene aquellos términos míni- : :imos no incluidos en la función original, los cuales son numéricamenteiguales a los términos máximos de la función. El procesode tabulación se rilleva a cabo con los ce¡os de la función para terminar con una expresión ¡isimplificada en suma de productos del complementode la función. Obte- irniendo de nuevo el complemento se consigue la expresión simplificadaen producto de sumas. Una función con condiciones de no importa puede ser simplificadapor el método del tabulado despuésde una pequeñamodificación. Los tér-minos de no importa se incluyen en la lista de los términos mínimos cuan-do los primeros implicados se determinan. Esto permite la deducción deprimeros implicados con el mínimo número de literales. Los términos deno importa no se incluyen en la lista de los términos mínimos cuando seprepara la tabla de los primeros implicados ya que los términos de no im-porta no tienen que estar cubiertos por los primeros implicados seleccio-nados.3-12 OBSERVACIONES ONCLUYENTES C Se introdujeron dos métodos de simplificación de funciones de Boole eneste capítulo. El criterio para la simplificación fue el de minimizar el nú-mero de literales en expresiones de suma de productos o productos desumas. Tanto el método del mapa como el de.tabuladoson tan restringidosen sus alcancesya que son útiles para simplificar solamentefuncionesdeBoole expresadasen las formas normalizadas. A pesar de que ello es unadesventajade los métodos,no es muy crítica, ya que la mayoría de aplica-ciones buscan, más la forma normalizada, que cualquier otra forma. Seha visto de la Figura 3-15 que la ejecucióncon compuertas,de expresionesen la forma normalizada,consistea lo sumo en dos niveles de compuertas.Las expresionesque no están en la forma normalizada se ejecutan conmás de dos niveles. Humphrey (5) muestra una extensión del método delmapa que produce expresiones simplificadas de multiniveles. Se debe reconocer que la secuencia del código reflejado escogidoparaIos mapas no es única. Es posible dibujar un mapa y asignar una secuen-cia binaria de código reflejadoa las filas y columnas diferentea la secuen-cia que se ha venido empleando. Siempre y cuando la secuenciabinariaescogidaproduzca el cambio de un solo bit entre cuadradosadyacentes,se producirá un mapa útil y válido. Dos versiones alternas de mapas de tres variables que a menudo seencuentranen la literatura de lógica digital se muestran en la Figura 3-29.Los números de los términos mínimos se escriben en cada cuadrado parareferencias. En (a), la asignación de las variables a las filas y columnases diferente de la que se usa en este libro. En (b) se ha rotado el mapa a
  • 124. x 0l Y 00 0l ll l0 00 0 + i 0 2 6 0l 5 I zf 1 I 7 I J 7 5 lil J L -v-l l q_J v Io 2 6 (a) (b) Figura 3-29 Variaciones del mapa de t¡es variablesla posición vertical. La asignación del número del término mínimo en todosIos mapas permanece en el orden xyz.Por ejemplo, el cuadrado del términomínimo 6 se encuentra asignando a las variables ordenadas el númerobinario xyz:110. EI cuadrado para este término mínimo se encuentra en(a) de la columna marcada W : ll y la fila z: 0. EI correspondiente cua-drado en (b) pertenece a la columna marcada con r : 1 y a la fila conyz:10. El proceso de simplificación con estos mapas es exactamente elmismo que el descrito en este capítulo excepto por supuesto por las varia-ciones de términos mínimos y la asignación de variables. Otras dos versiones del mapa de cuatro variables se muestra en IaFigura 3-30. El mapa en (a) es muy popular y se usa muy a menudo en laliteratura sobre tales temas. De nuevo Ia diferencia es muy pequeña y semanifiesta por el solo intercambio de la asignación de la variable de filasa columnas y viceversa. El mapa en (b) es el diagrama original de Veitch(1), el cual Karnaugh (2) modificó al mostrado en la Figura (a). Los proce-sos de simplificación no cambian cuando se usan estos mapas en vez delos usados en este libro. Hay también variaciones de los mapas de cincoo seis variables. De todas maneras, cualquier mapa que parezca diferenteal usado en este libro o que se llame de manera diferente, debe reconocer- A AB __j_ CD 0 0 0l ll l0 0 q t2 8 t2 t4 6 ,{ .{ 0t n l0 3 2 5 7 o --..-Y- !----y- IJ l5 l4 9 il l0 i l3 9 8 -J ll t0 7 J 5 0 l BC (a) (b) Figura 3-30 Variaciones del mapa de cuat¡o variables tt4
  • 125. S E C .3 - 1 2 O B S E R V A C I O N E S N C L U Y E N T EIS5 CO Ise simplemente como una variación de la asignación de términos mínimosa los cuadrados del mapa. Como es evidente de los Ejemplos 3-13 y 3-14, el método del tabuladotiene el inconveniente que ocurren errores inevitables al tratar de compa-rar los números por medio de listas largas. EI método del mapa podría serpreferible, pero para más de cinco variables no se puede estar seguro quese ha encontrado la mejor expresión simplificada. La ventaja real del mé-todo del tabulado está en el hecho de que consiste en procedimientos pasoa paso que garantizan Ia respuesta. Es más, este procedimiento formal esadecuado para mecanización por computador. Se ha establecido en la Sección 3-9 que el método de tabulado siemprecomienza con la lista de términos mínimos de la función. Si la función noestá en esta forma, debe convertirse a ella. En la mayoría de Ias aplicacio-nes, la función que va a ser simplificada proviene de una tabla de verdad,de la cual se puede obtener Ia lista de términos mínimos. De otra manera,la conversión de términos mínimos agrega un trabajo considerable de ma-nipulación al problema. Sin embargo, existe una extensión del método deltabulado para encontrar los primeros implicados de expresiones algebrai-cas de suma de productos. Ver por ejemplo McCluskey (7). En este capítulo se ha considerado la simplificación de funciones conmuchas variables de entrada y una sola variable de salida. Sin embargoalgunos circuitos digitales tienen más de una salida. Tales circuitos sedescriben mediante un conjunto de funciones de Boole, una para cadavariable de salida. Un circuito con múltiples salidas puede algunas vecestener términos comunes entre las diferentes funciones que pueden serutilizadas para formar compuertas comunes durante la ejecución. Esto dará como resultado una ulterior simplificación que no se ha considerado cuando cada función se simplifica separadamente. Existe una extensión delrnétodo del tabulado para los circuitos de salidas múltiples (6, 7). Sin embargo, este método es muy especializado y bastante tedioso para ma- nipuleo humano. Tiene importancia práctica solamente si se le ofrece alusuario un programa de computador basado en este método. REFE ENCIAS R1 . Veitch, E. W., "A Chart Method for Simplifuing Truth Functions". Proc. of the ACM (mayo 1952),127-33. Karnaugh, M., "A Map Method for Synthesisof CombinationalLogic Circuits". Trans. AIEE, Comm. and Electronics,Vol. 72, Parte I (noviembre1953), 593-99. Quine, W. V., "The Problemof Simplifying Truth Functions".Am. Math. Month ly, Vol. 59, No. 8 (octubre1952), 521-31. ^ McCluskey, E. J., Jr., "Minimization of BooleanFunctions". BeII System Tech. J., Vol. 35, No. 6 (noviembre1956),1417-44. F Humphrey, W. S., Jr., Switching Circuits with Computer Applícations. Nueva York: McGraw-Hill Book Co., 1958,Capítulo 4. Introduction to Stl)itchingTheory and Logícal De- 6 . Hill, F. J., y G. R. Peterson, sign,2a. ed. Nueva York: John Wiley & Sons,Inc., 1974,Capítulos6 y 7.
  • 126. s r M p L t F t c A c t o N F U N c t o N ED E B o o L E DE s cAP.3 !16 E. _!Icplr¡skey, J., Jr., Introduction to the Theory of switching circuits. Nueva York: McGraw-Hill Book Co., 1g65,Capítulo 4. {ohav-i, 2., suitching and Finite Automata Theory. Nueva york: McGraw-Hill Book Co., 1970. N a g l e ,H . T . J r . , B . D . c a r r o l , y J . D . I r w i n , A n I n t r o d u c t i o n t o c o m p u t e rL o g i c . Englewood Cliffs, N.J.: Prentice-Hail,Inc., 1925. PROBLEMAS obtenga las expresionessimplificadas en suma de productos de las s-iguien- tes funcionesde Boole; (a) F(x, y, z) : >(2, 3, 6,7) @ ) F ( A , B , C , D ) : > ( 7 , 1 3 ,1 4 ,1 5 ) ( c ) F ( A , B , C , D ) : > ( 4 ,6 , 7 , 1 5 ) ( d ) F ( w ,x , y , z ) : 2 ( 2 , 3 , 1 2 ,1 3 ,1 4 ,1 5 ) 3-2. obtenga las expresiones simplificadas en suma de productosde tes funcionesde Boole: (a) xy + xyz * xyz (b) AB + BC + BC (c) ab I bc * abc (d) xyz I ryz * xyz * ryz obtenga las expresiones simplificadasen suma de productosde las siguien- tes funcionesde Boole: (a) D(A, + B) + B(C + AD) ( b ) A B D + A , C , D + A B + A C D + A B D , (c) klm * kmn + klmn I lmn ( d ) A B , C , D + A C D + B C D + A B C D + B C D , (e) xz * wry + w(xy + xy)3 - 4 . Obtenga las expresiones simplificadas en suma de productosde las siguien- tes funciones de Boole: (a) F(A, B, C, D, ¿/ : >(0, 1,4, 5, 16,t7,21,25,29) (b) BDE + BCD + CDE + ABCE + ABC + BCDE ( c )A B C E + A B C D + B D , E , + B , C D , + C D E , + B D E ,J-O. Dada la tabla de verdad: 000 0 U 001 I 0 010 I 0 0ll 0 I 100 I 0 l0l 0 ll0 0 ltl I
  • 127. Il" ROBLEMAS | 7 | (a) ExpreseFt I Fz en producto de términos máximos. (b) Obtenga las funcionessimplificadasen suma de productos. (c) Obtenga las funcionessimplificadasen producto de sumas. 3-6. Obtenga las expresiones simplificadas en producto de sumas: (a) F(x,y, z) : II(0, I, a, 5) @) F(A, B, C, D) : n(0, l, 2, 3, 4, 10, I l) (c) F(w, x, y, z) : II(1, 3, 5, 7, 13,15) 3-7. Obtenga las expresiones simplificadas en (1) suma de productosy (2) pro- ducto de sumas. (a) xz * yz I yz + ryz (b) (A + B, + D)(A + B + DXC + DXC, + D,) ( c ) ( A + B + D ) ( A+ B + C ) ( A + B + D ) ( B + C + D ) ( d ) ( A + B , + D ) ( A + D , ) ( A+ B + D , ) ( A+ B , + C + D ) (e) wyz * owz * owx * rswz* autyz 3-8. Dibuje la ejecución con compuertas de las funciones de Boole simplificadas, obtenidas en el Problema 3-7 usando las compuertasAND y OR. 3-9. Simplifique cada una de las siguientes funciones y ejecútelas con compuer- tas NAND. Dar dos alternativas. (a) 4 : AC + ACE + ACE, + A,CD, + A,D,E, (b) F2:@,+ D,)(A,+ ,+ D)(A + B,+ C,+ D)(A,+ B + C+ D) C 3-10. Repita el Problema 3-9 para ejecucionescon NOR. 3-11. Ejecute Ias funciones siguientes con compuertas NAND. Asuma que se cuen- ta con entradas normales y complementadas. (a) BD + BCD + AB CD + A BCD con no más de seiscompuertas, cadauna con tres entradas. (b) (AB + A B )(CD + CD) con doscompuertas dosentradas. de 3-12. Ejecute las siguientes funciones con compuertas NOR. Asuma que se cuen- ta con las entradasnormal y complementada. (a)AB+ CD+ ACD+ DC(AB+ AB)+ DB(AC+ AC) b ) A B , C D , + A , B C D , +A B , C , D+ A , B C , D 3-13. Haga una lista de las formas degeneradas dos niveles y demuestreque se de reducen a una sola operación. Explique cómo las formas degeneradas dos de niveles pueden ser usadas para aumentar el fan-out de las compuertas. 3-14. Ejecute las funciones del Problema 3-9 con las siguientes formas de dos ni- v e l e s :N O R - O R , N A N D - A N D , O R - N A N D y A N D - N O R . 3-15. Simplifique las funcionesde Boole F en suma de productosusando las con- diciones de no importa d; (a) F: y + xz ¿l: yz * rl o) F: B,C,D,+ CD+ ABCD B d: BCD + ABCD
  • 128. CAP.3, i ( t , S i m p l i l i q u ei ¿ rl u u c , ¡ i r r e B o o l eI i u s a n d ol a . ; c o n d i c i o n e ( l ¿ n o i m p o r t ad e n d s i l r s u r l a d e p r o d u c t o s ( 2 ) p r o d u c t od e s u m a s : y ( a ) F : A B , . - . 4 C D+ A B C d: ABCL,+ACD I ABD O) .F : w(xy * x! + 4t¿) + xz(y + w) d: wx(yz + yz) + nyz lc) F: ACE + ACDE+ ACDE d: DE + ADE + ADE (d)F: BDE+ ABE + BCE+ ABCD d: BDE + CDE: l - 1 ; . l l j e c u t . e a s s i g u i e n t e su n c i o n e s s a n d ol a s < , , l d i c i o n e s e n o i m p o r t a . A s u - l l u d m a q u e s e c u e n t ac o n I r r se n t r a d a sn o r m a l e s , s u s t t t m p i e m e n t o s . ( a ) F : A B C + A B D + A B C D c o n d o s c o m p u e r t aN O R a l o s u m o . s d: ABC+ ABD (b) f = U + D)(A+ B)(,1+ C) con tres compuertas AND a lo sumo. N (c) f: BD + BC + ABCD c o n c o m p u e r t aN A N D . s d:ABD+ABCD3-18. Ejecute las siguientes funciones en compuertasNAND y NOR. Use sola- rnente cuatro compuertas.Solamentese cuenta con las entradas normales. F: v/xz + tt".vz .ryz * wxyz * d : w-t-zrj 19. La siguiente xpresión e Boole: e d BL + BDE e s l a v e r s i ó ns i m p l i f i c a d a e l a f i r n c i ó n : d A B E + B C D E+ B C D E + A B D E + B C D E uHay condiciones no importa? Si es así, ¿cuálesson ellas? deil 2(). Dé tres manerasposiblesde expresarlas funciones: F : ABD + ABCD + ABD + ABCD con ocho o menos literales.jl 21. (lon el uso de mapas, encuentre la f<rrma más simple en suma de productos de la lunciórt F : f g, donde / y g estén dados por: -f : wry + yz + wyz + x),2 g : (v, + x + y + z)(x * y + z)(w + y + z) S u g e r e n c i c tV e ¡ e l P r o b l e m a 2 - 8 ( b ) . :: l - 2 2 . S i m p l i f i q u e l a f u n c i r j nd e B t x ¡ l e d e l P r o b l e m a S - 2 ( a ) u s a n d o e l m a p a d e f i n i d o en ia ligura il-29(a). Repita el ejercicio con el mapa de la Figura 3-29(b).
  • 129. P R O B L E M A SI 9 I3-23. Simplifique la función de Boole del Problema3-3(a)usandoel mapa definido en la Figura 3-30(a).Repita con el mapa de la Figura 3-30(b).3-24. Simplifique las siguientesfuncionesde Boole por medio del método del ta- bulado. (;a)F(4, B, C, D, E, F, G): >(20,28,52,60) (b) F(A, B, C, D, E, F, G) : >(20, 28,38,39, 52, 60, r02, 103,127) ( c ) F ( A ,B , C , D , E , F ) : > ( 6 , 9 ,1 3 ,1 8 ,1 9 , 2 5 , 2 1 , 2 9 , 4 1 , 4 5 , 5 7 , 6 1 )3-25. Repita el Problema3-6 mediante el uso del métododel tabulado. i,3-26. Repita el Problema 3-16(c)y (d) usando el método del tabulado. i. 3!
  • 130. I Lógica combinaciona4-1 INTRODUCCIONLos circuitos lógicos para los sistemas digitales pueden ser combinacio-nales o secuenciales. Un circuito combinacional consiste en compuertaslógicas cuyas salidas se determinan directamente en cualquier momentode la combinación presentede entradas sin tener en cuenta las entradasanteriores. Un circuito combinacional realiza una operación de procesa-miento de información específicacompletamentelógica por medio de unconjunto de funciones de Boole. Los circuitos secuenciales usan elemen-tos de memoria (celdas binarias), Además de compuertas lógicas. Sussalidas son una función de las entradas y del estado de los elementosdela memoria. El estado de Ios elementosde Ia memoria, a su vez es unafunción de las entradas previas. Como consecuencia, Ias salidas de uncircuito secuencial dependen no solamente de las entradas presentes,sino también de las entradas pasadas,y el comportamientodel circuitodebe especificarse por una secuenciade tiempos de las entradas y estadosinternos. Los circuitos secuenciales discuten en el Capítulo 6. se En el Capítulo 1 se aprendió a reconocerlos númerosy códigosbina-rios que representan las cantidades discretas de información. Estas va-riablei binarias se representan por medio de voltajes eléctricos o porcualquier otra señal. Las señalespueden ser manipuladas por compuertasIógicásdigitales con el f,rn de ejecutar las funcionesdeseadas. el Capí- Entulo 2 se lntrodujo el álgebra de Boole como vehículo para expresaralge-braicamente funciones lógicas. En el Capítulo 3 se aprendió a simplificarlas funciones de Boole para lograr ejecuciones con compuertas de tipoeconómico.El propósito de este capítulo es el de usar los conocimientosadquiridos en los Capítulos anteriores y el de formular varios diseñossisfemáticos y procedimientos de análisis de los circuitos combinacio-nales. La solución de algunos ejemplos típicos dará una recopilaciónútilde funciones elementales importantes para Ia comprensión de computa-dores digitales y sistemas. Un circuito combinacional consisteen variables de entrada, compuer-tas lógicas y variables de salida. Las compuertaslógicas aceptan señales 120
  • 131. n variables m variables de entrada de salida Figura 4-1 Diagrama de bloque de urr-circuito combinacional en las entradas y genelan señales en las salidas. Este procesotrasforma información binaria de datos de entrada dados a datos de salida reque- ridos. Obviamente, los datos de salida y de entrada se representanpor medio de señalesbinarias, es decir, existen dos valores posibles,unorre- presentado lógica 7 y el otro representado lógica 0. En Ia Figura 4-1 se muestra un diagrama de bloque de un circuito combinacional.l Las n va- ¡iables binarias de entrada vienen de una fuente externa, las rn va¡iables de salida van a un destino externo. En muchas aplicacionesla fuente y el destino son registros acumuladores(Sección 1-7) localizadosen la ve- cindad de un circuito combinacionalo en algún componenteremoto exter- no. Por definición, un registro externo no debe influenciar el comporta- miento de un circuito combinacionalya que si lo hace el sistema total se convierte en un circuito secuencial. Para n variables de entrada, hay 2" combinaciones posibles de valo- res de entrada binaria. Para cada combinaciónde entrada posible hay una y sólo una combinaciónde salida posible.Un circuito combinacionalpuedeI describirsepol m funciones de Boole, una para cada variable de salida Cada función de salida se expresaen términos de n variablesde entrada. Cada variable de entrada a un circuito combinacional puede tener Una o dos conexiones.Cuando se cuenta solamente con una conexión, se puede representarla variable en Ia forma normal (no tildada) o en Ia for- ma de cbmplemento (tildada). como una variable en una expresión de Boole puede aparecer tildada- y no tildada es necesariosuministrar un inversoi para óada literal que no se obtenga en el terminal de entrada. Por otra parte, una variable de entrada puede apareceren dos terminales suministrando las formas normales y de complemento a la entrada del circuito. Si este eS el caso, no es necesarioincluir los inversoresa las entradas. EI tipo de celdas binarias usadas en la mayoría de los sistemas digitales son circuitos flip-flops (Capítulo 6) que tiengn salidas nalg Los va"loresnormales y de la variable binaria acumulada. "omple*entados que cada variable de entrada apa- En el trabajo subiiguiente, se asume rece en dos terminales, suministrando simultáneamente los valores nor- males y de complemento.Se debe tener en cuenta que un circuito inversor puede producir el complemento de la variable si se cuenta con un solo terminal. 4-2 PROCEDIMIENTOE DISEÑO D El diseño de circuitos combinacionalescomienza desde el enunciado del problema y termina con el diagrama de circuito lógico, o con un conjunto áe funciones de Boole de los cuales se puede obtener el diagrama lógico fácilmente. El procedimientocubre los siguientespasos: t2l
  • 132. I22 LOGICACOMEINACIONAL CAP 4 1. Se enuncia el problema. 2. se determina el número requerido de variabres de entrada v el nú- mero requerido de variables de salida. 3. Se le asignan letras a las variables de entrada y salida. 4. se deduce la tabla de verdad que define las relaciones entre las entradas y las salidas. 5. Se obtiene la función de Boole simplificada para cada salida. 6. Se dibuja el diagrama lógico. una tabla de verdad para circuitos combinacionales consiste en co- lumnas de entrada y columnas de salida. Los unos y ceros en las columnas de entrada se obtienen de las 2n combinaciones binarias disponibles para n variables de entrada. Los valores binarios para las salidas se de- terminan después de un examen del problema enunciado. una salida puede ser igual a 0 ó 1 para cada combinación válida de entrada. sin embargo, las especificaciones podrían indicar que algunas combinaciones de entia- da no ocurrirán. Estas combinaciones se convertirán en condiciones de no importa. Las funciones de salida especificadas en la tabla de verdad darán la definición exacta del circuito combinacional. Es importante que las espe- cificaciones enunciadas se interpreten correctamente en la tabla de ver- dad. Algunas veces el diseñador debe usar su intuición y experiencia para l l e g a r a l a i n t e r p r e t a c i ó n c o r r e c t a . L a s e s p e c i f i c a c i o n e se ñ u n c i a d a s - s o n faÍa vez completas y exactas. Cualquier interpretación errónea que pro- duzca una tabla de verdad incorrecta dará como resultado un ii."Litu combinacional que no cubra las necesidades establecidas. Las funciones de Boole de salida de una tabla de verdad se s.mplifi- can por cualquier método disponible, tal como manipulación algebraica, el método del mapa o el procedimiento del tabulado. Normalmente habrá una variedad de expresiones simplificadas entre los cuales se puede es- Loger. Sin embargo, en una aplicación particular, ciertas restricciones,l i m i t a c i o n e s y c r i t e r i o s v i e n e n c o m o g u i a e n e l p r o c e s o d e s e l e c c i ó nd euna expresión algebraica particular. Un método práctico de diseño tendráque considerar tales condiciones obligatorias como (1) número mínimode compuertas, (2) número mínimo de entradas a una compuerta, (3) tiem-po de propagación mínima de una señal a través del circuito, (4) númerominimo de interconexiones y (5) limitaciones de la capacidad de accio-namiento de cada compuerta. Como todos estos criterios no pueden satis-facerse simultáneamente y como la importancia de las condiciones obli-gatorias se dictan para la aplicación particular, es difícil hacer unaafirmación general en lo que respecta a una simplificación aceptable. Enla mayoría de los casos la simplificación comienza wr lograr un objetir.r,elemental, tal como producir una función de Boole simplificada en la fbrmanormalizada y de allí proceder a lograr los otros criterios de comporta-miento. En Ia práctica, los diseñadores tienden a ir de las funciones de Booled una lista de terminales que muestran las interconexiones entre varias
  • 133. l $ * * ! i FSEC, 3 4 S U M A D O R EI 2 3 Scompuertas lógicas n,rrmalizadas. En este caso el diseño no debe ir mása l l á d e l a s f u n c i o n e s d e B < r o l es i m p l i f i c a d a s d e s a l i d a . S i n e m b a r g o , e ld i a g r a m a I ó g i c o e s ú t i l p a r a r - i s u a l i z a r l a e j e c u c i ó n d e l a s e x p r e s i o n e sc t . , t rcompuertas.4-:i SUMADORESI , o c o r n p u " l t a s i : i i g i t ¿ r l ehs c e n u n a v a r i e d a d d e t ¿ t , e a st i e ¡ t t , r t r t l s a m t e n t < l ac k . i n f i r r m a c r r l n . ! l r r t r e l a . , l r r n c i o n e s b á s i c a s e n c ( ) n t r a d a se s t á I l I a s d i f i ¡r(rltes operricionesaritméticas. La operaciórl aritmética más básica ess i ¡ d u d a l a s u m a d e d o s d i g i t o s b i n a r i r - , s .E s t a s i m p l e a d i c i ó n c o n s i ; t e e l lc u a t r o o p e r a c i o n e s l e m e n t a l e sp t l s i b l e sa s i : 0 f U - ( , 0 + I = 1 . 1 + 0 : 1 r e1 + 1 : 1 0 . L a s p r i m e r a s t r e s o p e r a c i o n e s r o d u c e nu n a s u ¡ l l ¿c u y a l o n g i t u t l p tes e n u n dríig iao i,ap e r o , e n e l c a s o e n q u e a m b o s s u m a n d o b s e a n i g u a l e s a I t n r ti¿i suma c o t t s t s t e e n d o s c i i g i t o s . F l l i r i t l f l ü : : i r : ri f i t a t i i t i l n ,.:srrltado Se llama bit de qrrrslre (Acarre0). Cuando l)s il¡ltrtut de ros rS- - ¡ ¿ ¡ ¡ 1 d c s , r l l t i e n e t t m á s i eli;lii,,. slgllrli.,rtir,r;l-.ei i r ltrraslte qLo b t i e n e c l e l a s u m a d e d o s b i t s s e a g r e g a a i s i g u i e r r t i i ¿ : r d e b i t s s t , . l l , r it i c a t i y r ; sd e m a y o r o r d e n . U n c i r c u i t o c o m b i n a c i o r t ¿ l q u e r e a l i z a l a s t i , , l , ,de dos bits se llama sumodor medio. Aquel que realrza ia suma dt tr:s ¡rlts( d o s b i t s s i g n i f i c a t i v o s m á s e l b i t d e a r r a s t r e ) e s u n . s ü 1 7 ¿ { ¡ c iiro n t p l , l u . l l l trn 6 m b r e d e l p r i m e r o s e d e r i v a d e l h e c h o d e q r r e s e u s ¿ t l ld o s s t l l l r i r , i r : i i : r , r - Sr l i o s p a r a h a c e r u n s u m a d o r c o m p l e t o . L o s c l o s c i r c u i t o s s u n i a c l o r e sl r ) 5 : ) r l rl o s p r i m e r o s c i r c u i t o s c o m b i n a c i o n a l e sq u e s e v a n a d i s t . ñ a r . Sumador medioi ) t , I a r : x p l i c a c i ó nv e r b a l d e l s u m a d o r m e d i o s e e n c u e l r l r aq u e e s t e t i r t r t i i , ,¡ecesita dos entradas binarias y drrs salidas binarias. Las varialtles clee n t r ¿ r d ad e s i g n a n l o s b i t s d e l o s s u m a n d o s , l a s v a r i a l l l e s d e s a l i d a l t r o c i u -cen la suma v el bit dc arrastre. Es necesario especificar dc¡sr¿triabksd e s a l i d a p o r q u e e l r e s u l t a d o p u e d e c o n s i s t i r d e d o s d í g i t , r s l ¡ i n ¿ r r i o s .S e a s i g n a n a r b i t r a r i a m e n t e l o s s í m b o L r s . I ] . 1 a l a s c l l " t n i r a d ¿ l s , ( p a r a i ¿ rs u m a ) ¡ C ( p a r a e l b i t d e a r r a s t r e i p a r ¿ il a s s ¿ r l i d a s U n a v e z q u e s e h a y a e s t a b l e c i d oe l n r i m e r r 1 1 , , 1 , r o n r l t r e s e l ¿ t st , , r - , ¡ dr i a b l e s d e e n t r a d a y s a l i d a s e e s t á l i s t o p a r a f r r r i ¡ i u i ¿ t il a t a b l ¡ d e r . e r r l . r t ipara identificar exactamente la función del sumatl¡rrnredio. Esta l¿ri,i de verdad se muestra a continuación: (t 0 0 0 I 0 I 1 tll bit de arraslr* e:. r) ¿r n(; ser qrte ambas enl u l. l,,i ;,t.id., r e p r e s e n t ae l b i t n r e n , l s" i g n i f i c a t i v o d e l a s u m a .
  • 134. .l -fl- ) --L-/ l__ñ x -t IH )" --ñ (-l- j1_/ tT - -L ] 1J (a) .l : .r) : .r) (b) J - (r -,-.v) { -y) (r C=xl C: .r) .I r .t c;" (c) S-(C*¡y) (d) S.(¡f r)(.r*r) C:xy ¿-:1-r,,v,), Y v nN =i,* Figura 4-2 Varias configuracionesdel sumador medio Las funciones de Boole simplificadas para las dos salidas pueden ob-tenerse directamente de una tabla de verdad. Las expresiones simplifica-das en suma de productosson: S: x,y i ry, C: xYEl diagrama lógico para esta configuraciónse muestra en Ia Figura 4-2(a)de Ia misma manera que otras cuatro formas para hacer un sumador me-dio. Todas ellas logran el mismo resultado en cuanto al comportamientode entrada-salida.Ellas muestran la flexibilidad disponible para el dise-ñador cuando se configura una función lógica combinacional simple, talcomoésta. La Figura 4-2(a), como se ha enunciadoantes, es Ia configuracióndelsumador medio en suma de productos. La Figura 4-2(b) muestra la confi-guración en producto de sumas: ,S:(x+y)(x,+y,) c:ry 124
  • 135. H H PI +isEc. 4-3 125 SUMADORES n1 t.i ;t.para obtener la configuraciónde la Figura 4-2(c),se nota que s es la oR-exclusivade r y y. El de s es el equivalente ¡ y: (sec- de "o-plementoción 2-6): S:xY+xY pero como c: xy se obtiene: S: (C + ,,y) En la Figura 4-2(d) se usa la configuracióndel producto de sumas con c derivado como sigue: C:xy:(x,+1,), El sumador medio puedeser configuradocon una OR-exclusivay una com- nuerta AND de la manera mostrada en la Figura 4-2(e).Esta forma se usa para ila. i"rá. para demostrar que se necesitan dos sumadoresmedios construir un circuito sumador completo. Sumador comPleto Un sumador completo es un circuito combinacional que forma la suma bit. aritmética de treÁ d" entrada. Este consiste en tres entradas y dos salidas. Dos de las variables de entrada denotadaspor I y y representan los dos bits significativos que se aglegan. La tercera entrada z representa el bit de arraslre de la poiición previa menos significativa Se necesitan dos salidas porque la suma aritmética de tres dígitos binarios varía en valor de 0 a-3 y-los binarios 2 ó 3 necesitandos dígitos. Las dos salidas se designanpor lós símbolosS para la suma y C para el bit de arrastre. La variáble binaria S da el valor de la suma del bit menos significativo La variable binaria C da el bit de arrastre de salida. La tabla de verdad del sumador completo es como sigue a continuación: 000 00 001 01 010 0l 0ll l0 100 0l l0l l0 110 l0 lll ll Las ocho filas debajo de las variables de entrada designantodas las com- bi*.ione. posibles <le unos y ceros que pueden tener esas variables Los V d" las variables- salidá se determinan por la suma aritmé- de ""o. de ""ro,bits de entrada. Cuando todos los bits de entrada sean ceros tica los la salida es cero. La salida S es igual a 1 cuando solamenteuna entrada
  • 136. I .{ 0 0 0r r 0 0 I f .ll I .S .rr,: -r-l:r .r):- ,rl,: C - .rr. I .t. : Figura 4-B Mapas Ce un sumador comDleto es igual a I ó cuando todas las tres entradas sean iguales a uno. La sali- da c tiene un bit de arrastre de I s,i dos de las tres"entradas son iguales .. 1 c¡ t. Los bits de entrada y salida de los circuitos combinacionales tienen dilerentes interpretaciones en los diferentes estados del problema. Física- mente. las señales binarias de los terminales de entraáa se consideran dígitos binarios agregados aritméticamente para formar una suma de dos digitos en los terminales de salida. por otrá parte, Ios mismos valores bi- narios se consideran variables de las funciones de Boole cuando ." u"p."-san en Ia tabla de verdad o cuando se ejecutan los circuitos con compuerras lógicas. Es importante tener en cuenta que se dan dos interpretacionesdiferetes a los valores de los bits enconttado. en este circuito. relación lógica de entrada-salida del circuito del sumador c¡mp¡t. -Lapuede ser expresada con dos funciones de Boole, una para cada varial,lecle salida. cada función de Boole de salida requiere un rnopu único para strsimplificación. cada mapa debe tener ocho cuadrados ya que cada ,,lr,l;ies una función de las tres variables de entrada. Los mapas de la l.igura{ 3 se usan para simplificar las dos funciones de salida. Los unrrs err lor;cuadradosde los mapas para s y c se determinan directamente cle la tablade erdad. L.s cuadrados con unos para la salida s, no combiran en cua-drados adyacentes, para _dar una expresión simplificada en suma de pro.ductos. La sálida c puede simplificárse a una expresión de 6literales. Eldiagrama lógico para el sumador completo ejecutado en suma de productosse muestra en la Figura 4-4. Esta configuración usa las siguientes expre-sionesde Rnle. S: xyz * xyz* xyz* x¡: C:xy+xz+yz Se pueden desarrollar otras configuraci.nr,s para el sumador comple_to. La ejecución del producto de suma.s reqrriere .l -i..rr-,,, ¡rirmero de com-p u e r t a s q u e l a c o n f i g u r a c i ó n d e l a F i g u r a 4 - 1 .c . n e l g r u p d e corniiu,,rtasAND y oR intercambiadas. un sumador completo p"óa" configurarse condos sumadores medios y una compuerta oR, ctmo se muestra e., lu Figu.u4-5. La salida s del segundo sumador medío es la aplicación de una oR-exclusiva de z y la salida del primer sumador medio dando: t26
  • 137. E 1,ff F $ Í t- ii il it i1 it ii t:l i1 *t FI bi & Figura 4-4 Configuración un sumadorcompletoen suma de productos de Figura 4-5 Configurqción de un sumador completo con tilrs sumadores medios y una codrpuerta OR S: z O (r Oy) : z(x/ + xy) I z(xy * xy) : z(xt + xy) + z(xy + xy) : xyz+ xyz* xyz* xyzy el bit de arrastrede salida será: C: z ( x y + x y )* x y : x y z * x y z i x y4-4 SUSTRACTORESLa sustracción de dos númerosbinarios pueden lograrsetomando el com-plemento del sustraendopara agregarloal minuendo (sección 1-b). Me-diante este método, la operaciónde sustracciónse convierteen operaciónde suma que necesitasumadores completospara su ejecuciónen una má-quina. Es posibleejecutarla sustracción con circuitos lógicosde una ma-nera directa como se hace con lápiz y papel. Mediante este métod<i, cadabit de sustraendo del número se resta de su correspondiente bit signifi-cativo del minuendopara formar el bit de Ia diferencia.Si eL bit del mi-nuendo es menor que el bit del sustraendo,se presta un 1 de Ia siguienteposición significativa. EI hecho de que se ha prestadoun 1 debe llevarse 127
  • 138. 128 L O G T C Ao M B t N A C t O N A L c cAP. 4 al siguiente par de bits mayorgs por medio de Ias señaresbinarias que vienen (salida) de un estadl a"gá-y van al (entrada) siguiente estado mayor De la misma manera que hay sumadores;;Ji*y completos.Hay sustractoresmediosy completos. S u s t r a c t o rm e d i o un sustractor medio es un circuito combinacional produce su diferenc_ia. que resta dos bits y Este también ti.n, unu salida que especifica ha prestado un 1 se designa bi; det si se miuedo con r y el bit del sus- traendo con v. para reariár.x-y "r r" a"¡u lá"r;],Jil t i v a s d e x y y . S i r l y , t e n d r e m á tsr e s p o s i b i l i d a d e s : lagnitudes rela_ 1-1:0. El resultadose llama er bit d"dl¡;;;;,- "s-r,éó : 0 , 1 _ 6 : 1 y O_ y se hace necesa¡io se tiene 0_1, prestar un 1 der siguiente del estad<¡ u 1 prestado siguiente.mavor asresa 2 ar b;^á;i-:;;;;;Hi" "stráo-rnay"i. que en el sistema decimal un r,ú,o".o pre-stado misma forma agrega10 al dígito der mi_ nuendo Con el minuendoigual a 2laiiferen"i" El sustractor medio necesitá ¿o. .uiiáu.. *L"riJit" 2-I:I. una salida genera la diferencia"r, y se designamediante el símbolo D. la segundasalidi aesignaaacomo B (B viene de Borrow), generala señal bi.raria que informa al siguiente do que se ha prestado un uno. r," lu¡ia esta- de verdad para las reraciones de de un sustractor medio se puede dérivar ffj;:Í;ir"ida de la siguienre 00 0 0l I l0 0 ll 0L a s a l i d ap r e s t a d a : : 0 . s i e m p r e y c u a n d o B x . 2 y . S e r ál p a r a ¡ : 0 y y : 1 .La salida D es el resultado¿" iu oóurucrón aritméti ca 28 + x _ y. Las funcionesde B-oolepurá la, ao, ,unaá, o.r lur,ru.tor medio sederivan directamentede la tabia de ueraad, D: x,y | ry,. B: xyEs interesantenotar g"g J" lógica para D es exactamentela misma que lalógica para Ia salida S ¿"1 ."riuaoi-.Ai". sustractor completoUn sustractor completo es un circuito combinacional que realizauna restaentre dos bits, tomando en consideracionque se ha prestado un 1 de unestado menos simificativo. Este ci.cuito tieie tres ;";;;á; y dos salidas.Las tres entradas,x, y e denotan J- _y -ir,u".rdo, el sustraendoy el bit dearrastre o bit prestado respectivamente. r,". ¿o. *liJ"., ñv B, represen-
  • 139. ESEC.4-4 S U S T R A C T O R E S1 2 9 H lii s: s.tan la diferencia y la salida del bit prestadorespectivamente. tabla de Laverdad para este circuito es Ia siguiente: 000 00 001 ll 010 lt 0ll l0 i 100 0l i l0l 00 ll0 00 lll llLas ocho filas debajo de las variables de entrada designantodas las com-binacionesposiblesde unos y cerosque puedenadoptar las variablesbina-rias. Los unos y ceros para las variables de salida se determinan por laresta de x -y - z. Las combinacionesque tienen entrada prestada z:0se reducena las mismas cuatro condicionesdel sumador medio. Para ¡:0,y:0 y e: 1 es necesarioprestar un 1 del siguiente estado, lo cual haceB : y a g r e g a2 a x . Y a q u e 2 - 0 - 1 : l , D : 1 . P a r a¡ : 0 y y z : l 1 . , e s e c e - r ns a r i op r e s t a r e n u e v oh a c i e n d o : l y d B x:2.Ya que2-1-1:0. D:0.P a r ar : I y y z : 0 1 , s e t i e n er - y - z : 0 l o c u a l h a c eB : 0 y D : 0 . F i n a l -m e n t ep a r a¡ : l y y : I , z : 1 s e t i e n eq u ep r e s t a r , h a c i e n d B : l y 1 o x:3p a r a3 - 1 - 1 : t h a c i e n d o : I .D Las funciones de Bpole simplificadas para las dos salidas del sustrac-tor completo se derivan de los mapas de la Figura 4-6. Las funcionessim-plificadas en suma de productosserán: D : xyz + xyz I ryz * xyz B:xy*xz*yzDe nuevo se nota que la función lógica para la salida D en un sustractorcompletoes exactamentela misma que la salida S en el sumadorcompleto.Sin embargo,la salida B se parecea la función C en el sumador completo,excepto que la variable de entrada r se complementa.Debido a estas si-militudes, es posible convertir un sumador completo a un sustractor 0 0 -R ; 0 tr L{---++ l I r t -I l- t. r{ I I f ¡{l t I + 7. 7. D: xyzl xyzl xyz * xyz B:xy+xzrya Figura 4-6 Mapas para un sumadsr completo
  • 140. l3O LOGICA OMBINACIONAL C C A p .4completo simplemente complementando la entrada ¡ antes de su aplicacióna las compuertas que forman el bit de arrastre de salida.4.5 C O N V E R S I OE N T R E O D I G O S N CLa disponibilidad de una gran variedad de códigospara los mismos ele-mentos discretosde información da como resultado el uso de códigosdife-rentes para diferentessistemas digitales. Es necesarioalgunas vecesusarIa salida de un sistema como entrada de otro. Un circuito de conversióndebe colocarseentre los dos sistemas, si cada uno usa diferentescódigospara la misma información. De esta forma un conversorde código uncircuito que hace compatibles dos sistemas a pesar de que ambo- tengan ".diferentecódigobinario. Para convertir el código binario A al código binario B, las líneas deentrada deben dar una combinación de bits de los elementos,tal como seespecifica por el código A y las líneas de salida debengenerarla correspon-diente combinaciónde bits del código B. Un circuito cómbinacionalreálizae-statrasformación por medio de compuertaslógicas. El procedimientodediseño de los conversores código se ilustra mediante Ln ejemplo espe- decífico de conversiónde BDC a código de exceso3. Las combinaciones bits del BDC y el exceso3 se listan en la Tabla de1-2 (sección 1-6). como cada código usa cuatro bits para representarun Idígito decimal, debe habe¡ cuatro variables de entrada y cuatro variables Ide salida. Es cpnvenientedesignarlas cuatro variablesbinarias de entradamediante los símbolosA, B, c y D y las cuatro variables de salida con u,,-r, y, y z. La tabla de verdad que relacionalas variablesde entrada y salidase muestran en la Tabla 4-1. Las combinaciones bits para las entradas dev sus correspondientes salidas se obtienen directamente de la Tabla 1-2.Se nota que cuatro variables binarias pueden tener 16 combinaciones Tabla 4-1 Tabla de verdad para el ejemplo de conversión de códieo Entrada Salida BDC código exceso3 0 0 00 0 ll 0 0 0l 0 00 0 0 t0 0 0l 0 0 ll 0 r0 0 00 0 tl 0 0l I 0 00 0 l0 I 0 0l 0 ll I 0 l0 I 00 I 0 ll I 0l I I 00
  • 141. !SEC. .5 4 C O N V E R S I ON T R E O D I G O S 3 I E C I r Fde bits de las cuales se listan 10 en la tabla de verdad. Las seis combina-ciones de bits no listadas para las variables entrada son las combinacio-nes de no importa. Como ellas nunca ocurren, se tiene la libertad de asig-nar un 1 ó un 0, a las variables de salida, de acuerdo a Ia que dé un circuitomás simple. Los mapas de Ia Figura 4-7 se dibujan para obtener una función deBoole simplificada para cada salida. Cada uno de los cuatro mapas de laFigura 4-? representa una de las cuatro salidas de este circuito como fun-ción de las cuatro variables de entrada. Los unos marcados dentro de loscuadrados, se obtienen de dos términos mínimos que hacen que la salidasea igual a 1. Los unos se obtienen de la tabla de verdad observando lascolumnas de salida una por una. Por ejemplo, la columna bajo la salida etiene 5 unos, por tanto, el mapa para z debe tener cinco unos cada uno delos cuales debe ser un cuadrado que corresponde al término mínimo quehace z igual a 1. Las seis combinaciones de no importa se marcan con X.Una posible forma de simplificar las funciones en suma de productos selista bajo el mapa de cada variable. Se puede obtener un diagrarrra lógico de dos niveles directamente delas expresiones de Boole derivadas de los mapas. Hay otras posibilidadespara el diagrama lógico que ejecuta este circuito. Las expresiones obteni- C CD -ll lo- CD AB OO ol LB 0 00 lt I 00 r-l ta 01 I I II t) I ( lB ^l x X ^ ] ^j ll X lx ^ I I I l_l X I l-r L D D D -CD iCD L CD CD B B 00 0l ll I lll -T rl I f- f I 0l I l it I ,l AI t I [.] Ir ^ I = lxl rl J^u ll ^ I ^ I A ^ I D D t BC - I]D BCD v¡-. A BC BD Figura 4-7 M a p a s p a r a e l c r ¡ n v c t s o rd e c t i d i g o d e B D C e x c e s o 3
  • 142. I32 L o G I c Ac o M B I N A C I o N A L CAP. 4das en la Figura 4-T pueden manipularsealgebraicamente con er propósitode usa¡ compuertascomunes pará do. o más salidas. Esta manipuraciónmostrada a continuación, ilustra la flexibilidad obtenida con los sistemasde múltiples salidas cuando se ejecutan con tres o más niveles de com_puertas. z: D, y: CD + CD : CD + (C + D, X: BC + BD + BCD : B(C + D) + BCD : B(C + D) + B(C + D), w:A+BC+BD:A+B(C+D) Pl diagrama lógico que configura la expresión anterior se muestra en ra Figura 4-8. En este se_observa que la compuerta oR cuya salida es c+Dse ha_usadopara configu.a. pa.cialmente cada una de ias tres salidas. No teniendo en cuenta los inversores de entraar,-ü-"j""rrción en sumade productos requiere siete compuértas AND y tre. colpuáJas oR. La con-ñguración de la Figura 4-8 requiere cuatro compuertas AND, cuatro com_puertas oR y un inversor. si están disponibles solamentelas entradasnormales, la primera ejecución requerirá inversoresp".u ü, variables B, c-v.D. Mie¡¡tras que la segunda ejecución requiere inversorespara ras varia-b l e sB y D . Figura 4-8 Diagrama lógico para el converso¡ de código BDC a exceso 3
  • 143. u p, h.i ilr *i4-6 P R O C E D I M I E N T OE A N A L I S I S D F:El diseño de los circuitos combinacionales comienzacon las especificacio-nes enunciadas de una función requerida y culmina con un conjunto de :funciones de Boole de salida o un diagrama lógico. El anólisis de un cir- ricuito combinacionales de cierta manera el procesoinverso. Este comienza il diagrama lógico dado y culmina con un conjunto,de funcionesde rf"o" "" una"tabla dJverdad o una explicación verbal de la operacióndelBool", i ¡icircuiio. Si el diagrama lógico que se va a analizar se acompañadel nom- tbre de la función, o una explicación de lo que se asumeque logre, entonc-esrt u.tetiri* del problemase ieduce a la verificaciónde la función enunciada ii El primer paso en el análisis es asegurarse que.el circuito dado sea ilcombinacional y no secuencial.El diagrama de un circuito combinacionaltiene compuertás lógicas sin caminos de realimentación o elementos dememoria.Ü.t camitto de realimentaciónes una conexiónde la salida de unacompuerta a la entrada de una segunda compuerta que forma parte de _laentrada de la primera compuerta. Los caminos de realimentación o ele-mentos de memoria en un circuito digital definen un circuito secuencial en elV á"U"" ser analizados de acuerdo a los procedimientosesbozados Capítulo 6. una vez que se verifique el diagrama Iógico como circuito combinacio-nal, se puede procedera obtener las funcionesde salida y la tabla de ver-¿aa. Si-el circuito se acompañade una explicación verbal de esta función,entonces las funciones de Boole o la tabla de verdad son suficientes para la verificación. Si la función del circuito está bajo investigación,entonceses necesariointerpretar la operación del circuito de la tabla de verdad derivada. El éxito de tal investigación se facilita si se tiene experienciaprevia y familiaridad conuna gran variedad de circuitos digitales. La ha-üiU¿"a- de correlacionaruna tabla de vqrdad con una tarea de procesa- miento de información es un arte que se adquierecon Ia experiencia. Para obtener las funciones de Bbole de salida de un diagrama lógico, se procedede la siguientemanera: 1. señálesecon símbolosarbitrarios todas las salidas de las compuer- tas que son fpnción de las variables de entrada. Obténgaselas funciones de Boole para cada compuerta 2. Márquesb con otros símbolos arbitrarios aquellas compuertas que son una función de las variables de entrada y las compuertasmar- cadas anteriormente. Encuéntrese las funciones de Boole para ellas. 3. Repítaseel procesoesbozadoen el paso 2 hasta que se obtengan las salidas del circuito 4. obténgase las funcionesde Boole de salida en términos de las va- riableJ de entrada solamente,por sustitución repetida de las fun- ciones definidas anteriormente. El análisis del circuito combinacionalen la Figura 4-9 ilustra el pro-cedimiento propuesto.Se nota que el circuito tiene tres entradasbinarias, 133
  • 144. I34 LoGIcAcoMBINACIoNAL CAP. 4A, B y c y dos salidas binarias, F, y Fz. Las salidas de las diferentescompuertas se marcan con símbolos intermedios. Las salidas de las com-puertas que son funciones de las variables de entrada son solamente F2 ,Tt y Tz. Las funciones de Boole para estas tres salidas son: Fz:AB+AC+BC Tt:A+B+C TZ: ABCEn seguida se consideran las compuertas de salida que son funciones delos símbolos ya definidos: Tt: FiT, F: T + TLa función de Boole de salida F, está ya expresada como una función delas entradas solamente. Para obtener F, comó función de A, B y c se for-man una serie de sustituciones como sigue a continuación: Ft : Tt* Tr: F;Tt + ABC : (AB + AC + BC),(A + B + C) + ABC : ( A + B , ) ( A ,+ C , ) ( 8 ,+ C , ) ( A+ B + C ) + A B C : ( A + B C ) ( A B+ A C + B C ,+ B , C )+ A B C : A , B C , + A , B , C+ A B , C , + A B C si se quiere continuar con la investigación y determinar la ta¡ea deinfbrmación-trasformación lograda po. esie circúito se puede derivar latabla de verdad directamente de las funciones de Boole y tratar de reco- A B C A B (- B C B C Figura 4-9 Diagrama lógico para el ejemplo de análisis
  • 145. S E C .4 . 6 PROCEDIMIENTO ANALISTS 135 DE nocer una operación familiar. Para este ejemplo nótese que el circuito es un sumador completo, con Fr siendo Ia suma de salida y Fz el bit de arrastre de salida. A, B y C son las tres entradas sumadas algebraica- mente. La derivación de la tabla de verdad para el circuito es un proceso di- recto una vez que se reconozcan las funciones de Boole de salida. Para obtener la tabla de verdad directamente del diagrama lógico sin pasar por las derivaciones de Ias funciones de Boole, se procede de la siguiente manera: 1. Determínese el número de variables de entrada del circuito. Para n entradas, fórmese las 2n posibles combinaciones de entrada de unos y ceros listando los números binarios desde 0 hasta 2" - I 2. Márquese las salidas de las compuertas seleccionadas con símbo- los arbitrarios. 3. Obténgase la tabla de verdad para las salidas de aquellas compuer-lli tas que son una función de las variables de entrada solamente. 4. Procédase a obtener la tabla de verdad para las salidas de aquellas c,mpuertas que son una función de los valores definidos previa- rrente hasta que se determinen las cclumnas para todas las salidas. Este proceso puede ilustrarse usando el circuito de la Figura 4-9. En Ia Tabla 4-2 se forman las ocho combinaciones posibles para las tres en- tradas variables. La tabla de verdad para F, se determina directamente de los valores de A, B y C con F, igual a 1 para cualquier combinacic,n que tiene dos o tres entradas iguales a l. La tabla de verdad para Fj es el com- plemento de Fr. Las tablas de verdad para T1 y ?2 son las funciones OR y AND de las variables de entrada respectivamente. Los valores para T3 se derivan de ?, y Fj: T, es igual a l cuando T y F:t son iguales a uno, y a cero de otra manera. Finalmente, F, es igual a 1, para aquellas combina- ciones en las cuales T2 o T3 o ambas sean iguales a 1. Por inspección de las combinaciones de la tabla de verdad para A, B, C, Ft y F, de la Tabla 4-2 se muestra que son idénticas a la tabla de verdad del sumador com- pleto dado en la Sección 4-3 para r, y, z, S y C respectivamente. Tabla 4-2 Tabla de verdad para el diagrama lógico de la Figura 4-9 F2 Tl T3 Fl 000 0 000 00r 0 0ll 010 0 0ll 0tl I 0 000 r00 0 I 0ll l0l I 0 000 rt0 I 0 000 lll I 0 r0l
  • 146. r I36 LOGICACOMBINACIONAL CAP. 4 Considérese ahora un circuito combinacionalque tiene combinaciones de entrada de no importa. Cuando se diseña un circuito como este,se mar- can las combinaciones no importa con una X en el mapa y se les asigna de un 1 o un 0, segúnsea lo más convenientepara la simplificación de la fun- ción de Boole de salida. Cuando se analiza un circuito con combinaciones de no importa se tiene una situación totalmente diferente. Aunque se asume que las combinacionesde entrada de no importa nunca ocurren, el hecho es que si cualquiera de estas combinaciones aplica a las en- se tradas (intencionalmenteo por error) se tendrá presente una salida bi- naria. El valor de la salida dependeráde la escogencia la X durante de el diseño. Parte del análisis de tal circuito puede involucrar la.determi- nación de los valores de salida para las combinaciones entraia de no de importa. como ejemplo,considérese conversor códigode BDC a código el de de exceso3 diseñado en la Sección 4-b. Las salidas obtenidas cuando Áe aplican las seis combinaciones usadas del código BDC a las entradas no son: Entradas BDC no usadas SaLidas ABCD x I I 0 0 I I I I I 0 I 0 0 I I I 0 I 0 0 0 I I 0 0 0 I I I I 0 I 0 Estas salidas pueden derivarse por medio del método del análisis de la tabla de verdad esbozado en esta sección. En este caso particular, las sa- lidas pueden obtenerse directamente de los mapas de la Figura 4-7. por inspección de los mapas, se determina cuando las X en los iuadrados de los términos mínimos correspondientes a cada salida, han sido incluidos como unos o ceros. Por ejemplo, el cuadrado del término mínimo m,6 (1010) se ha incluido con los unos para dar salidas w, x y z pero tro paü y. por tanto, las salidas para mro son wxyz:1101 tal como están listadas en la tabla anterior. Se nota que las primeras tres salidas en la tabla no tienen significado en el código de exceso 3 y por lo menos tres salidas correspon- den al decimal 5, 6 y 7 respectivamente. Esta coincidencia es totalmónte una función de Ia escogencia de X durante el diseño. 4-7 CIRCUITOS AND DE MULTINIVEL N Los circuitos combinacionalesse construyen más frecuentementecon com- pygflls NAND y NOR en vez de compuertasAND y OR. Las compuertas NAND y NoR son más comunesdesdeel punto de vilta del materiai (trard- ware) ya que se obtienen en la forma de circuitos integrados. Debido a la importancia de las compuertas NAND y NoR en el áiseño de circuitos combinacionales, importante poder reconocer relación que existe entre es la
  • 147. IsEc. 4-7 CIRCUITOS AND DE MULTINIVEL 137 N ülos circuitos construidos con compuertas AND-OR y sus diagramas NANDo NOR equivalentes. La ejecución de los diagramas lógicos de dos niveles NAND y NORfue presentada en la Sección 3-6. Aquí se considera el caso más general delos circuitos de multinivel. El procedimientopara obtenercircuitos NANDse presentaen esta seccióny para los circuitos NOR en la siguientesección. Compuerta universalLa compuerta NAND se conocecomo la compuertauniversal ya que cual-quier sistema digital se puede configurar con ella. Los circuitos combina-cionales y secuencialespueden construirse también con esta compuertaya que el circuito flip-flop (el elemento de memoria usado más frecuente-mente en los circuitos secuenciales) puedeconstruirsea partir de dos com-puertas NAND conectadas especialmente como se muestra en la Sección6-2. Para demostrar que cualquier función de Boole puede configurarseconcompuertas NAND, se necesita no solamente mostrar que las operacioneslógicas AND, OR y NOT puedenser configuradas con compuertasNAND.La configuración las operaciones de AND, OR y NOT con compuertas NANDse muestra en la Figura 4-10.La operaciónNOT se obtienede una compuer-ta NAND de una sola entrada, lo cual constituyeotro símbolopara el inver-sor. La operación AND requiere dos compuertasNAND. La primera producela AND invertida y la segundaactúa como un inversor para producir la sa-lida normal. La operación OR se logra mediante una compuerta NANDcon inversoresadicionales en cada entrada. Una manera convenientede configurar un circuito combinacionalconcompuertas NAND es obtener las funciones de Boole simplificadas en tér-minos de AND, OR y NOT y convertir las funcioncsa lógicaNAND. La con- NOT (inversor) AND ( A , B ) ,A * u : oR Figura 4-1O Configuración del NOT, AND y OR por medio de compue¡tasNAND
  • 148. I38 LoGIcACoMBINACIoNAL CAP. 4versión de expresiones algebraicas de operaciones AND, oR, Nor a opera-ciones NAND son comúnmente muy complicadas ya que envuelve un grannúmero de aplicaciones del teorema de De Morgan. La dificultad se eludemediante el uso de manipulaciones de circuitos y reglas sencillas las cualesse esbozan a continuación: Configuraciónde las funciones de Boole- Método del diagrama de bloqueI,a configuración de funciones de Boole con compuertas NAND puedenobtenerse por medio de una técnica de manipulación del diagrama de blo-que. Este método requiere que se dibujen otros dos diagramas lógicos antesde obtener el diagrama lógico NAND. sin embargo el procedimiento es muysimple y directo: Í ¡ A partir de una expresiónalgebraica,dibújeseel diagramalógico con compuertasAND, OR y NOT. Asúmaseque se tienen disponibles las entradas normales y sus compuertas. 2 . Dibújese un segundodiagrama lógico con la lógica NAND equiva- lente, como se da en Ia Figura 4-10 y sustitúyasepara cada com- puerta AND, OR y NOT. Quítese cualquier par de inversores en cascada del diagrama ya que Ia doble inversión no produce una función lógica. euítese los inversoresconectadosa entradas externas simples y complemén- tese la variable de entrada correspondiente.El nuevo diagrama lógico obtenido es la configuración con compuertas NAND reque- rido. Este procedimientose ilustra en la Figura 4-II para la función: F: A ( B + C D )+ B C La ejecuciónAND-OR de esta función se muestra en el diagrama lógico dela Figura 4-11(a).Para cada compuerta AND, se sustituye una compuertaNAND seguidade un inversor; para cada compuertaoR se sustituyen in-versoresde salida seguidosde una compuerta NAND. Esta sustitución sedesprendedirectamentede Ias equivalenciaslógicas de la Figura 4-10 y semuestra en el diagrama de la Figura 4-11(b).Este diagrama tiene siete in-versoresy cinco compuertas NAND de dos entradas con sus respectivosnúmerosdentro del símbolo de Ia compuerta.El par de inversoresconecta-dos en cascada(de cada recuadro AND a cada iecuadro oR) se eliminanya que forman doble inversión. EI inversor conectadoa la entrada B se qui-ta y se asigna Ia variable de entrada como B. El resultadoes el diagramalógico NAND mostrado en la Figura 4-11(c),con el número dentro de cadasímboloidentificando la compuertade la Figura 4-11(b). Este ejemplo demuestraque el número de compuertasNAND necesa-rias para ejecutar la función de Boole es igual al número de compuertasAND-OR si se cuenta con las entradas normales y su complemento.si se
  • 149. (DBAR( (a) ConfiguraciónAND-ORCDRAAB( (b) Sustituyendo funciones NAND equivalentes la Fizura5-8 de (c) Configuracióncon NAND Figura 4-ll C o n f i g u r a c i ód e I : A n ( B + ( l ) t t B ( c o n c o m p u e r t aN A N D s IJJ
  • 150. (a) Configuración AND-OR (b) SustituyendofuncionesNAND equivalentes (c) ConfiguraciónNAND Figura 4-12 Configuración (A+ B)(CD *E) de con compuertasNANDcuenta solamente con las entradas normales, se deben usar inversoresparagenerar las entradas complementadasnecesarias. Un segundo ejemplo de configuración con NAND se muestra en la Fi-garu 4-12.La función de Boole que se va a ejecutar es: F:(A+B,)(CD+E)La configuraciónAND-OR se muestra en la Figura 4-12(a), su sustitución ycon lógica NAND, en la Figura 4-12(b).Se puedenquitar un par de inver- t40
  • 151. sEc. 4-7 C I R C U I T O S A N D D E M U L T I N I V E L4 N soresen cascada.Las tres entradasexternasE, A y B que van directamen-te a los inversoresse complementan y se quitan los correspondientes inverso-res. La config¡ración finál con compuertasNAND está en la Figura 4-12(c). El núméro de compuertas NAND del segundo ejemplo es igual al nú-mero de compuertasAÑD-OR más un inversor adicional en la salida (com-puerta NANb 5). En general,el número de compuertasNAND necesariaspara configurar una función es igual al número de compuertas AND-OR,fxcepto po*ralgun inversor ocasional. Esto es verdad si se cuenta con lasentrádas-normáles su complementoya que la conversiónhace que se com- yplementen ciertas variables de entrada. El método del diagrama de bloque es algo aburrido de usar ya que re-quiere el dibujo de dos diagramas lógicos para obteaer la respuesta en eltercero. Con álguna experiénciaes posible reducir la cantidad de trabajoanticipándo.e J los pares de inversores en cascada y a los inversores en las eniradas. Comenzandocon el procedimientoesbozado, es muy difi- no cil derivar las reglas generalespara la ejecución de funciones de Boolecon compuertas NAND directamente de una expresión algebraica. P r o c e d i m i e n t od e a n á l i s i sEl procedimiento anterior considera el problema de derivar un diagramatogico NAND de una función de Boole dada. El procesoinverso es el análi-siJdel problema que comienza con un diagrama lógico N4ND dado y queculmina con una expresiónde Boole o una tabla de verdad. El análisis delos diagramas lógicoi NAND sigue el mismo procedimientopresentado.enla Secc-ión 4-6 pára el análisis de los circuitos combinacionales. única Ladiferencia qul la lógica NAND requiere una aplicación repetida-del teo- -se "trema de De Morgan. demostrará la deducción de la función de Boolea partir de un dlagrama lógico. Luego se demostrará la deducción de lataÉla de verdad diiectamente del diagrama lógico NAND. Finalmente, sepresentará un método para converti¡ u¡r diagrama lógco- NAND a un dia-gr"*u lógico AND-OR por medio de la manipulación de un diagrama debloque. Deducciónde la función de Boole a p a r t i r d e l a m a n i p u l a c i ó na l g e b r a i c aEl procedimientopara deducir la función de Boole a partir de un diagramalógíco se esbozaeñ la Sección 4-6. Este procedimiento se demuestra para eldiágrama lógico NAND mostrado en la Figura 4-13,el cual es el mismo que d" la Figura 4-11(c). Primero, todas las salidas de las compuertas"q,r"l -"r."tt con símbolos aritméticos. Segundo se derivan de las funciones"" Boole para las salidas de las compuertas que reciben solamente entra-dedas externas: Tt: (CD: C + D T r : ( B C ) : B * CLa segunda forma se desprende directamente del teorema de De Morgany prr"á" a veces ser más conveniente de usar. Tercero, las funciones de
  • 152. t t Figura 4-13 Ejemplo de análisis I Boole de compuertas que tienen entradas de funciones anteriormente de- rivadas se determinan en .rden consecutivo hasta que la salida se exprese en términos de variables de entradas: : (B7,): (BC+ BD) :(B+CXB+ D):B+CD T ¿ : ( A T r ): l A ( B + C D ) j , p: (rrra) : : ¡1rcf ¡nó + coll, BC,+ A(B + CD) t Deducción de la tabla de verdao El procedimiento para obtener I^. tabla de verdad directamente de un dia- grama lógico se esbozaen la Sección 4-6. Este procedimiento se demuestrapor e! diagrama lógico NAND de la Figura 4-13. primero se listan las cuatro variables de entrada conjuntamente óon las 16 combinaciones de unos v ceros como se muestra en la Tabla 4-8. Segundo se marcan las salida.s de todas las,compuertas con símbolos aritméticos como en la Figura 4-13. Tercero se obtienen las tablas de verdad para las salidas de aquellas com-puertas que son función de las variables de entrada solamente. Estas son T, y ( c D ) , e n t o n c e ss e m a r c a n c e r o se n a q u e l l a s f i l a s d o n d e a m - -T¿.Tt: y D sean iguales a 1y se llena el resto de las filas de ?, con unos.F. 9También Tr: (BC ) de tal manera que se marcan cerosen uqrr"iru, colum-n a s - d o n d eB : y c:0 y se llena el resto de las filas de T, conunos. Se-guidamente se procede a obiener la tabla de verdad para las salidas deaquellas compuertas que son función de las salidas deiinidas previamentehasta que se determine la columna para la salida F. Es posiblé, ahora, ob-tener una expresión algebraica a partir de la tabla de verdad derivada.El mapa mostrado en la Figura 4-r4 se obtiene directamente de la Tabla4-3 y tiene unos en los cuadrados de aquellos términos mínimos para krs 142
  • 153. {5f Tabla 4-3 Tabla de verdad para el circuito de la Figura 4-13 T2 T3 T4 0000 0 l0 0001 0 l0 0010 0 l0 00ll I l0 0100 I ll 0101 I ll 0ll0 I l0 0lll I l0 1000 0 l0 l00l 0 l0 l0l0 0 t0 l0ll 0 0l ll00 I 0l ll0l I 0l lll0 I 0l llll 0 0l lI AB 00 0l I l It Figura 4-14 D F:AIJTI.JC,_ACt) Deducciónde F a partir de la Tabla 4-3 cuales F es igual a 1. La expresión simplificada que se obtiene del mapa será: F : A B + A C D + B C : A ( B + C D )+ B C Esta es la misma expresión de la Figura 4-ll, verificando así la respuesta correcta. Trasformación del diagrama de bloque Es conveniente algunas veces convertir un diagrama lógico NAND a SU equivalente diagrala ló_gico AND-OR para facilitar el procedimiento de 143
  • 154. { I44 LOGTCACOMEINACTONAL CAP. 4 I análisis. Al hacer esto, la función de Boole puede derivarse mediante el uso del teorema de De Morgan. La conversión muy fácilmente r de diagramas ]ó$co-s se logra a través.del proceso inve-rsour u.uaá pár" la ejecución de los mismos. En la sección 3--6se most¡a¡on ¡o.;ír"bi;*grári.o. para la compuerta NAND. Estos símborosse repitieron alternos en litrigura ¿-rlp.i conveniencia. Po¡ medio de un conciente uso dL ambos términJs, po.iblu convertir un diagrama NAND a una forma equivalente AND-oÍt. ". La conve¡siónde un diagrama lógico NAñD ;;;;i;srama AND-OR se logra a través de un cambio de símibros de un ¡ño lr,u"urtido a oR in_ vertido en niveles de^compuertas arternas. El primer;;;i que debe cam_ biarse a un símbolo oR invertido debe ser el último nivJ Estos cambios producen pares de círculos en ra misma línea, t", ya que representan doble complementación. una """r"riu"¿.r, eliminarse comp,r"rt" AND u oR de y.ry .ol1 e"t.rgqa pu:{e también quitarse ya que no hace ninguna función lógica. una AND u oR de una sora entrada con u" la entrada o la salida se cambia a un circuito inversor. "ir.rrü"r, ,1-a B--------{ *-¡ ABC i A---{ - B - C c----l_J é--4_z )-¿ , ,nurr (a) AND invertido (b) OR invertido Figura 4-15 Dos símbolospara una compuerta NAND Este procedimiento se demuestra en la Figrrra 4-16. El diagrama lógico .N+NP de la Figura 4-16(a) se conviert" .rr,-di"gr"_" .AñO_OR. El sím_ bolo-de-la gompuerta en el último nivel se" cambia a un oR invertido. obser_ vando los diferentes niveles, se encuent-raotra compuerta que requiere un cambio de símbolo como se muestra en la.Figur; a_i6ó" Cualquier par de círculos en la misma línea se eliminan. círcil,os q""lá1, a ent¡adas exter_ nas se eliminan siempre y cuando la variable ¿ee"traáa correspondiente esté complementada.El diagrama lógico ¡,No-on ;q;;"id" se dibuja en la Figura 4-16(c).4.8 C I R C U I T O SN O R D E M U L T I N I V E LLa función NoR es el dual de la función NAND. por esta razón todos losprocedimientos y reglas para la lógica NoR forma" el-áu"l de los corres-pondientes procedimientos y regla-sdesarrollaá;-;; ü t¿gi""-ñÁñó.Esta sección enumera varios métodospa-rala co., togica NoRy el análisis mediante el seguimiento dg una listi "o"irg.ir*io. áé-lápi"o. ,rüdo, p"ola lógica NAND. sin_embargono se incluye una m¡ís detalladapara prevenir repetición de lo expuestoen la Sección4-2. "rpri"".íó" Compuerta universalLaconlpuerta NoR es univers¿r.ya que se puede ejecutar cuarquier funciónde Boole con ella incluyendo el ciicuiio flip-¡of -=J;"d, t"se""i¿r, o-2.La conversión de AND, oR y NoT a t¡óR ü -o".i." "i t" rig,r,a a--fi. "r,
  • 155. L Dl B. A B (a) Diag¡ama lógico NAND D B A B (b) Sustitución de símbolosOR invertido en nivelesalternos D B A B ( c ) Diagrama lógicoAND-OR Figura 4-16 Conversiónde un diagramalógico NAND a AND-OR NOT (inversor) ¿---l ffA t A: B OR (A -r B)- AB AND B Figura 4-L7 Configuración de NOT OR Y AND por medio de compuertas NOR t45
  • 156. 146 LOG¡CACOMBINACIONAL CAP 4 La operaciónNoT se obtiene de una compuertaNoR de una sora entrada orro símbolo p"." inversor.^LaoperaciónOR requiere l"^:::::l:ti^tuve NoR. dos compuertas "t La primera produce la oR inu"liia, y actúa como un inversor para obtener la la segunda sarida ;";;;1."i; operación AND por medio de la óomp"e.ta ñoR .on i"rl-r.á.., u^áicior,"re. cada en :il""t# C o n f i g u r a c i ó nd e l a s f u n c i o n e sd e Boole_ Método del diagrama de bloque El procedimiento del diagrama de bloque para configurar f.unciones de concompuertas Noñ 1:t" previa para crón --- --¡ "".i-iiut "l;;"ül;i""io?llo"u¿o en la sec_ las compuertasNANID. 1 Dibújeseel diagrama rógicoAND-OR a partir de una expresiónalge_ braica. Asúmase que se cuenta con las errtiadas normales y su complemento. 2 Dibújese un segundodiagrama lógico_con lógica NoR equivalente, de la maney ,lTdu e" tá figu, a 4_17, sustitirye.rdocada compuer_ ta AND, OR y NOT 3 Elimínese ros pares de inversores en cascadadel diagrama. -.".r.ilt* los inversoresconectadosa entradas euítese .*t"irr", y comple- méntesela variable de entrada correspondiente. El procedimientose ilustra en la Figura 4-rg para la función: F: A(B + cD) + BC La ejecuciónAND-oR de ra función se_muestra Figura 4-18(a).Por cada-c"-p""ii" óh en el diagrama rógicode la ." sustituye .rr," NoR seguida de un inverso¡ por cáda com-puerta "o*p.rerta AND ie ,,rJiirryu inve¡sores en las entradas de una compuerta Nory. rt pa, ae-r;;;;.;.", en cascadade la oR enmarcada la ANb y se elimina. Los cuatro inversoresconectadosa ras entradas externas se ""-"tá" remueven y se comprementanlasvariables de entrada Er resultado .l aiagram; tári." ñón mostrado enla Figura 4-18(c).El nume19-* ". numerg d:.:l-p.""fras l"_-o*rtas NOR e.te e¡emptoes igual1-l "i AND_OR *á. .r. inve¡so¡ adicional a la(compuertaNoR 6). En general el núme¡o salidapara la ejecución de funciones ¿e Boolá au necesa¡ias "o*p,,,"iü.-ñon compuertas es iguar ;,1;;; deAND-OR exceptopor un inversor o"".ion"l."Lo "iy cuando se cuente con ras entradas a.,terio. J válido siempre normalesy * ya que lamisma conversióninduce qu" ." ""-pl"lento ciertas variables. " "o*pr"-".rten P r o c e d i m i e n t od e a n á l i s i sEl análisis de los diagramas lógicos NoR sige los mismos procedimien-tos presentados la sección 4--6para-el en análisis de los circuitos combi_nacionales.para deducir una función d" Bnrr;-¡;;;^;iü","a lógico se
  • 157. (. D D A u C (a) Configuración AND-OR Sustituyendolas funcionesNOR equivalentes la Figura 5-19 de ^ B, C (c) Configuración NOR Figura 4-18 C o n f i g u r a c i ód e F - A ( B + C D ) + B C c o n n compuertas OR Nmarcan las salidas de varias compuertas con símbolos arbitrarios. Me-diante varias sustitucionesse obtiene la variable de salida como funciónde las vaiiabhs de entrada. Para obtener la tabla de verdad de un diagra-ma lógico sin primero deducir la función de Boole, se forma una tabla ha- t47
  • 158. CAP. 4148 L O G I C AC O M B I N A C I O N A Lc i e n d o u n a l i s t a d e l a s n v a r i a b l e s c o n 2 f i l a s d e u n o s y c e r ose. L a t a b l a s deducen compu-ertasNoRde verdad de las ,piiá", de las diferentesen cadena hasta obtenrri"Lui" de verdad de salida. La función de salidade una compuertaNOR trpü;, ¿r lu forma T : (A+ B, +C)" de tal ma-;;t;^*; üiutru ¿. para T se m.arca con un 0 para aquellas combi- ".ia"á ó ¿ c : .El restode las filas se llena con unos.naciones que A:l 6¡: en T r a s f o r m a c i ó nd e l d i a g r a m a d e b l o q u e lógicopara convertir un diagrama lógico NOR a su equivalente diagrama NOR mostrados en laAND_OR, se usan ior"i-iofor"para las "o-pr*itu*Fizura 4-1g. La OR i"";id" símbolo noimal para una compuerta NOR;i;;,Ñó"f;;td;-;;-;;; alternativa convenienle que utiliza el teorema ". "l queá.b;^Iü";;-;l; convención de pequeños círculos en las entradasdenotan comPlementación , 4_ _ _ _ _ _ S . tA_B+cy ABc -A-B-CI o a-ñ -- 3-J E- (b) AND inve¡tida { a) OR invertida Figura 4-19 Dos símbolospara una compuerta NOR diagramaAND-OR se La conversiónde un diagrama lógico NOR a un logra ¡xrr medio ¿u I"Jü;; l;. .i-bolo. de OR invertida a AND inver- "" y en niveles alternos Los pares de tida comenzando ,rr-"i rifti-o nivel c í r c u l o s p e q u e ñ o s " n r r t t " m i s m a l í n e a s e e l i m i n a n s e q u i t a n l a s c círculo r ompue que tengan unpequeño tas AND u OR de una .ola entrada a no ser en un lnversor a t salida o a Ia entrada, en cuyo casose convierten el diag¡ama Este procedimiento se muestra en la Figu7!-?tld" Elsímbolo para la lógico NOR en t"l *-"ár*ierte a un diagrami¡,NO-On. ;;"";;;;;-"" ."-ñiu a un AND invertida Al observar "l""liál.u "f,iiti-á se encuentrauna en el nivel 3 y dos en dl los diferentesniveles, "o-p""*" nivel 1. Estas comp-iertas sufren un cambio de símbolos como se muestra línease remueven. Los en (b). cualquierp;; il circulos una misma en círculos van a entradas que externas quitansiempre cuando hayan se y se La compuerta ;;;;ü*;;lado las variables entradacorrespondientes, de e n e l n i v e l s s e c o n v i e r t e e n u n a c o m p u e r t a A N D dmuestra l a e n t r a d a se e u n a s o la en tanto se elimina.El diagrama lógicoÁÑó-on buscado, Figura 4-20(c). 4-9 LAS FUNCIONES EXCLUSIVA OR Y DE EOUIVALENCIA La oRe lusav.de iv realt: - xc iv equ binarias que $".1"ff #:"3.t"?.ffiHi:" ffitl; "l-Y:, X1 ;" |e, oPeraciones xOY:ry+xY xOY:ry*xY
  • 159. CD (a) Diag¡ama lógico NORCD (b) Sustitución de símbolos AND invertida en niveles internosBC (c) Diag¡ama lógico AND-OR Figura 4-2O Conve¡sión- un diagrama Iógico NOR a AND-OR deLas dos operaciones son complementos entre sí. Cada una de ellas es aso-ciativa y commutativa. Debido a las dos anteriores propiedades, unafunción de tres o más variables, puede expresarse sin paréntesis de lasiguientemanera: (A @B)o c: A@(B e c) : A @B @ cEsto implicaúa la posibilidad de usar compuertas OR-exclusiva (o de equi-valencia) con tres o más entradas. Sin embargo las compuertas OR-exclu-siva de entrada múltiple son antieconómicas desde el punto de vistadelos materiales. De hecho, aun la función de dos entradas se construye conotro tipo de compuertas. En la Figura 4-2I(a, por ejemplo, se muestra laejecuci-ón la función OR-exclusiva de dos entradas con compuertasAND, deÓR v NOf . La Figura 4-21(b)la muestra con compuertas NAND. t49
  • 160. I5O L O G I C AC O M B I N A C I O N A L CAP. 4 Solamenteun número limitado de funcionesde Boole se puedenexpre-sar exclusivamenteen términos de operaciones OR-exclusivaso de equiva-lencia. Empero, estas funciones resultan a menudo durante el diseño desistemas digitales. Las dos funciones son particularmente útiles en ope-racionesaritméticas y en correcciónde detección de errores. Una expresiónen OR-exclusivade n variableses igual a una función deBoole con 2" /2 térmínos mínimos cuyos números binarios equivalentestengan un número impar de unos. Esto se muestra en el mapa de la Figura4-22(a) para el caso de cuatro variables. Hay 16 términos mínimos paracuatro variables. La mitad de los términos mínimos tienen un valor nu-mérico con un número impar de unos; la otra mitad tiene un valor numé-rico con un número par de unos. El valor numérico de un término mínimose determina a partir de las filas y columnas de los cuadradosque repre-sentan el término mínimo. El mapa de la Figura 4-22(a)tiene unos en loscuadradoscuyos términos mínimos tienen un número impar de unos. Lafunción puede expresarse términos de operación OR-exclusiva con las encuatro variables. Lo anterior se justifica por medio de la siguiente mani-pulación algebraica: A B ce, @o 1,,u,,,(cD, +A, +c,D) :v,iii,1,4,ii,í:i, (a) con compuertas AND-OR-NOT re) (b) con compuertas NAND Figura 4-21 Configuraciones del OR-exclusrvo
  • 161. C 0 0 B B I lc l 0l I 0l I 1 I lu ^1 I I ll I l I D D F-AaBfiCeD F .= A ABOCAD (4, (b) Figura 4-22 Mapa para cuatro variables (a) función OR-exclusiva y (b) función de equivalencia una expresión de equivalencia de n variables es igual a la funciónde Boole cón 2"/2 términos mínimos cuyos números binarios equivalen-tes tienen un número par de ceros. Esto se demuestra en el mapa de laFigura 4-22(b) para el caso de cuatro variables. Los cuadrados,con unosrepresentanlos ocho términos mínimos con un número par de cerosy la fun-cién puede expresarse términos de operaciones equivalenciacon las en decuatro variables. cuando el número de variables en una función es impar, los términosmínimos con un número de par de ceros son los mismos que los términoscon un número impar de unos. Esto se puededemostraren el mapa de tresvariables de la Figura 4-23(a).Por tanto, una expresión de OR-exclusivaes igual a una expresión de equivalencia cuando ambas tienen el mismonúmero impar de variables. Sin embargo,ellas forman los complementosentre sí cuando el número de variables es par de la manera como se mues-tra en los mapas de la Figura 4-22(a)y (b). Cuando los términos mínimos de una función con un número imparde variables tiene un número par de unos (o por equivalenciaa un númeroimpar de ceros), la función puede expresarsecomo complementode unaexpresión de OR-exclusiva o de equivalencia.Por ejemplo, la función detrés variables mostrada en el mapa de la Figura 4-23(b)puede expresarsede la siguientemanera: (A@BOC):A@BOC ( A o B o c ) : A o B @c La salida S de un sumador medio y la salida D de un sumador com-pleto (Sección 4-3) puede configurarse con funciones OR-exclusivas ya queóada función consiste en cuatro términos mínimos con valores numéricosque tienen un número impar de unos. La función de OR-exclusiva se usa t5l
  • 162. BC BC A 00 0l Á 00 0 0 I I All I All t t C L (a) l:-A@B0c: AaBa,c (bl F: A@B..C : A rBOC Figura 4-23 Mapaparafunciones tresvariables debastante en Ia ejecuciónde operaciones aritméticas digitales debido a queestas últimas se ejecutan por medio de un procesoque requiere una ope-ración de sumas o restas repetitivas Las funciones de OR-exclusiva y de equivalpncia son muy útiles ensistemasque requierencódigosde deteccióny correcciónde errores.Comose trató en la Sección 1-6, un bit de paridad es una forma de detectarerrores durante la trasmisión de información binaria. Un bit de paridades un bit extra incluido con un mensajebinario para hacer el número deunos par o impar. El mensaje,incluyendo el bit de paridad, se trasmite yluego se comprueba en el extremo de recepción los errores. Un error sedetecta si la paridad comprobadano corresponde la trasmitida. El cir- acuito que generael bit de paridad en un trasmisor se llama generadordeparidad; el circuito que compruebala paridad en el receptorse llama com-probador de paridad" Como ejemplo, considérese un mensaje de tres bits para trasmiti¡secon un bit de paridad impar. La Tabla 4-4 muestra la tabla de verdad parael generadorde paridad. Los tres bits x, y y z constituyen el mensajeyson las entradas al circuito. El bit de paridad P es la salida. Para unaparidad impar, el bit P se generapara hacer el número total de unos impar(P incluido). De la tabla de verdad, se ve que P:1 cuando el número deunos en x, y y z es par. Esto corresponde mapa de Ia Figura 4-23(b); alasí, la función P puede expresarse la siguiente manera: de p:x@yOzEl diagrama lógico para el generadorde paridad se muestra en la Figura4-24(a). Este consiste en una compuerta OR-exclusiva de dos entradas yuna compuerta de equivalencia de dos entradas. Las dos compuertaspue- yden ser intercambiadas aun producir la misma función ya que P es igual a: p:xOy@z El mensajede tres bits y el bit de paridad se trasmiten a su destinodonde se aplican a un circuito de observación de paridad. Durante latrasmisión ocurre un error si la paridad de los cuatro bits es impar, yaque la información binaria trasmitida fue originalmente impar. La salidaC del comprobador de paridad debe ser un 1 cuando ocurre un error, es 152
  • 163. Tabla 4-4 Generaciónde paridad impar Bit de paridad generado Pt (a) Generador ParidadimPar de (b) Comprobador de paridad imPar de tres bits de cuatro bits Figtra 4-24 Diagramas lógicos para la generación y comprobación de la paridad decir, cuando el número de unos en las cuatro,entradassea par. L,a Tabla a-5 es la tabla de verdad de un circuito comprobadorde paridad impar. De él se observaque la función de C consistede ocho términos mínimos con valores numéricosque tienen un número pal de ceros.Esto correspon- de al mapa de la FigurÁ ¡-ZZ(V),de tal manera que la expresiónpuedeser expresadácon operadoresde equivalencia de la siguiente manera: C: xOYOzOP El diagrama lógico de un comprobador de paridad se.muestra en la Figura 4-24b1y consiJte en tres compuertas de equivalencia de dos entradas. Vaté la pena anotar que el generadorde paridad puede ejecutarsecon el circuito de ta Figura 4-24(b si la entrada P se mantiene permanente- mente en lógica 0 y1a salida se marca P, la ventaja estriba en el hecho de "circuiios q* u-bor pueden ser usados para generación de paridad y comprobación. Es obvio del presenteejemplo que los circuitos de generacióny com- p.obación de pariáad tengan una función de salida que incluye la mitad de los términós mínimos cuyos valores numéricos tengan un número par o impar de unos. En consecuencia estos se pueden ejecutar con compuer- tas de equivalenciay de OR-exclusiva 153
  • 164. , Tabla 4-5 Comprobación de la paridad impar f Cuatro bits recibidos Comprobación del error-paridad C 00 I 0t 0 t0 0 ll