SlideShare a Scribd company logo
1 of 13
REPUBLICA BOLIVARIANA DE VENEZUELA
MINISTERIO DEL PODER POPULAR PARA LA DEFENSA
UNIVERSIDAD NACIONAL EXPERIMENTAL POLITECNICA
            DE LA FUERZA ARMADA
                  U.N.E.F.A
            GUANARE/PORTUGUESA.




             LOGICA
 C O MB I N AC I ON A L


                                                  Bachilleres:


                                     Yetzi Leon C.I.: 19533808
                                  Heberth Toro C.I.: 19765964
                              Yessica Mendoza C.I.: 19187462
                                             Ing.: Víctor Duran
                                      Ing. Sistemas sección “A”




            Guanare, MAYO de 2012.
LOGICA COMBINACIONAL

Consiste en compuertas lógicas cuyas salidas se determinan directamente en cualquier
momento de la combinación presente de entradas sin tener en cuenta las anteriores.

Un circuito combinacional    realiza una operación de procesamiento de información
específica completamente lógica por medio de un conjunto de sistemas de Boole.

Igualmente se designa sistema combinacional o lógica combinacional a todo sistema
digital en el que sus salidas son función exclusiva del valor de sus entradas en un
momento dado, sin que intervengan en ningún caso estados anteriores de las entradas o
de las salidas.

Los circuitos secuenciales usan elementos de memoria “celdas binarias” además de
compuertas lógicas, sus salida son una función de entrada y del estado de los elementos
de la memoria.

El estado de los elementos de la memoria, a s vez es una función de las entradas previas

Todos los circuitos combinacionales pueden representarse empleando álgebra de Boole a
partir de su función lógica, generando de forma matemática el funcionamiento del sistema
combinacional.

De este modo, cada señal de entrada es una variable de la ecuación lógica de salida. Por
ejemplo, un sistema combinacional compuesto exclusivamente por una puerta AND
tendría dos entradas A y B. Su función combinacional seria             , para una puerta
OR sería               .

Estas operaciones se pueden combinar formando funciones más complejas, esto permite
emplear diferentes métodos de simplificación para reducir el número de elementos
combinacionales que forman el sistema.




SUMADORES


En electrónica un sumador es un circuito lógico que calcula la operación suma, en los
computadores modernos se encuentra en lo que se denomina Unidad aritmético lógica
(ALU). Generalmente realizan las operaciones aritméticas en código binario decimal o
BCD exceso 3, por regla general los sumadores emplean el sistema binario. En los casos
en los que se esté empleando un complemento a dos para representar números negativos
el sumador se convertirá en un sumador-sustractor (Adder-subtracter). Las entradas son
A,B,Cin que son la entradas de bits A y B, y Cin es la entrada de acarreo. Por otra parte,
la salida es S y Cout es la salida de acarreo.




Las compuertas digitales hacen una variedad de tareas de procesamiento de información.
Entre las funciones básicas encontradas están las diferentes operaciones aritméticas. La
operación aritmética mas básica es sin duda la suma de dos dígitos binarios. Esta simple
adición consiste en cuatro operaciones elementales posibles así: 0+0=0,0+1=1,1+0=1 y
1+1=10.

Las primeras tres operaciones producen una suma cuya longitud es un digito, pero en el
caso en que ambos sumandos sean iguales a la suma binaria consiste en dos dígitos.


El bit mas significativo del resultado se llama bit de arrastre (acarreo) cuando los números
de los sumandos contienen mas dígitos significativos. El bit de arrastre que se obtiene de
la suma de dos big se agrega al siguiente par de bit significativo de mayor orden.

Un circuito combinacional que realiza la suma de dos bits se llama sumador medio.

Aquel que realiza la suma de tres bits (dos bits significativos mas el bits de arrastre) es un
sumador completo. El nombre del primero se deriva del hecho de que se usan dos
sumadores medios para hacer un sumador completo. Los dos circuitos sumadores no
son los primeros circuitos combinacionales que se van a diseñar.

SUMADOR MEDIO


De la explicación del sumador medio se encuentra que este circuito necesita dos entradas
binarias y dos salidas binarias. Las variables de entrada         designan los bits de los
sumandos, las variables de salida producen la suma y el bit de arrastre.
Es necesario especificar dos variables de salida porque el resultado puede consistir de
dos dígitos binarios. Se asignan arbitrariamente los símbolos x y y a las dos entradas, S
(para la suma) y C (para el bit de arrastre) para las salidas.

Una vez que se halla establecido el numero y los nombres de las variables de entrada y
salida se esta listo para formular la tabla de la verdad para identificar exactamente la
función del sumador medio.

SUMADOR COMPLETO


Un sumador completo es un circuito combinacional que forma la suma aritmética de tres
bits de entrada. Este consiste en tres entradas y dos salidas, dos de las variables de
entrada denotadas por X y Y representan los dos bits significativos que se agregan. La
tercera entrada Z representa el bit de arrastre de la posición previa menos significativa. Se
necesitan dos salidas porque la suma aritmética de tres dígitos binarios varia en valor de
0 a 3 necesita dos dígitos. Las dos salidas se designan por los símbolos S para la suma y
C para el bit de arrastre. La variable binaria C da el bit de arrastre de salida.

La tabla de verdad del sumador completo es como se mostrara a continuación:

X           Y          Z               C             S

0           0           0               0             0

0           0           1               0             1

0           1           0               0             1

0           1          1                1             0

1           0          0                0              1

1           0           1               1                 0

1           1           0               1              0

1           1           1               1                 1
Las ocho filas debajo de las variables de entrada designan todas las combinaciones
posibles de unos y ceros que pueden tener esas variables.

Los unos y los ceros de las variables de salida se determinan por la suma aritmética de
los bits de entrada. Cuando todos los bits de entrada sean ceros, la salida es cero. La
salida S es igual a 1 cuando solamente una entrada es igual a 1 o cuando todas las tres
entradas sean iguales a uno. La salida C tiene un bit de arrastre de 1 si dos de las tres
entradas son iguales a 1.


Los bits de entrada y salida de los circuitos combinacionales tienen diferentes
interpretaciones en los diferentes estados del problema.

Físicamente, las señales binarias de los terminales de entrada se consideran dígitos
binarios agregados aritméticamente para formar una suma de dos dígitos en los
terminales de salida.

Por otra parte los mismos valores binarios se consideran variables de las funciones de
boole cuando se expresan en la tabla de la verdad o cuando se ejecutan los circuitos con
compuertas lógicas.

SUSTRACTORES

La sustracción de los números binarios pueden lograrse tomando el complemento del
sustraendo     para agregarlo al minuendo, mediante este método, la operación de
sustracción se convierte en operación de suma que necesita sumadores completos para
su ejecución en una maquina.

Es posible ejecutar la sustracción con circuitos lógicos de una manera directa como se
hace con lápiz y papel. Mediante este método, cada bit de sustraendo del número se
resta de su correspondiente bit significativo del minuendo para formar el bit de la
diferencia. Si el bit del minuendo es menor que el bit del sustraendo, se presenta 1 de la
siguiente posición significativa.

El hecho de que se ha prestado un 1 debe llevarse al siguiente par de bits mayores por
medio de las señales binarias que vienen (salida) de un estado dado y van al (entrada)
siguiente estado mayor. De la misma manera que hay sumadores medios y completos.
Hay sustractores medios y completos.
SUSTRACTOR MEDIO

Un sustractor medio es un circuito combinacional que resta dos bits y produce su
diferencia. Este también tiene una salida que especifica si se ha prestado un 1. Se
designa el bit del minuendo con X y el bit del sustraendo con Y. si X-Y se debe constatar
las magnitudes relativas de X y Y. SI X>= Y, tendremos tres posibilidades: 0-0=0, 1-0=1
y 1-1=0. El resultado se llama bit de diferencia.

Si X<Y se tiene 0-1, y se hace necesario prestar un 1 del siguiente estado mayor. El 1
prestado del estado siguiente mayor agrega 2 al bit del minuendo, de la misma forma que
en sistema decimal un numero prestado agrega 10 al digito del minuendo, de la misma
forma que en el sistema decimal un numero prestado agrega 10 al digito del minuendo.

Con el minuendo igual a 2 la diferencia se convierte      en 2-1=1. El sustractor medio
necesita dos salidas. Una salida genera la diferencia y se designa mediante el símbolo
D. la segunda salida designa da como B (B viene de Borrow), genera la señal binaria
que informa al siguiente estado que se ha prestado un uno.

La tabla de la verdad para las relaciones de entrada-salida de un sustractor medio se
puede derivar de la siguiente manera:

X    Y         B      D

0    0        0       0

0    1         1      1

1     0        0      1

1      1          0   0




La salida prestada B es 0 siempre y cuando X>=Y. Sera 1 para X=0 y Y=1.

La salida D es el resultado de la operación aritmética 2B +X-Y.

Las funciones de Boole       para las dos salidas      del sustractor medio se derivan
directamente de la tabla de la verdad:

D=X’Y+XY’
B=X’Y

Es interesante notar que la lógica para D es exactamente la misma que la lógica para la
salida S del sumador medio.




SUSTRACTOR COMPLETO

es circuito combinacional que realiza una resta entre dos bit, tomando en consideración
que se ha prestado un 1 de un estado menos significativo. Este circuito tiene tres entradas
y dos salidas, las tres entradas, X,Y y Z denotan el minuendo, el sustraendo y el bit de
arrastre o bit prestado respectivamente.

Las dos salidas D y B,             representan la diferencia y la salida del bit prestado
respectivamente.

La tabla de la verdad para este circuito es la siguiente:




X       Y      Z        B      D

0       0     0        0       0

0       0     1        1       1

0       1     0        1       1

0       1      1        1      0

1       0      0        0      1

1       0       1       0      0

1       1         0        0   0

1     1         1       1      1




Las ocho filas debajo de las variables de entrada designan todas las combinaciones
posibles de unos y ceros que pueden adoptar las variables binarias. Los unos y los ceros
para las variables de salida se determinan por la recta X-Y-Z. Las combinaciones que
tienen entrada prestada Z=0 se reduce a las mismas cuatro condiciones del sumador
medio.

Para X=0 Y=0 y Z=1 es necesario prestar un 1 del siguiente estado, lo cual hace B=1 y
agregar 2 a X. ya que 2-0-1=1,D=1. Para X=0 y yz=11, es necesario prestar de nuevo
haciendo B=1 y X=2 . ya que 2-1-1=0. D=0.

Para X=1 y y YZ=01, se tiene X-Y-Z=0 lo cual hace B=0 y D=0.

Finalmente para X=1 y Y=1, Z = 1 SE TIENE QUE PRESTAR 1,haciendo B=1 y X=3 para
3-1-1=1 haciendo D=1.

Las funciones simplificadas en suma de productos serán

D=X’Y’Z+X’YZ’+XY’Z’+XYZ

B=X’Y+X’Z+YZ




De nuevo se denota que la función lógica para la salida D en un sustractor completo es
exactamente la misma que la salida en S en el sumador completo. Sin embargo, la salida
B se parece a la función C en el sumador completo, excepto que la variable de entrada X
se complementa. Debido a estas similitudes, es posible convertir un sumador completo a
un sustractor completo simplemente complementando la entrada X antes de su aplicación
a las compuertas que forman el bit de arrastre de salida.

CONVERSION ENTRE CODIGOS

La disponibilidad de una gran variedad de códigos para los mismos elementos discretos
de información da como resultados el uso de códigos diferentes para diferentes sistemas
digitales.

Es necesario algunas veces usar la salida de un sistema como entrada de otro . un
circuito de conversión debe colocarse entre los dos sistemas , si cada uno usa diferentes
códigos para la misma información . de esta manera un conversor de código es un circuito
que hace compatibles      dos sistemas a pesar de que ambos tengan diferente código
binario.

Para convertir el código binario A al código binario B, las líneas de entrada deben dar una
combinación de bits de los elementos, tal como se especifica por el código A y las líneas
de salida deben generar la correspondiente combinación de bits del código B.

Un circuito combinacional realiza esta transformación por medio de compuertas lógicas .
el procedimiento de diseño de los conversores de códigos se ilustra mediante un ejemplo
especifico.




PROCESAMIENTO DE ANALISIS

El diseño de los circuitos combinados comienza con las especificaciones enunciadas de
una función requerida y culmina con un conjunto de funciones de Boole de salida o un
diagrama lógico.

El análisis de un circuito combinacional es de cierta manera el proceso inverso. Este
comienza con un diagrama lógico dado y culmina con un conjunto de funciones de Boole,
una tabla de verdad o una explicación verbal de la operación del circuito. Si el diagrama
lógico que se va analizar se acompaña del nombre de la función, o una explicación de lo
que se asume que logre, entonces el análisis del problema se reduce a la verificación de
la función enunciada.

El primer paso en el análisis es asegurarse que el circuito dado sea combinacional tiene
compuertas lógicas sin caminos de realimentación o elementos de memoria. Un camino
de de realimentación es una conexión de la salida de una compuerta a la entrada de una
segunda compuerta que forma parte de la entrada de la primera compuerta, los caminos
de realimentación o elementos de memoria en un circuito digital definen un circuito
secuencial.

Una vez que se verifique el diagrama lógico como circuito combinacional, se puede
proceder a obtener      las funciones de salida y la tabla de verdad.         Si el circuito se
acompaña de una explicación verbal de esta función, entonces las funciones de Boole o
la tabla de la verdad son suficientes para la verificación. si la función del circuito esta bajo
investigación, entonces es necesario interpretar la operación del circuito de la tabla de la
verdad derivada. El éxito de tal investigación se facilita si se tiene experiencia previa y
familiaridad con una gran variedad de circuitos digitales.

La habilidad de correlacionar una tabla de verdad con una tarea de procesamiento de
información es un arte que se adquiere con la experiencia. Para obtener funciones de
Boole de salida de un diagrama lógico, se procede de la siguiente manera:

   1) Señálese con símbolos arbitrarios todas las salidas de las compuertas que son
       función de las variables de entrada. Obténgase las funciones de Boole para cada
       compuerta.
   2) Márquese con otros símbolos arbitrarios aquellas compuertas que son              una
       función de las variables de entrada y las compuertas marcadas anteriormente.
       encuéntrese las funciones de Boole para ellas.
   3) Repítase el proceso embozado en el paso 2 hasta que se obtengan las salidas del
       circuito.
   4) Obténgase las funciones de Boole de salida en términos de las variables de
       entrada solamente, por sustitución repetida           de las funciones definidas
       anteriormente.



CIRCUITOS NAND DE MULTINIVEL

Los circuitos combinacionales se construyen mas frecuentemente con compuertas NAND
y NOR en vez de compuertas         AND y OR. Las compuertas NAND y NOR son mas
comunes desde el punto de vista del material (hardware) ya que se obtienen en la forma
de circuitos integrados. Debido a la importancia de las compuertas NAND y NOR en el
diseño de circuitos combinacionales, es importante poder reconocer la relación que existe
entre los circuitos construidos con compuertas AND-OR y sus diagramas NAND o NOR
equivalentes.

La compuerta NAND se conoce como la compuerta universal ya que cualquier sistema
digital se puede configurar con ella . los circuitos combinacionales y secuenciales pueden
construirse     también con esta compuerta ya que el circuito flip-flop (el elemento de
memoria usado mas frecuentemente en los circuitos secuenciales) puede construirse a
partir de dos compuertas NAND conectadas especialmente.
Para demostrar que cualquier función de Boole puede configurarse con compuertas
NAND, se necesita no solamente mostrar que las operaciones lógicas AND, OR y NOT
pueden ser configuradas con compuertas NAND .

La operación NOT se obtiene se obtiene de una compuerta NAND de una sola entrada, lo
cual constituye otro símbolo para el inversor. La operación AND requiere de dos
compuertas NAND. La primera produce la AND invertida y la segunda actúa como un
inversor para producir la salida normal. La operación OR        se logra mediante una
compuerta NAND con inversores adicionales en cada entrada.

Una manera conveniente de configurar un circuito combinacional con compuertas NAND
es obtener las funciones de Boole simplificadas en términos de AND, OR y NOT y
convertir las funciones a lógica NAND.

CIRCUITO NOR DE MULTINIVEL

La función NOR es el dual de la función NAND. Por esta razón todos los procedimientos
y reglas para la lógica NOR forman el dual de los correspondientes procedimientos y
reglas desarrolladas para la lógica NAND.

La compuerta NOR es universal ya que se puede ejecutar cualquier función de boole
con ella incluyendo el circuito flip-flop.




La operación NOT se obtiene de una compuerta NOR           de una sola entrada lo que
constituye otro símbolo para el inversor. La primera produce la or invertida y la segunda
actúa como un inversor para obtener la salida normal. La operación AND se logra por
medio de la compuerta NOR con inversores adicionales en cada entrda.




LAS FUNCIONES OR EXCLUSIVAS Y DE EQUIVALENCIAS

Son operaciones binarias que realizan las siguientes funciones de Boole

 X O y= xy’

X0y=xy+x’y’
Las dos operaciones son complementos entre si, cada una de ellas es asociativa y
conmutativa.

La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR, realiza la
función booleana A'B+AB'. Su símbolo es el más (+) inscrito en un círculo. la derecha

La ecuación característica que describe el comportamiento de la puerta XOR es:


                |-

Su tabla de verdad es la siguiente:


Tabla de verdad puerta XOR


Entrada     Entrada      Salida


0           0            0


0           1            1


1           0            1


1           1            0



Se puede definir esta puerta como aquella que da por resultado uno, cuando los valores
en las entradas son distintos. Ejemplo: 1 y 0, 0 y 1 (en una compuerta de dos entradas).
Se obtiene cuando ambas entradas tienen distinto valor.


Si la puerta tuviese tres o más entradas, la XOR tomaría la función de suma de paridad,
cuenta el número de unos a la entrada y si son un número impar, pone un 1 a la salida,
para que el número de unos pase a ser par.
Esto es así porque la operación XOR es asociativa, para tres entradas escribiríamos: a
(b c) o bien (a b) c. Su tabla de verdad sería:


XOR de tres entradas


Entrada     Entrada       Entrada   Salida


0           0             0         0


0           0             1         1


0           1             0         1


0           1             1         0


1           0             0         1


1           0             1         0


1           1             0         0


1           1             1         1



Desde el punto de vista de la aritmética módulo 2, la puerta XOR implementa la suma
módulo 2, pero mucho más simple de ver, la salida tendrá un 1 siempre que el número de
entradas a 1 sea impar.

More Related Content

What's hot

Circuitos secuenciales ejemplos
Circuitos secuenciales ejemplosCircuitos secuenciales ejemplos
Circuitos secuenciales ejemplosLuis Sanchez
 
Practicas compuertas logicas tablas de verdad
Practicas compuertas logicas tablas de verdadPracticas compuertas logicas tablas de verdad
Practicas compuertas logicas tablas de verdadJose
 
Informe de practica_3_circuito_convertid
Informe de practica_3_circuito_convertidInforme de practica_3_circuito_convertid
Informe de practica_3_circuito_convertidMarcosGarcia309
 
Transistores BJT y JFET. Circuitos de polarización.
Transistores BJT y JFET. Circuitos de polarización. Transistores BJT y JFET. Circuitos de polarización.
Transistores BJT y JFET. Circuitos de polarización. J Luis Salguero Fioratti
 
Contador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DContador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DCristian Rodriguez
 
CIRCUITOS SECUENCIALES
CIRCUITOS SECUENCIALESCIRCUITOS SECUENCIALES
CIRCUITOS SECUENCIALESLuis Zurita
 
Circuitos Logicos Combinacionales
Circuitos Logicos CombinacionalesCircuitos Logicos Combinacionales
Circuitos Logicos Combinacionalesguest1e528d
 
Digitpro
DigitproDigitpro
DigitproCECYTEG
 
54599266 ejercicios-flip-flops
54599266 ejercicios-flip-flops54599266 ejercicios-flip-flops
54599266 ejercicios-flip-flopsSENA-CIMI-GIRON
 
Diseño de Amplificador en configuración de Emisor Común con un TBJ ...
Diseño de Amplificador en configuración de Emisor Común  con un TBJ          ...Diseño de Amplificador en configuración de Emisor Común  con un TBJ          ...
Diseño de Amplificador en configuración de Emisor Común con un TBJ ...Jesse Chuquimarca
 
Diagrama de Flujo de Señales
Diagrama de Flujo de SeñalesDiagrama de Flujo de Señales
Diagrama de Flujo de SeñalesDiegoChing3
 

What's hot (20)

Circuitos secuenciales ejemplos
Circuitos secuenciales ejemplosCircuitos secuenciales ejemplos
Circuitos secuenciales ejemplos
 
Curso de vhdl
Curso de vhdl Curso de vhdl
Curso de vhdl
 
Practicas compuertas logicas tablas de verdad
Practicas compuertas logicas tablas de verdadPracticas compuertas logicas tablas de verdad
Practicas compuertas logicas tablas de verdad
 
Tema 7 -_contadores_y_registros
Tema 7 -_contadores_y_registrosTema 7 -_contadores_y_registros
Tema 7 -_contadores_y_registros
 
Pid
PidPid
Pid
 
Algebra Booleana
Algebra BooleanaAlgebra Booleana
Algebra Booleana
 
Informe de practica_3_circuito_convertid
Informe de practica_3_circuito_convertidInforme de practica_3_circuito_convertid
Informe de practica_3_circuito_convertid
 
Transistores BJT y JFET. Circuitos de polarización.
Transistores BJT y JFET. Circuitos de polarización. Transistores BJT y JFET. Circuitos de polarización.
Transistores BJT y JFET. Circuitos de polarización.
 
Contador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo DContador de 0 a 7 flip flop tipo D
Contador de 0 a 7 flip flop tipo D
 
Variables de estado
Variables de estadoVariables de estado
Variables de estado
 
CIRCUITOS SECUENCIALES
CIRCUITOS SECUENCIALESCIRCUITOS SECUENCIALES
CIRCUITOS SECUENCIALES
 
Circuitos Logicos Combinacionales
Circuitos Logicos CombinacionalesCircuitos Logicos Combinacionales
Circuitos Logicos Combinacionales
 
Los Flip Flops
Los Flip FlopsLos Flip Flops
Los Flip Flops
 
Digitpro
DigitproDigitpro
Digitpro
 
54599266 ejercicios-flip-flops
54599266 ejercicios-flip-flops54599266 ejercicios-flip-flops
54599266 ejercicios-flip-flops
 
Lab2 digitales
Lab2 digitalesLab2 digitales
Lab2 digitales
 
Amplificadores Multietapa
Amplificadores MultietapaAmplificadores Multietapa
Amplificadores Multietapa
 
Diseño de Amplificador en configuración de Emisor Común con un TBJ ...
Diseño de Amplificador en configuración de Emisor Común  con un TBJ          ...Diseño de Amplificador en configuración de Emisor Común  con un TBJ          ...
Diseño de Amplificador en configuración de Emisor Común con un TBJ ...
 
Teoría de Diodos
Teoría de DiodosTeoría de Diodos
Teoría de Diodos
 
Diagrama de Flujo de Señales
Diagrama de Flujo de SeñalesDiagrama de Flujo de Señales
Diagrama de Flujo de Señales
 

Viewers also liked

Viewers also liked (20)

Ejemplos de entidad relacion
Ejemplos de entidad relacionEjemplos de entidad relacion
Ejemplos de entidad relacion
 
Paüls Èric Olasz i Pol Sànchez de 4t eso C
Paüls Èric Olasz i Pol Sànchez de 4t eso CPaüls Èric Olasz i Pol Sànchez de 4t eso C
Paüls Èric Olasz i Pol Sànchez de 4t eso C
 
visita a las lagunas de Huaringas de Huancabamba
visita a las lagunas de Huaringas de Huancabambavisita a las lagunas de Huaringas de Huancabamba
visita a las lagunas de Huaringas de Huancabamba
 
Extincion de los animales 1
Extincion de los animales 1Extincion de los animales 1
Extincion de los animales 1
 
tics y e
tics y etics y e
tics y e
 
Qui es menja a qui
Qui es menja a quiQui es menja a qui
Qui es menja a qui
 
Eduteka
EdutekaEduteka
Eduteka
 
Soza,Diego.2013.Tutorial de reproyección utilizando Arc Catalog 10.1
Soza,Diego.2013.Tutorial de reproyección utilizando Arc Catalog 10.1Soza,Diego.2013.Tutorial de reproyección utilizando Arc Catalog 10.1
Soza,Diego.2013.Tutorial de reproyección utilizando Arc Catalog 10.1
 
97943867 losrosdelecuador-120605172925-phpapp02
97943867 losrosdelecuador-120605172925-phpapp0297943867 losrosdelecuador-120605172925-phpapp02
97943867 losrosdelecuador-120605172925-phpapp02
 
Formato de planeacion
Formato de planeacionFormato de planeacion
Formato de planeacion
 
Quedate conmigo ip
Quedate conmigo ipQuedate conmigo ip
Quedate conmigo ip
 
European Central Bank, NOX
European Central Bank, NOXEuropean Central Bank, NOX
European Central Bank, NOX
 
Taizé
TaizéTaizé
Taizé
 
Julen lalangui peña
Julen lalangui peñaJulen lalangui peña
Julen lalangui peña
 
Informatica
InformaticaInformatica
Informatica
 
Quién se a llevado mi queso
Quién se a llevado mi quesoQuién se a llevado mi queso
Quién se a llevado mi queso
 
Aprendizaje Colaborativo
Aprendizaje ColaborativoAprendizaje Colaborativo
Aprendizaje Colaborativo
 
Empresa abc deber
Empresa abc deberEmpresa abc deber
Empresa abc deber
 
Jauria de perros
Jauria de perrosJauria de perros
Jauria de perros
 
Empresa abc deber
Empresa abc deberEmpresa abc deber
Empresa abc deber
 

Similar to Circuitos logicos

Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales iijesuseperez
 
Diseño de sumadores utilizando compuertas lógicas (1)
Diseño de sumadores utilizando compuertas lógicas (1)Diseño de sumadores utilizando compuertas lógicas (1)
Diseño de sumadores utilizando compuertas lógicas (1)Rene Arocutipa Centellas
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionalesPaulito Caceres
 
Compuertas lógicas
Compuertas lógicasCompuertas lógicas
Compuertas lógicasEli Zabeth
 
Tema 12.2
Tema 12.2Tema 12.2
Tema 12.2AlmuPe
 
Trabajo colaborativo numero tres aporte jacob agreda
Trabajo colaborativo numero tres   aporte jacob agredaTrabajo colaborativo numero tres   aporte jacob agreda
Trabajo colaborativo numero tres aporte jacob agredaJeiko AO
 
Trabajo colaborativo numero tres aporte jacob agreda
Trabajo colaborativo numero tres   aporte jacob agredaTrabajo colaborativo numero tres   aporte jacob agreda
Trabajo colaborativo numero tres aporte jacob agredaJeiko AO
 
Instituto Sudamericano ed
Instituto Sudamericano edInstituto Sudamericano ed
Instituto Sudamericano edEDWINDARIO
 
Laboratorio 08
Laboratorio 08Laboratorio 08
Laboratorio 08Junior
 
compuertas logicas
compuertas logicascompuertas logicas
compuertas logicasEDWINDARIO
 
Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)David Ruiz
 

Similar to Circuitos logicos (20)

Circuitos digitales ii
Circuitos digitales iiCircuitos digitales ii
Circuitos digitales ii
 
Compuertas Lógicas
Compuertas LógicasCompuertas Lógicas
Compuertas Lógicas
 
Diseño de sumadores utilizando compuertas lógicas (1)
Diseño de sumadores utilizando compuertas lógicas (1)Diseño de sumadores utilizando compuertas lógicas (1)
Diseño de sumadores utilizando compuertas lógicas (1)
 
Medio restador[1]
Medio restador[1]Medio restador[1]
Medio restador[1]
 
Medio restador
Medio restadorMedio restador
Medio restador
 
Circuitos combinacionales
Circuitos combinacionalesCircuitos combinacionales
Circuitos combinacionales
 
Compuertas lógicas
Compuertas lógicasCompuertas lógicas
Compuertas lógicas
 
Tema3 ce-combinacionales
Tema3 ce-combinacionalesTema3 ce-combinacionales
Tema3 ce-combinacionales
 
Tema 12.2
Tema 12.2Tema 12.2
Tema 12.2
 
Anexo 2
Anexo 2Anexo 2
Anexo 2
 
Trabajo colaborativo numero tres aporte jacob agreda
Trabajo colaborativo numero tres   aporte jacob agredaTrabajo colaborativo numero tres   aporte jacob agreda
Trabajo colaborativo numero tres aporte jacob agreda
 
DISEÑOSumador
DISEÑOSumadorDISEÑOSumador
DISEÑOSumador
 
Trabajo colaborativo numero tres aporte jacob agreda
Trabajo colaborativo numero tres   aporte jacob agredaTrabajo colaborativo numero tres   aporte jacob agreda
Trabajo colaborativo numero tres aporte jacob agreda
 
Instituto Sudamericano ed
Instituto Sudamericano edInstituto Sudamericano ed
Instituto Sudamericano ed
 
Laboratorio 08
Laboratorio 08Laboratorio 08
Laboratorio 08
 
compuertas logicas
compuertas logicascompuertas logicas
compuertas logicas
 
Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)Unidad Arítmetica Lógica (ALU)
Unidad Arítmetica Lógica (ALU)
 
Exposicion circuitos sumadores
Exposicion circuitos sumadoresExposicion circuitos sumadores
Exposicion circuitos sumadores
 
Circuito
CircuitoCircuito
Circuito
 
U12 circuitoscombinacionales ejemplos
U12 circuitoscombinacionales ejemplosU12 circuitoscombinacionales ejemplos
U12 circuitoscombinacionales ejemplos
 

Recently uploaded

PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).ppt
PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).pptPINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).ppt
PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).pptAlberto Rubio
 
Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Lourdes Feria
 
ACRÓNIMO DE PARÍS PARA SU OLIMPIADA 2024. Por JAVIER SOLIS NOYOLA
ACRÓNIMO DE PARÍS PARA SU OLIMPIADA 2024. Por JAVIER SOLIS NOYOLAACRÓNIMO DE PARÍS PARA SU OLIMPIADA 2024. Por JAVIER SOLIS NOYOLA
ACRÓNIMO DE PARÍS PARA SU OLIMPIADA 2024. Por JAVIER SOLIS NOYOLAJAVIER SOLIS NOYOLA
 
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VS
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VSSEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VS
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VSYadi Campos
 
Concepto y definición de tipos de Datos Abstractos en c++.pptx
Concepto y definición de tipos de Datos Abstractos en c++.pptxConcepto y definición de tipos de Datos Abstractos en c++.pptx
Concepto y definición de tipos de Datos Abstractos en c++.pptxFernando Solis
 
Abril 2024 - Maestra Jardinera Ediba.pdf
Abril 2024 -  Maestra Jardinera Ediba.pdfAbril 2024 -  Maestra Jardinera Ediba.pdf
Abril 2024 - Maestra Jardinera Ediba.pdfValeriaCorrea29
 
Qué es la Inteligencia artificial generativa
Qué es la Inteligencia artificial generativaQué es la Inteligencia artificial generativa
Qué es la Inteligencia artificial generativaDecaunlz
 
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...JAVIER SOLIS NOYOLA
 
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAFORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAEl Fortí
 
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLAACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLAJAVIER SOLIS NOYOLA
 
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptx
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptxSEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptx
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptxYadi Campos
 
INSTRUCCION PREPARATORIA DE TIRO .pptx
INSTRUCCION PREPARATORIA DE TIRO   .pptxINSTRUCCION PREPARATORIA DE TIRO   .pptx
INSTRUCCION PREPARATORIA DE TIRO .pptxdeimerhdz21
 
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.Alejandrino Halire Ccahuana
 
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJO
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJOACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJO
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJOBRIGIDATELLOLEONARDO
 
origen y desarrollo del ensayo literario
origen y desarrollo del ensayo literarioorigen y desarrollo del ensayo literario
origen y desarrollo del ensayo literarioELIASAURELIOCHAVEZCA1
 
Feliz Día de la Madre - 5 de Mayo, 2024.pdf
Feliz Día de la Madre - 5 de Mayo, 2024.pdfFeliz Día de la Madre - 5 de Mayo, 2024.pdf
Feliz Día de la Madre - 5 de Mayo, 2024.pdfMercedes Gonzalez
 
LA LITERATURA DEL BARROCO 2023-2024pptx.pptx
LA LITERATURA DEL BARROCO 2023-2024pptx.pptxLA LITERATURA DEL BARROCO 2023-2024pptx.pptx
LA LITERATURA DEL BARROCO 2023-2024pptx.pptxlclcarmen
 
Estrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcciónEstrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcciónLourdes Feria
 
Proyecto de aprendizaje dia de la madre MINT.pdf
Proyecto de aprendizaje dia de la madre MINT.pdfProyecto de aprendizaje dia de la madre MINT.pdf
Proyecto de aprendizaje dia de la madre MINT.pdfpatriciaines1993
 

Recently uploaded (20)

PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).ppt
PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).pptPINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).ppt
PINTURA DEL RENACIMIENTO EN ESPAÑA (SIGLO XVI).ppt
 
Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...
 
ACRÓNIMO DE PARÍS PARA SU OLIMPIADA 2024. Por JAVIER SOLIS NOYOLA
ACRÓNIMO DE PARÍS PARA SU OLIMPIADA 2024. Por JAVIER SOLIS NOYOLAACRÓNIMO DE PARÍS PARA SU OLIMPIADA 2024. Por JAVIER SOLIS NOYOLA
ACRÓNIMO DE PARÍS PARA SU OLIMPIADA 2024. Por JAVIER SOLIS NOYOLA
 
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VS
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VSSEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VS
SEPTIMO SEGUNDO PERIODO EMPRENDIMIENTO VS
 
Concepto y definición de tipos de Datos Abstractos en c++.pptx
Concepto y definición de tipos de Datos Abstractos en c++.pptxConcepto y definición de tipos de Datos Abstractos en c++.pptx
Concepto y definición de tipos de Datos Abstractos en c++.pptx
 
Abril 2024 - Maestra Jardinera Ediba.pdf
Abril 2024 -  Maestra Jardinera Ediba.pdfAbril 2024 -  Maestra Jardinera Ediba.pdf
Abril 2024 - Maestra Jardinera Ediba.pdf
 
Qué es la Inteligencia artificial generativa
Qué es la Inteligencia artificial generativaQué es la Inteligencia artificial generativa
Qué es la Inteligencia artificial generativa
 
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...
LABERINTOS DE DISCIPLINAS DEL PENTATLÓN OLÍMPICO MODERNO. Por JAVIER SOLIS NO...
 
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURAFORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
FORTI-MAYO 2024.pdf.CIENCIA,EDUCACION,CULTURA
 
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLAACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
ACERTIJO DE POSICIÓN DE CORREDORES EN LA OLIMPIADA. Por JAVIER SOLIS NOYOLA
 
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptx
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptxSEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptx
SEXTO SEGUNDO PERIODO EMPRENDIMIENTO.pptx
 
INSTRUCCION PREPARATORIA DE TIRO .pptx
INSTRUCCION PREPARATORIA DE TIRO   .pptxINSTRUCCION PREPARATORIA DE TIRO   .pptx
INSTRUCCION PREPARATORIA DE TIRO .pptx
 
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.
Lecciones 05 Esc. Sabática. Fe contra todo pronóstico.
 
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJO
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJOACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJO
ACTIVIDAD DIA DE LA MADRE FICHA DE TRABAJO
 
origen y desarrollo del ensayo literario
origen y desarrollo del ensayo literarioorigen y desarrollo del ensayo literario
origen y desarrollo del ensayo literario
 
Feliz Día de la Madre - 5 de Mayo, 2024.pdf
Feliz Día de la Madre - 5 de Mayo, 2024.pdfFeliz Día de la Madre - 5 de Mayo, 2024.pdf
Feliz Día de la Madre - 5 de Mayo, 2024.pdf
 
LA LITERATURA DEL BARROCO 2023-2024pptx.pptx
LA LITERATURA DEL BARROCO 2023-2024pptx.pptxLA LITERATURA DEL BARROCO 2023-2024pptx.pptx
LA LITERATURA DEL BARROCO 2023-2024pptx.pptx
 
Estrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcciónEstrategia de prompts, primeras ideas para su construcción
Estrategia de prompts, primeras ideas para su construcción
 
Proyecto de aprendizaje dia de la madre MINT.pdf
Proyecto de aprendizaje dia de la madre MINT.pdfProyecto de aprendizaje dia de la madre MINT.pdf
Proyecto de aprendizaje dia de la madre MINT.pdf
 
Tema 11. Dinámica de la hidrosfera 2024
Tema 11.  Dinámica de la hidrosfera 2024Tema 11.  Dinámica de la hidrosfera 2024
Tema 11. Dinámica de la hidrosfera 2024
 

Circuitos logicos

  • 1. REPUBLICA BOLIVARIANA DE VENEZUELA MINISTERIO DEL PODER POPULAR PARA LA DEFENSA UNIVERSIDAD NACIONAL EXPERIMENTAL POLITECNICA DE LA FUERZA ARMADA U.N.E.F.A GUANARE/PORTUGUESA. LOGICA C O MB I N AC I ON A L Bachilleres: Yetzi Leon C.I.: 19533808 Heberth Toro C.I.: 19765964 Yessica Mendoza C.I.: 19187462 Ing.: Víctor Duran Ing. Sistemas sección “A” Guanare, MAYO de 2012.
  • 2. LOGICA COMBINACIONAL Consiste en compuertas lógicas cuyas salidas se determinan directamente en cualquier momento de la combinación presente de entradas sin tener en cuenta las anteriores. Un circuito combinacional realiza una operación de procesamiento de información específica completamente lógica por medio de un conjunto de sistemas de Boole. Igualmente se designa sistema combinacional o lógica combinacional a todo sistema digital en el que sus salidas son función exclusiva del valor de sus entradas en un momento dado, sin que intervengan en ningún caso estados anteriores de las entradas o de las salidas. Los circuitos secuenciales usan elementos de memoria “celdas binarias” además de compuertas lógicas, sus salida son una función de entrada y del estado de los elementos de la memoria. El estado de los elementos de la memoria, a s vez es una función de las entradas previas Todos los circuitos combinacionales pueden representarse empleando álgebra de Boole a partir de su función lógica, generando de forma matemática el funcionamiento del sistema combinacional. De este modo, cada señal de entrada es una variable de la ecuación lógica de salida. Por ejemplo, un sistema combinacional compuesto exclusivamente por una puerta AND tendría dos entradas A y B. Su función combinacional seria , para una puerta OR sería . Estas operaciones se pueden combinar formando funciones más complejas, esto permite emplear diferentes métodos de simplificación para reducir el número de elementos combinacionales que forman el sistema. SUMADORES En electrónica un sumador es un circuito lógico que calcula la operación suma, en los computadores modernos se encuentra en lo que se denomina Unidad aritmético lógica (ALU). Generalmente realizan las operaciones aritméticas en código binario decimal o
  • 3. BCD exceso 3, por regla general los sumadores emplean el sistema binario. En los casos en los que se esté empleando un complemento a dos para representar números negativos el sumador se convertirá en un sumador-sustractor (Adder-subtracter). Las entradas son A,B,Cin que son la entradas de bits A y B, y Cin es la entrada de acarreo. Por otra parte, la salida es S y Cout es la salida de acarreo. Las compuertas digitales hacen una variedad de tareas de procesamiento de información. Entre las funciones básicas encontradas están las diferentes operaciones aritméticas. La operación aritmética mas básica es sin duda la suma de dos dígitos binarios. Esta simple adición consiste en cuatro operaciones elementales posibles así: 0+0=0,0+1=1,1+0=1 y 1+1=10. Las primeras tres operaciones producen una suma cuya longitud es un digito, pero en el caso en que ambos sumandos sean iguales a la suma binaria consiste en dos dígitos. El bit mas significativo del resultado se llama bit de arrastre (acarreo) cuando los números de los sumandos contienen mas dígitos significativos. El bit de arrastre que se obtiene de la suma de dos big se agrega al siguiente par de bit significativo de mayor orden. Un circuito combinacional que realiza la suma de dos bits se llama sumador medio. Aquel que realiza la suma de tres bits (dos bits significativos mas el bits de arrastre) es un sumador completo. El nombre del primero se deriva del hecho de que se usan dos sumadores medios para hacer un sumador completo. Los dos circuitos sumadores no son los primeros circuitos combinacionales que se van a diseñar. SUMADOR MEDIO De la explicación del sumador medio se encuentra que este circuito necesita dos entradas binarias y dos salidas binarias. Las variables de entrada designan los bits de los sumandos, las variables de salida producen la suma y el bit de arrastre.
  • 4. Es necesario especificar dos variables de salida porque el resultado puede consistir de dos dígitos binarios. Se asignan arbitrariamente los símbolos x y y a las dos entradas, S (para la suma) y C (para el bit de arrastre) para las salidas. Una vez que se halla establecido el numero y los nombres de las variables de entrada y salida se esta listo para formular la tabla de la verdad para identificar exactamente la función del sumador medio. SUMADOR COMPLETO Un sumador completo es un circuito combinacional que forma la suma aritmética de tres bits de entrada. Este consiste en tres entradas y dos salidas, dos de las variables de entrada denotadas por X y Y representan los dos bits significativos que se agregan. La tercera entrada Z representa el bit de arrastre de la posición previa menos significativa. Se necesitan dos salidas porque la suma aritmética de tres dígitos binarios varia en valor de 0 a 3 necesita dos dígitos. Las dos salidas se designan por los símbolos S para la suma y C para el bit de arrastre. La variable binaria C da el bit de arrastre de salida. La tabla de verdad del sumador completo es como se mostrara a continuación: X Y Z C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1
  • 5. Las ocho filas debajo de las variables de entrada designan todas las combinaciones posibles de unos y ceros que pueden tener esas variables. Los unos y los ceros de las variables de salida se determinan por la suma aritmética de los bits de entrada. Cuando todos los bits de entrada sean ceros, la salida es cero. La salida S es igual a 1 cuando solamente una entrada es igual a 1 o cuando todas las tres entradas sean iguales a uno. La salida C tiene un bit de arrastre de 1 si dos de las tres entradas son iguales a 1. Los bits de entrada y salida de los circuitos combinacionales tienen diferentes interpretaciones en los diferentes estados del problema. Físicamente, las señales binarias de los terminales de entrada se consideran dígitos binarios agregados aritméticamente para formar una suma de dos dígitos en los terminales de salida. Por otra parte los mismos valores binarios se consideran variables de las funciones de boole cuando se expresan en la tabla de la verdad o cuando se ejecutan los circuitos con compuertas lógicas. SUSTRACTORES La sustracción de los números binarios pueden lograrse tomando el complemento del sustraendo para agregarlo al minuendo, mediante este método, la operación de sustracción se convierte en operación de suma que necesita sumadores completos para su ejecución en una maquina. Es posible ejecutar la sustracción con circuitos lógicos de una manera directa como se hace con lápiz y papel. Mediante este método, cada bit de sustraendo del número se resta de su correspondiente bit significativo del minuendo para formar el bit de la diferencia. Si el bit del minuendo es menor que el bit del sustraendo, se presenta 1 de la siguiente posición significativa. El hecho de que se ha prestado un 1 debe llevarse al siguiente par de bits mayores por medio de las señales binarias que vienen (salida) de un estado dado y van al (entrada) siguiente estado mayor. De la misma manera que hay sumadores medios y completos. Hay sustractores medios y completos.
  • 6. SUSTRACTOR MEDIO Un sustractor medio es un circuito combinacional que resta dos bits y produce su diferencia. Este también tiene una salida que especifica si se ha prestado un 1. Se designa el bit del minuendo con X y el bit del sustraendo con Y. si X-Y se debe constatar las magnitudes relativas de X y Y. SI X>= Y, tendremos tres posibilidades: 0-0=0, 1-0=1 y 1-1=0. El resultado se llama bit de diferencia. Si X<Y se tiene 0-1, y se hace necesario prestar un 1 del siguiente estado mayor. El 1 prestado del estado siguiente mayor agrega 2 al bit del minuendo, de la misma forma que en sistema decimal un numero prestado agrega 10 al digito del minuendo, de la misma forma que en el sistema decimal un numero prestado agrega 10 al digito del minuendo. Con el minuendo igual a 2 la diferencia se convierte en 2-1=1. El sustractor medio necesita dos salidas. Una salida genera la diferencia y se designa mediante el símbolo D. la segunda salida designa da como B (B viene de Borrow), genera la señal binaria que informa al siguiente estado que se ha prestado un uno. La tabla de la verdad para las relaciones de entrada-salida de un sustractor medio se puede derivar de la siguiente manera: X Y B D 0 0 0 0 0 1 1 1 1 0 0 1 1 1 0 0 La salida prestada B es 0 siempre y cuando X>=Y. Sera 1 para X=0 y Y=1. La salida D es el resultado de la operación aritmética 2B +X-Y. Las funciones de Boole para las dos salidas del sustractor medio se derivan directamente de la tabla de la verdad: D=X’Y+XY’
  • 7. B=X’Y Es interesante notar que la lógica para D es exactamente la misma que la lógica para la salida S del sumador medio. SUSTRACTOR COMPLETO es circuito combinacional que realiza una resta entre dos bit, tomando en consideración que se ha prestado un 1 de un estado menos significativo. Este circuito tiene tres entradas y dos salidas, las tres entradas, X,Y y Z denotan el minuendo, el sustraendo y el bit de arrastre o bit prestado respectivamente. Las dos salidas D y B, representan la diferencia y la salida del bit prestado respectivamente. La tabla de la verdad para este circuito es la siguiente: X Y Z B D 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 Las ocho filas debajo de las variables de entrada designan todas las combinaciones posibles de unos y ceros que pueden adoptar las variables binarias. Los unos y los ceros
  • 8. para las variables de salida se determinan por la recta X-Y-Z. Las combinaciones que tienen entrada prestada Z=0 se reduce a las mismas cuatro condiciones del sumador medio. Para X=0 Y=0 y Z=1 es necesario prestar un 1 del siguiente estado, lo cual hace B=1 y agregar 2 a X. ya que 2-0-1=1,D=1. Para X=0 y yz=11, es necesario prestar de nuevo haciendo B=1 y X=2 . ya que 2-1-1=0. D=0. Para X=1 y y YZ=01, se tiene X-Y-Z=0 lo cual hace B=0 y D=0. Finalmente para X=1 y Y=1, Z = 1 SE TIENE QUE PRESTAR 1,haciendo B=1 y X=3 para 3-1-1=1 haciendo D=1. Las funciones simplificadas en suma de productos serán D=X’Y’Z+X’YZ’+XY’Z’+XYZ B=X’Y+X’Z+YZ De nuevo se denota que la función lógica para la salida D en un sustractor completo es exactamente la misma que la salida en S en el sumador completo. Sin embargo, la salida B se parece a la función C en el sumador completo, excepto que la variable de entrada X se complementa. Debido a estas similitudes, es posible convertir un sumador completo a un sustractor completo simplemente complementando la entrada X antes de su aplicación a las compuertas que forman el bit de arrastre de salida. CONVERSION ENTRE CODIGOS La disponibilidad de una gran variedad de códigos para los mismos elementos discretos de información da como resultados el uso de códigos diferentes para diferentes sistemas digitales. Es necesario algunas veces usar la salida de un sistema como entrada de otro . un circuito de conversión debe colocarse entre los dos sistemas , si cada uno usa diferentes códigos para la misma información . de esta manera un conversor de código es un circuito
  • 9. que hace compatibles dos sistemas a pesar de que ambos tengan diferente código binario. Para convertir el código binario A al código binario B, las líneas de entrada deben dar una combinación de bits de los elementos, tal como se especifica por el código A y las líneas de salida deben generar la correspondiente combinación de bits del código B. Un circuito combinacional realiza esta transformación por medio de compuertas lógicas . el procedimiento de diseño de los conversores de códigos se ilustra mediante un ejemplo especifico. PROCESAMIENTO DE ANALISIS El diseño de los circuitos combinados comienza con las especificaciones enunciadas de una función requerida y culmina con un conjunto de funciones de Boole de salida o un diagrama lógico. El análisis de un circuito combinacional es de cierta manera el proceso inverso. Este comienza con un diagrama lógico dado y culmina con un conjunto de funciones de Boole, una tabla de verdad o una explicación verbal de la operación del circuito. Si el diagrama lógico que se va analizar se acompaña del nombre de la función, o una explicación de lo que se asume que logre, entonces el análisis del problema se reduce a la verificación de la función enunciada. El primer paso en el análisis es asegurarse que el circuito dado sea combinacional tiene compuertas lógicas sin caminos de realimentación o elementos de memoria. Un camino de de realimentación es una conexión de la salida de una compuerta a la entrada de una segunda compuerta que forma parte de la entrada de la primera compuerta, los caminos de realimentación o elementos de memoria en un circuito digital definen un circuito secuencial. Una vez que se verifique el diagrama lógico como circuito combinacional, se puede proceder a obtener las funciones de salida y la tabla de verdad. Si el circuito se acompaña de una explicación verbal de esta función, entonces las funciones de Boole o la tabla de la verdad son suficientes para la verificación. si la función del circuito esta bajo investigación, entonces es necesario interpretar la operación del circuito de la tabla de la
  • 10. verdad derivada. El éxito de tal investigación se facilita si se tiene experiencia previa y familiaridad con una gran variedad de circuitos digitales. La habilidad de correlacionar una tabla de verdad con una tarea de procesamiento de información es un arte que se adquiere con la experiencia. Para obtener funciones de Boole de salida de un diagrama lógico, se procede de la siguiente manera: 1) Señálese con símbolos arbitrarios todas las salidas de las compuertas que son función de las variables de entrada. Obténgase las funciones de Boole para cada compuerta. 2) Márquese con otros símbolos arbitrarios aquellas compuertas que son una función de las variables de entrada y las compuertas marcadas anteriormente. encuéntrese las funciones de Boole para ellas. 3) Repítase el proceso embozado en el paso 2 hasta que se obtengan las salidas del circuito. 4) Obténgase las funciones de Boole de salida en términos de las variables de entrada solamente, por sustitución repetida de las funciones definidas anteriormente. CIRCUITOS NAND DE MULTINIVEL Los circuitos combinacionales se construyen mas frecuentemente con compuertas NAND y NOR en vez de compuertas AND y OR. Las compuertas NAND y NOR son mas comunes desde el punto de vista del material (hardware) ya que se obtienen en la forma de circuitos integrados. Debido a la importancia de las compuertas NAND y NOR en el diseño de circuitos combinacionales, es importante poder reconocer la relación que existe entre los circuitos construidos con compuertas AND-OR y sus diagramas NAND o NOR equivalentes. La compuerta NAND se conoce como la compuerta universal ya que cualquier sistema digital se puede configurar con ella . los circuitos combinacionales y secuenciales pueden construirse también con esta compuerta ya que el circuito flip-flop (el elemento de memoria usado mas frecuentemente en los circuitos secuenciales) puede construirse a partir de dos compuertas NAND conectadas especialmente.
  • 11. Para demostrar que cualquier función de Boole puede configurarse con compuertas NAND, se necesita no solamente mostrar que las operaciones lógicas AND, OR y NOT pueden ser configuradas con compuertas NAND . La operación NOT se obtiene se obtiene de una compuerta NAND de una sola entrada, lo cual constituye otro símbolo para el inversor. La operación AND requiere de dos compuertas NAND. La primera produce la AND invertida y la segunda actúa como un inversor para producir la salida normal. La operación OR se logra mediante una compuerta NAND con inversores adicionales en cada entrada. Una manera conveniente de configurar un circuito combinacional con compuertas NAND es obtener las funciones de Boole simplificadas en términos de AND, OR y NOT y convertir las funciones a lógica NAND. CIRCUITO NOR DE MULTINIVEL La función NOR es el dual de la función NAND. Por esta razón todos los procedimientos y reglas para la lógica NOR forman el dual de los correspondientes procedimientos y reglas desarrolladas para la lógica NAND. La compuerta NOR es universal ya que se puede ejecutar cualquier función de boole con ella incluyendo el circuito flip-flop. La operación NOT se obtiene de una compuerta NOR de una sola entrada lo que constituye otro símbolo para el inversor. La primera produce la or invertida y la segunda actúa como un inversor para obtener la salida normal. La operación AND se logra por medio de la compuerta NOR con inversores adicionales en cada entrda. LAS FUNCIONES OR EXCLUSIVAS Y DE EQUIVALENCIAS Son operaciones binarias que realizan las siguientes funciones de Boole X O y= xy’ X0y=xy+x’y’
  • 12. Las dos operaciones son complementos entre si, cada una de ellas es asociativa y conmutativa. La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR, realiza la función booleana A'B+AB'. Su símbolo es el más (+) inscrito en un círculo. la derecha La ecuación característica que describe el comportamiento de la puerta XOR es: |- Su tabla de verdad es la siguiente: Tabla de verdad puerta XOR Entrada Entrada Salida 0 0 0 0 1 1 1 0 1 1 1 0 Se puede definir esta puerta como aquella que da por resultado uno, cuando los valores en las entradas son distintos. Ejemplo: 1 y 0, 0 y 1 (en una compuerta de dos entradas). Se obtiene cuando ambas entradas tienen distinto valor. Si la puerta tuviese tres o más entradas, la XOR tomaría la función de suma de paridad, cuenta el número de unos a la entrada y si son un número impar, pone un 1 a la salida, para que el número de unos pase a ser par.
  • 13. Esto es así porque la operación XOR es asociativa, para tres entradas escribiríamos: a (b c) o bien (a b) c. Su tabla de verdad sería: XOR de tres entradas Entrada Entrada Entrada Salida 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 Desde el punto de vista de la aritmética módulo 2, la puerta XOR implementa la suma módulo 2, pero mucho más simple de ver, la salida tendrá un 1 siempre que el número de entradas a 1 sea impar.