Introducción al Análisis de      Sistemas Secuenciales                  Unidad 1Manrique © 2005              Sistemas Digi...
Introducción   Hasta hoy todo era combinatorio (Sistemas    Digitales I)        Las salidas dependían únicamente de las ...
Ejemplos clásicosManrique © 2005   Sistemas Digitales II   3
Tipos de circuitos secuenciales   Existen dos tipos de circuitos secuenciales        Sincrónicos: Son sistemas cuyo comp...
Sistemas Sincrónicos (Síncronos o conclock)   Son sistemas que actúan bajo un control de    tiempo, este control se denom...
El Clock   El Periodo (T): es el tamaño en tiempo de un    ciclo.   La Frecuencia (f): es el inverso del periodo, 1/T y ...
Diagrama conceptual de un sistemasecuencial                      Clock                                                   q...
Comentarios sobre el diagrama   Tiene n entradas, (x’s)   El clock se comporta como una entrada más.   Tiene k salidas ...
Tablas y diagramas de estados (1)   Ejemplo de un sistema secuencial:        EJE6: Un sistema con una entrada x y una sa...
Tablas y diagramas de estados (2)   En este ejemplo, la salida depende únicamente del estado    del sistema y que se haya...
Tablas y diagramas de estados (3)   No abordaremos todavía el diseño de un sistema    secuencial, pero daremos las herram...
Tablas y diagramas de estados (4)        Diagrama de Estados: Es una representación gráfica         del comportamiento de...
Tablas y diagramas de estados (5)Estado        Estado SiguientePresente      x=0        x=1     Salida   A              A ...
Timing Trace (rastreo en el tiempo)   Un timing trace, es un conjunto de valores para las    entradas y salidas arreglado...
Elementos de Memoria                  Latches y Flip FlopsManrique © 2005                Sistemas Digitales II   15
Latch   Un Latch es un dispositivo binario de almacenamiento,    construido con dos o más compuertas con realimentación. ...
Un Latch con gatillo (Gated)        En este latch, cuando la señal del gate es inactiva, tanto SG y RG serán 0 y el latch ...
El Flip Flop   El Flip Flop es un dispositivo de almacenamiento    binario con colck.   Bajo operaciones normales este d...
Rampas de subida y de bajada                        Clock                   1        Rampa de         subida              ...
Flip Flop tipo D (1)   Existen varios tipos de Flip Flops, nos    concentraremos en dos tipos, el D y el JK, el Flip    F...
Flip Flop tipo D (2)   Es el más sencillo en su operación.   El nombre proviene de Delay (retardo), ya que su salida es ...
Flip Flop D, tabla de comportamiento ydiagrama de estados             D    q   q*                           D     q*      ...
Comportamiento de un Flip Flop tipo Dcon Rampa de Bajada   Diagrama de tiempoManrique © 2005      Sistemas Digitales II  ...
Variación de la entradaLa salida no se veráafectada, ya que elvalor de la entrada Dsolo es relevante enel instante de lara...
Comportamiento de un Flip Flop tipo Dcon Rampa de Subida   Diagrama de tiempoManrique © 2005      Sistemas Digitales II  ...
Flip Flops con “Clear” y “Preset”   Cualquier tipo de Flip Flop podrá contar con estas    entradas asincrónicas, en el ca...
Diagrama de tiempo para un Flip Flop conClear y PresetManrique © 2005   Sistemas Digitales II   27
Flip Flop SR (Set-Reset)   Tiene dos entradas con el mismo significado que el Latch SR     Tablas de comportamiento     ...
Flip Flop SR – Diagrama de estados yEcuación                         00   01   11            10                  qSR      ...
Diagrama de tiempo para un Flip Flop SRManrique © 2005   Sistemas Digitales II   30
Flip Flop tipo T (Toggle)   Tiene una entrada T, de tal forma que si T = 1, el Flip Flop cambia    el valor del estado ac...
Diagrama de estados para le Flip Flop T                                             1                  0                  ...
Diagrama de tiempo para un Flip Flop TManrique © 2005   Sistemas Digitales II   33
Flip Flop tipo JK   Es una combinación del SR y del T, siendo así, su comportamiento    es como el SR, con excepción cuan...
Diagrama de estados para le Flip Flop JK                                                   10                             ...
Diagrama de tiempo para un Flip Flop JKManrique © 2005   Sistemas Digitales II   36
Análisis de un Sistemas      SecuencialManrique © 2005   Sistemas Digitales II   37
Circuito Secuencial – Modelo tipo Moorecon Flip Flops tipo D                                                      1       ...
Tabla y diagrama de estados del circuito                                                                                  ...
Circuito Secuencial – Modelo tipo Moorecon Flip Flops tipo JK  Este es un circuito de modelo tipo  Moore, ya que la salida...
Tabla de estados para el ejemplo anterior                                       A* B*                  A      B        x=0...
Trazado en el tiempo y Diagrama de tiempos                  x   0   0   1     0      1     1        0                  A  ...
Diagrama de Estados para el ejemplo                                    00                       0             0           ...
Ejemplo con el modelo Mealy   En algunos casos, la salida depende de la entrada actual así como del valor    de los estad...
Ecuaciones   Las ecuaciones de entrada y salida para el circuito son:      D1 = xq1 + xq2              ′ ′      D2 = xq1q...
Tabla de estados y diagrama de estados                       q1* q2*        z                                           0 ...
Trazado en el tiempo y Diagrama de tiempos                  x    0   1   1   0    1      1       1       1   0            ...
Upcoming SlideShare
Loading in …5
×

Unidad1 sd2

309
-1

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
309
On Slideshare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
7
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

Unidad1 sd2

  1. 1. Introducción al Análisis de Sistemas Secuenciales Unidad 1Manrique © 2005 Sistemas Digitales II 1
  2. 2. Introducción Hasta hoy todo era combinatorio (Sistemas Digitales I)  Las salidas dependían únicamente de las entradas en ese momento. En este curso abordaremos los Sistemas Secuenciales o también llamados Maquinas de Estados Finitos.  La salida no solo depende de la entradas presentes, también dependerá de la historia pasada, de lo que sucedió antes.Manrique © 2005 Sistemas Digitales II 2
  3. 3. Ejemplos clásicosManrique © 2005 Sistemas Digitales II 3
  4. 4. Tipos de circuitos secuenciales Existen dos tipos de circuitos secuenciales  Sincrónicos: Son sistemas cuyo comportamiento puede definirse a partir del conocimiento de sus señales en instantes discretos de tiempo.  Asincrónicos: Depende del orden que cambien las señales de entrada y pueda ser afectadas en un instante dado de tiempo.Manrique © 2005 Sistemas Digitales II 4
  5. 5. Sistemas Sincrónicos (Síncronos o conclock) Son sistemas que actúan bajo un control de tiempo, este control se denomina reloj (clock).  Clock: es una señal que se alterna entre los valores lógicos 0 y 1 en un periodo regular. T Fig. 1: Señales de ClockManrique © 2005 Sistemas Digitales II 5
  6. 6. El Clock El Periodo (T): es el tamaño en tiempo de un ciclo. La Frecuencia (f): es el inverso del periodo, 1/T y está dada en Hertz (Hz).  Ejemplo:  Una señal con frecuencia de 200 MHz, corresponde a una señal que tenga un periodo de 5 ns. En la mayoría de los sistemas sincrónicos, los cambios ocurren en las transiciones donde la señal cambia de 0 a 1 ó de 1 a 0.Manrique © 2005 Sistemas Digitales II 6
  7. 7. Diagrama conceptual de un sistemasecuencial Clock q1 x1 Z1 . . . . . Memoria . . qm . . . . . xn Zk Lógica CombinatoriaManrique © 2005 Sistemas Digitales II 7
  8. 8. Comentarios sobre el diagrama Tiene n entradas, (x’s) El clock se comporta como una entrada más. Tiene k salidas (z’s) Tiene m dispositivos de almacenamiento binario (q’s) Cada dispositivo podrá tener una o dos señales de entrada Muchos sistemas tiene solo una entrada y una salida, pero veremos ejemplos con varias entradas e incluso algunos sistemas que no tienen entradas a no ser el clock. Memoria: Flip-Flop’s.Manrique © 2005 Sistemas Digitales II 8
  9. 9. Tablas y diagramas de estados (1) Ejemplo de un sistema secuencial:  EJE6: Un sistema con una entrada x y una salida z, de tal forma que z = 1, si x ha sido 1 por tres pulsos de clock consecutivos.  Para este ejemplo, el sistema debe almacenar en memoria la información de los últimos tres estados de la entrada y producir una salida basada en esa información.  Estado: Lo que se almacena en la memoria es el estado del sistema.Manrique © 2005 Sistemas Digitales II 9
  10. 10. Tablas y diagramas de estados (2) En este ejemplo, la salida depende únicamente del estado del sistema y que se haya seguido el patrón definido en la entrada del sistema. E este tipo de Máquinas de Estado que sólo dependen del estado actual del sistema son llamadas de Modelos Moore ó Máquinas Moore, debido a Edward F. Moore*. * Edward F. Moore, un pionero de las Máquinas de estados, quien escribió Gedanken-experiments on Sequential Machines, pp 129 – 153, Automata Studies, Annals of Mathematical Studies, no. 34, Princeton University Press, Princeton, N. J., 1956.Manrique © 2005 Sistemas Digitales II 10
  11. 11. Tablas y diagramas de estados (3) No abordaremos todavía el diseño de un sistema secuencial, pero daremos las herramientas necesarias para describirlo.  Tabla de Estados: es una tabla que describe las transiciones de una máquina de estados finitos, en otras palabras, muestra las relaciones funcionales entre las entradas, salidas y estados de la memoria. Para cada combinación y cada estado, indica cual será la salida y cual será el próximo estado después del siguiente pulso de clock.Manrique © 2005 Sistemas Digitales II 11
  12. 12. Tablas y diagramas de estados (4)  Diagrama de Estados: Es una representación gráfica del comportamiento del sistema, mostrando cada combinación de entrada y cada estado, de la misma forma muestra el resultado de la salida y el valor del estado siguiente después de un pulso de clock. A continuación veremos la tabla y el diagrama de estados para el EJE6.Manrique © 2005 Sistemas Digitales II 12
  13. 13. Tablas y diagramas de estados (5)Estado Estado SiguientePresente x=0 x=1 Salida A A B 0 B A C 0 C A D 0 D A D 1 Tabla y diagrama de estados para el EJE6 En el futuro nos referiremos al Estado Presente por el símbolo q y el Estado Siguiente por el símbolo q*.Manrique © 2005 Sistemas Digitales II 13
  14. 14. Timing Trace (rastreo en el tiempo) Un timing trace, es un conjunto de valores para las entradas y salidas arreglados en una forma consecutiva con relación a los pulsos de clock. Es usado normalmente para explicar o clarificar el comportamiento de un sistema. x 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 1 0 0 q ? A B C A B C D A A B A B C D D D A A ? z ? 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0 Timing trace para el EJE6Manrique © 2005 Sistemas Digitales II 14
  15. 15. Elementos de Memoria Latches y Flip FlopsManrique © 2005 Sistemas Digitales II 15
  16. 16. Latch Un Latch es un dispositivo binario de almacenamiento, construido con dos o más compuertas con realimentación. P P = (S + Q)’ Q = (R + P)’ Ecuaciones del sistema Q Un Latch con compuertas NOR S = Set R = ResetManrique © 2005 Sistemas Digitales II 16
  17. 17. Un Latch con gatillo (Gated) En este latch, cuando la señal del gate es inactiva, tanto SG y RG serán 0 y el latch permanece sin cambios. Únicamente cuando la señal del gate es 1 el latch podrá recibir el valor 0 ó 1 así como el latch anterior.Manrique © 2005 Sistemas Digitales II 17
  18. 18. El Flip Flop El Flip Flop es un dispositivo de almacenamiento binario con colck. Bajo operaciones normales este dispositivo almacenará un 1 ó un 0 y sólo cambiarán estos valores en el momento que ocurra una transición del clock.  Las transiciones que pueden producir cambios en el sistema pueden ser cuando el clock va de 0 a 1, disparo por rampa de subida (leadign-edge triggered), o cuando el clock va de 1 a 0, disparo por rampa de bajada (trailing-edge triggered).Manrique © 2005 Sistemas Digitales II 18
  19. 19. Rampas de subida y de bajada Clock 1 Rampa de subida Rampa de bajada 0Manrique © 2005 Sistemas Digitales II 19
  20. 20. Flip Flop tipo D (1) Existen varios tipos de Flip Flops, nos concentraremos en dos tipos, el D y el JK, el Flip Flop tipo D es el más usado y es encontrado comúnmente en dispositivos lógicos programables. Otros, SR y T.Manrique © 2005 Sistemas Digitales II 20
  21. 21. Flip Flop tipo D (2) Es el más sencillo en su operación. El nombre proviene de Delay (retardo), ya que su salida es un reflejo de lo que hay en la entrada con un retardo de un ciclo de clock. q q D D q’ q’ Clock Clock D con rampa de bajada D con rampa de subidaManrique © 2005 Sistemas Digitales II 21
  22. 22. Flip Flop D, tabla de comportamiento ydiagrama de estados D q q* D q* 0 0 0 0 0 0 1 0 1 1 1 0 1 1 1 1 q* = D EcuaciónManrique © 2005 Sistemas Digitales II 22
  23. 23. Comportamiento de un Flip Flop tipo Dcon Rampa de Bajada Diagrama de tiempoManrique © 2005 Sistemas Digitales II 23
  24. 24. Variación de la entradaLa salida no se veráafectada, ya que elvalor de la entrada Dsolo es relevante enel instante de larampa de bajadaManrique © 2005 Sistemas Digitales II 24
  25. 25. Comportamiento de un Flip Flop tipo Dcon Rampa de Subida Diagrama de tiempoManrique © 2005 Sistemas Digitales II 25
  26. 26. Flip Flops con “Clear” y “Preset” Cualquier tipo de Flip Flop podrá contar con estas entradas asincrónicas, en el caso de Flip Flops tipo D tenemos: PRE’ CLR’ D q q* 0 1 X X 1 Constante 1 0 X X 0 inmediata PRE q D 0 0 X X - Invalido 1 1 0 0 0Clock q’ 1 1 0 1 0 Normal CLR 1 1 1 0 1 1 1 1 1 1Manrique © 2005 Sistemas Digitales II 26
  27. 27. Diagrama de tiempo para un Flip Flop conClear y PresetManrique © 2005 Sistemas Digitales II 27
  28. 28. Flip Flop SR (Set-Reset) Tiene dos entradas con el mismo significado que el Latch SR  Tablas de comportamiento S R q q* S R q* 0 0 0 0 0 0 q 0 0 1 1 0 1 0 0 1 0 0 1 0 1 No permitido 0 1 1 0 1 1 - 1 0 0 1 1 0 1 1 1 1 0 - No permitido 1 1 1 -Manrique © 2005 Sistemas Digitales II 28
  29. 29. Flip Flop SR – Diagrama de estados yEcuación 00 01 11 10 qSR 0 x 1 q* = S + R’q 1 1 x 1Manrique © 2005 Sistemas Digitales II 29
  30. 30. Diagrama de tiempo para un Flip Flop SRManrique © 2005 Sistemas Digitales II 30
  31. 31. Flip Flop tipo T (Toggle) Tiene una entrada T, de tal forma que si T = 1, el Flip Flop cambia el valor del estado actual y si T = 0, el estado permanece sin cambios. Tablas de Comportamiento T q q* T q* 0 0 0 0 q 0 1 1 1 q’ 1 0 1 1 1 0Manrique © 2005 Sistemas Digitales II 31
  32. 32. Diagrama de estados para le Flip Flop T 1 0 0 T 0 1 1 Ecuación para el comportamiento del Flip Flop q* = T + qManrique © 2005 Sistemas Digitales II 32
  33. 33. Diagrama de tiempo para un Flip Flop TManrique © 2005 Sistemas Digitales II 33
  34. 34. Flip Flop tipo JK Es una combinación del SR y del T, siendo así, su comportamiento es como el SR, con excepción cuando sus entradas J = K = 1 provoca que el Flip Flop cambie de estado, como si fuera un Flip Flop T. Tablas de comportamiento: J K q q* J K q* 0 0 0 0 0 0 q 0 0 1 1 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 q’ 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0Manrique © 2005 Sistemas Digitales II 34
  35. 35. Diagrama de estados para le Flip Flop JK 10 11 00 00 01 0 JK 1 10 10 11 00 01 11 10 qJK 0 1 1 q* = Jq’ + K’q 1 1 1Manrique © 2005 Sistemas Digitales II 35
  36. 36. Diagrama de tiempo para un Flip Flop JKManrique © 2005 Sistemas Digitales II 36
  37. 37. Análisis de un Sistemas SecuencialManrique © 2005 Sistemas Digitales II 37
  38. 38. Circuito Secuencial – Modelo tipo Moorecon Flip Flops tipo D 1 2 •Del circuito encontramos: D1 = q1q′ + xq1 2 ′ D2 = xq1 ′ z = q2Manrique © 2005 Sistemas Digitales II 38
  39. 39. Tabla y diagrama de estados del circuito 0 q1 * q2 * 00 1 q1 q2 x=0 x=1 z 0 0 00 10 1 1 0 0 0 1 00 10 0 10 1 1 0 10 11 1 1 1 1 1 00 01 0 01 0 11 0 0 1Manrique © 2005 Sistemas Digitales II 39
  40. 40. Circuito Secuencial – Modelo tipo Moorecon Flip Flops tipo JK Este es un circuito de modelo tipo Moore, ya que la salida z, que es igual J A = x K A = xB′ a A + B, es una función del estado, o sea, el contenido de los flip flops, y no J B = K B = x + A′ de la entrada x. z = A+ BManrique © 2005 Sistemas Digitales II 40
  41. 41. Tabla de estados para el ejemplo anterior A* B* A B x=0 x=1 z 0 0 01 11 0 0 1 00 10 1 1 0 10 01 1 1 1 11 10 1 Para completar la tabla hay que tener en cuenta las ecuaciones de entrada de los flip flops y el funcionamiento de cada uno de ellos para determinar el estado siguiente.Manrique © 2005 Sistemas Digitales II 41
  42. 42. Trazado en el tiempo y Diagrama de tiempos x 0 0 1 0 1 1 0 A 0 0 0 1 1 1 0 0 B 0 1 0 1 1 0 1 0 1 z 0 1 0 1 1 1 1 0 1Manrique © 2005 Sistemas Digitales II 42
  43. 43. Diagrama de Estados para el ejemplo 00 0 0 1 0 01 11 0 1 1 1 0 1 1 10 1 0Manrique © 2005 Sistemas Digitales II 43
  44. 44. Ejemplo con el modelo Mealy En algunos casos, la salida depende de la entrada actual así como del valor de los estados actuales. Este tipo de circuitos son clasificados como sistemas secuenciales de modelo Mealy. Un ejemplo de este modelo es este sistema.Manrique © 2005 Sistemas Digitales II 44
  45. 45. Ecuaciones Las ecuaciones de entrada y salida para el circuito son: D1 = xq1 + xq2 ′ ′ D2 = xq1q2 z = xq1 Como son flip flops tipo D, entonces q* = DManrique © 2005 Sistemas Digitales II 45
  46. 46. Tabla de estados y diagrama de estados q1* q2* z 0 /0q1 q2 x=0 x=1 x=0 x=1 0 /00 0 00 01 0 0 00 11 1 /00 1 00 10 0 0 0 /0 0 /0 1 /11 0 00 10 0 11 1 00 10 0 1 01 10 1 /0 1 /1Manrique © 2005 Sistemas Digitales II 46
  47. 47. Trazado en el tiempo y Diagrama de tiempos x 0 1 1 0 1 1 1 1 0 q1 ? 0 0 1 0 0 1 1 1 0 q2 ? 0 1 0 0 1 0 0 0 0 z 0 0 0 0 0 0 1 1 0 0 0Manrique © 2005 Sistemas Digitales II 47

×