Your SlideShare is downloading. ×
Capitulo 1
Upcoming SlideShare
Loading in...5
×

Thanks for flagging this SlideShare!

Oops! An error has occurred.

×
Saving this for later? Get the SlideShare app to save on your phone or tablet. Read anywhere, anytime – even offline.
Text the download link to your phone
Standard text messaging rates apply

Capitulo 1

144

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
144
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
5
Comments
0
Likes
0
Embeds 0
No embeds

Report content
Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
No notes for slide

Transcript

  • 1. Sistemas Operativos. Tema 1 Arquitectura Básica de los Computadores http://www.ditec.um.es/so Departamento de Ingenier´a y Tecnolog´a de Computadores ı ı Universidad de Murcia ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 2. Arquitectura Básica de los Computadores Estructura y Funcionamiento General Procesador Memoria Entrada/Salida Interrupciones Protección Bibliografía básica: Tanenbaum[P1-3, C1.4] Bibliografía complementaria: Silberschatz[C2], Carretero[C1], Stallings[C1] ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 3. Estructura y Funcionamiento General Un sistema de cómputo moderno es un sistema complejo Para administrar todos estos dispositivos y proporcionar una interfaz sencilla del hardware ⇒ capa software: sistema operativo Banking Airline Web Application programs system reservation browser Command Compilers Editors interpreter System programs Operating system Machine language Microarchitecture Hardware Physical devices Ubicación del sistema operativo ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 4. Estructura y Funcionamiento General Monitor Floppy Hard Keyboard disk drive disk drive Floppy Hard Video Keyboard CPU Memory disk disk controller controller controller controller Bus Visión simplificada de un ordenador ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 5. ProcesadorLa CPU es el «cerebro» del ordenadorCiclo básico de funcionamiento:1. Leer instrucción de memoria2. Decodificarla para determinar su tipo y operandos3. Ejecutarla4. Calcular la posición de la siguiente instrucción y volver al paso 1Cada CPU ejecuta un conjunto de instruccionesespecífico ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 6. ProcesadorConjunto de registros: memoria en la propia CPURegistros generales de datosRegistros especiales: contador de programa apuntador de pila palabra de estado del programaEl contenido de los registros determina el contexto deejecución de un programa en un instante dado. ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 7. ProcesadorPara mejorar el desempeño de las CPUs ⇒ ejecutarvarias instrucciones al mismo tiempoVarios mecanismos: Execute unit Fetch Decode unit unit Holding Execute Fetch Decode Execute unit unit unit unit buffer Fetch Decode unit unit Execute unit (a) (b)Complican la construcción de compiladores y sistemasoperativos ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 8. ProcesadoresDos modos de funcionamiento: modos núcleo y usuarioModo núcleo: Permite ejecutar todas las instrucciones posibles de la CPU y acceder a todo el hardware En el que se ejecuta el sistema operativoModo usuario: Permite ejecutar un subconjunto de las instrucciones y proporciona acceso limitado al hardware Instrucciones prohibidas: E/S, protección de memoria, etc En el que se ejecutan los programas de usuario Servicios del SO: mediante llamadas al sistemaPaso de un modo a otro: interrupciones software (trap,int, . . . ) o hardware (división por cero, dispositivos de E/S) ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 9. MemoriaEstructura jerárquica: Typical access time Typical capacity 1 nsec Registers <1 KB 2 nsec Cache 1 MB 10 nsec Main memory 64-512 MB 10 msec Magnetic disk 5-50 GB 100 sec Magnetic tape 20-100 GBCada nivel es un subconjunto del nivel inferior ⇒ Hayinformación que no se encuentra en un nivel ⇒Aciertos/fallos y algoritmos de reemplazoModificación en un nivel ⇒ problemas de coherencia⇒ propagación de modificación a niveles inferiores ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p.
  • 10. Jerarquía de MemoriaLa jerarquía descrita es típica, pero hay sistemas conmás capas y otros con menosOtros tipos de memoria: ROM: memoria lenta no volátil. Utilizada para almacenar código de arranque, código de control de dispositivos, etc. EEPROM y flash: memorias lentas no volátiles pero actualizables CMOS: memoria volátil alimentada por batería. Para mantener fecha y hora, y parámetros de configuración ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 11. Memoria PrincipalElemento más importante de la jerarquía de memoriaque debe administrar el SOLos SSOO modernos suelen cargar varios programasen memoria ⇒ Hay que proteger a unos programas deotros y al SO de éstosAdemás, un programa puede colocarse en cualquierposición de memoria ⇒ Problema de relocalizaciónVarias soluciones para ambos problemas: Registro base y límite Memoria virtual, . . . ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 12. Registros Base y LímiteRegistro límite → tamaño máximo del programa y los datosRegistro base → posición de inicio del programa en memoria Address Registers when 0xFFFFFFFF program 2 is running User program Registers Limit-2 and data when program 1 User-2 data is running Base-2 Limit Limit-2 User program Base-2 User-1 data and data Limit-1 Limit-1 User program Base Base-1 Base-1 Operating Operating System System 0 (a) (b) ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 13. Dirección virtual/física¿Dirección de memoria < registro límite? SI → sumarle el registro base → acceder a memoria NO → la dirección no es válida → trap al S.O.Dirección virtual → generada por el programaDirección física → accedida en memoriaMMU → Unidad de administración de memoria (memorymanagement unit): Verifica las direcciones generadas por el programa Convierte las direcciones virtuales en físicasEl manejo de la MMU es función del S.O.Cambio de contexto → modificar la configuración de laMMU ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 14. Dispositivos de E/SDispositivo de E/S → controladora + dispositivoControladora del dispositivo: Dispositivo electrónico que controla físicamente al dispositivo Acepta comandos del S.O. y los ejecuta Presenta al S.O. una interfaz más sencilla del dispositivo Tiene una serie de registros para comunicarse con el S.O.Manejador de dispositivo → SW que se comunicacon la controladora: da órdenes y procesa respuestas Se ejecuta en modo kernel Como parte del kernel En tiempo de arranque lo carga el S.O. El S.O. lo carga cuando lo necesita (sin reiniciar) ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 15. Dispositivos de E/SManejador recibe una petición del S.O.: escribe la petición en los registros de la controladora lee de los registros el resultado de la operación¿Cómo se accede a esos registros? Se corresponden con el espacio de direcciones de la memoria principal: Se leen/escriben como si fueran palabras de memoria No se necesitan instrucciones especiales de E/S Fácil protección: protección memoria → protección HW Se colocan en un espacio de puertos de E/S especial: Cada registro tiene una dirección de puerto. Los registros se leen/escriben mediante instrucciones IN y OUT especiales ejecutables en modo kernel No se ocupa parte del espacio de direcciones de la memoria ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 16. Espera ActivaLlamada al sistema → llamada al manejador deldispositivoManejador pide a la controladora la operación de E/SManejador a la controladora: ¿ha terminado mipetición? NO → continúa esperando SÍ: Manejador de dispositivo coloca los datos donde se necesitan Regresa S.O. devuelve el control al proceso invocadorEsto se conoce como espera activaCPU ocupada: controlando cuándo termina el dispositivoDesperdicio de CPU (tanto de ciclos como de energía) ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 17. InterrupcionesManejador de dispositivo: pide a la controladora la operación de E/S le pide también generar una INTERRUPCIÓN al terminar regresaS.O.: bloquea al proceso invocador (no le pasa la CPU) hace otras cosasAl finalizar la transferencia → interrupción generadapor la controladora Disk drive Current instruction Next instruction 3 Interrupt Disk CPU 3. Return controller controller 1. Interrupt 4 21 2. Dispatch to handler Interrupt handler (a) (b) ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 18. Interrupciones (i)CPU acepta la interrupción → pasa a modo kernel ysalta al manejador de interrupciones del dispositivoNo de dispositivo → índice de una zona de memoria(vector de interrupciones) que contiene lasdirecciones de los manejadores de interrupcionesEl manejador de interrupciones: Pregunta al dispositivo su estado Cuando termina devuelve el control al programa de usuario que se estaba ejecutando (que no tiene por qué ser el que solicitó la operación de E/S) ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 19. Interrupciones (ii)¿Qué pasa si llega una interrupción mientras se trataotra? ¿Paramos la interrupción actual? ¿Perdemos lanueva?Mecanismo en la CPU para inhabilitar interrupciones: Empieza a tratar una interrupción → inhabilita las interrupciones Si llega una nueva → dispositivo seguirá aplicando la interrupción CPU no se interrumpe mientras estén inhabilitadas Termina tratamiento → habilita de nuevo las interrupciones CPU se puede volver a interrumpir¿Qué pasa si varios dispositivos esperan a la CPU parasu interrupción? Controladora de interrupciones decide a cuál atender primero Prioridades estáticas asignadas a los dispositivos ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 1
  • 20. DMA: Acceso Directo a MemoriaChip que controla el flujo de bits entre la memoriaprincipal y alguna controladoraCPU no interviene en las transferencias memoria ↔controladoraTambién basado en interrupcionesFuncionamiento: El S.O. localiza un buffer de memoria Programa la controladora DMA y la controladora específica El DMA realiza la transferencia buffer de la controladora ↔ buffer de memoria Controladora de DMA avisa a la CPU mediante una interrupción CPU trata esa interrupciónDispositivos muy rápidos (discos duros, tarjetas de sonido, . . . ) ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 2
  • 21. Buses Cache bus Local bus Memory busLevel 2 PCI Maincache CPU bridge memory PCI bus Graphics SCSI USB ISA IDE adaptor Available bridge disk PCI slot Mon- itor Mouse Key- board ISA bus Sound Available Modem Printer card ISA slot ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 2
  • 22. ProtecciónVarios procesos en ejecución ⇒ Protección Protección del HW ⇒ Operación en modo dual: Modo núcleo: instrucciones de E/S, configuración MMU, . . . Modo usuario: instrucciones de acceso al HW ilegales Protección de memoria ⇒ Registros base y límite, . . . : Protege a unos programas de otros y al S.O. Protege el vector de interrupciones Protección de la CPU ⇒ Interrupciones periódicas (cronómetros o relojes, . . . ): Interrupciones → ejecución del sistema operativo Impiden que un proceso se apropie de la CPU Protección total del S.O. y el HW ⇒ uso simultáneo de los tres mecanismos ´ Sistemas Operativos. Tema 1 Arquitectura Basica de los Computadores – p. 2

×