0
Arquitectura Interna de un CPU
Diagrama de un CPU y Memoria Memoria D0 D7 A0 PC A3 MAR SP T1 T2 IR CU ACC ALU + - 1 CPU
Operaciones Frecuentes <ul><li>Los tipos de operaciones mas frecuentes son: </li></ul><ul><ul><li>CPU – Memoria : Los dato...
Ciclo de Instrucci ó n <ul><li>En su operación básica todos los computadores modernos siguen un proceso que ha permanecido...
Ciclo de Instrucción <ul><li>La función del CPU es ejecutar programas que están almacenados en memoria principal, eso se l...
Ciclo de Instrucción
Ciclo de Ejecución <ul><li>Una vez que la instrucción ha sido cargada en el IR y la Unidad de Control la ha decodificado d...
Microprocesador 8085   <ul><li>MICROPROCESADOR DE 8 BITS </li></ul>
Cargar A CC  con dato residente en Memoria <ul><li>LDA “address” </li></ul><ul><li>Esta instrucción carga el registro A co...
LDA  “ address ” : Fase de Ejecuci ó n <ul><li>Las microoperaciones generadas por unidad de control son: </li></ul><ul><li...
Mejora del Ciclo de Instrucci ó n <ul><li>Los primeros microprocesadores procesaban totalmente una instrucci ó n antes de ...
Mejora del Ciclo de Instrucci ó n <ul><li>Por otra parte para los procesadores modernos, se ha  desarrollado la t é cnica ...
“ Pipeline ”  de M ú ltiples Etapas <ul><li>Las primeras tuber í as introducidas eran de tres etapas. </li></ul><ul><li>Es...
“ Pipeline ”  de M ú ltiples Etapas <ul><li>Sabemos que con la técnica “pipeline” el procesador puede ejecutar todos los p...
“ Pipeline ”  de M ú ltiples Etapas <ul><li>Unidad de Interfase de Bus:  accesa memoria y provee entrada-salida. </li></ul...
Ciclo de Instrucci ó n   “sin pipeline” <ul><li>PROCESADORES SIN TUBERIAS </li></ul>
 
Ciclo de Instrucci ó n   “con pipeline” <ul><li>PROCESADORES CON TUBERIAS </li></ul>
 
 
Arquitectura Superescalar <ul><li>En la actualidad se desarrollan procesadores usando la tecnolog í a superescalar . </li>...
Ejemplo <ul><li>Introduzcamos una segunda tuber í a a la ya existente tuber í a de 6 etapas y asumamos que la etapa S4 req...
 
Memoria F í sica 8088 00000H FFFFFH 8 bits 1 MB
Memoria F í sica 8086 512KB Banco 1 512KB Banco 0 00000H 00001H FFFFEH FFFFFH 8 bits 8 bits D0 D7 D8 D15
Memoria F í sica 80286 8 MB Banco 1 8 MB Banco 0 000000H 000001H FFFFFEH FFFFFFH 8 bits 8 bits D0 D7 D8 D15
Memoria F í sica 80386 1G 1G 1G 1G 00000000 00000001 00000002 00000003 FFFFFFFC FFFFFFFD FFFFFFFE FFFFFFFF 00000004 000000...
MICP 8086: Arquitectura Interna <ul><li>MICROPROCESADOR DE 16 BITS. </li></ul>
MICP 8086: Arquitectura Interna <ul><li>Tiene dos unidades de procesamiento - Unidad de Bus - Unidad de ejecución </li></u...
MICP 80286: Arquitectura Interna <ul><li>Presenta cuatro unidades de procesamieto -  Unidad de Bus - Unidad de Instruccion...
Upcoming SlideShare
Loading in...5
×

Arquitectura interna

12,073

Published on

Published in: Travel, Technology
0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
12,073
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
183
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

Transcript of "Arquitectura interna"

  1. 1. Arquitectura Interna de un CPU
  2. 2. Diagrama de un CPU y Memoria Memoria D0 D7 A0 PC A3 MAR SP T1 T2 IR CU ACC ALU + - 1 CPU
  3. 3. Operaciones Frecuentes <ul><li>Los tipos de operaciones mas frecuentes son: </li></ul><ul><ul><li>CPU – Memoria : Los datos son tranferidos de la memoria al CPU o viceversa </li></ul></ul><ul><ul><li>CPU – E/S : Los datos son transferidos de los dispositivos de Entrada al CPU o del CPU a los dispositivos de Salida </li></ul></ul><ul><ul><li>Procesamiento de Datos : El CPU debe realizar operaciones aritméticas o lógicas usando la unidad aritmética lógica (ALU) </li></ul></ul><ul><ul><li>Control : Una instrucción puede especificar que la secuencia de operaciones sea alterada, por ejemplo: cambiar el IP para apuntar a una nueva dirección </li></ul></ul>
  4. 4. Ciclo de Instrucci ó n <ul><li>En su operación básica todos los computadores modernos siguen un proceso que ha permanecido sin muchos cambios desde que Von Neumann introdujo su modelo. A este proceso lo llamamos Ciclo de Instrucción </li></ul><ul><li>Todas las computadoras tienen dos componentes básicos: </li></ul><ul><ul><li>CPU </li></ul></ul><ul><ul><li>Memoria </li></ul></ul>
  5. 5. Ciclo de Instrucción <ul><li>La función del CPU es ejecutar programas que están almacenados en memoria principal, eso se logra siguiendo los siguientes pasos: </li></ul><ul><ul><li>Cargando las instrucciones desde memoria al CPU </li></ul></ul><ul><ul><li>Decodificándolas </li></ul></ul><ul><ul><li>Ejecutándolas. </li></ul></ul><ul><li>Este ciclo se repite hasta que el programa termina </li></ul>
  6. 6. Ciclo de Instrucción
  7. 7. Ciclo de Ejecución <ul><li>Una vez que la instrucción ha sido cargada en el IR y la Unidad de Control la ha decodificado determinando las acciones a seguir, comienza el ciclo de ejecución </li></ul><ul><li>Los pasos que se siguen para realizar un ciclo de instrucción dependen del tipo de instrucción que se este procesando </li></ul><ul><li>Depende del código de operación (opcode) </li></ul>
  8. 8. Microprocesador 8085 <ul><li>MICROPROCESADOR DE 8 BITS </li></ul>
  9. 9. Cargar A CC con dato residente en Memoria <ul><li>LDA “address” </li></ul><ul><li>Esta instrucción carga el registro A con un dato almacenado en memoria. La dirección del dato es “address”. </li></ul><ul><li>T1: Bus Dirección ← IP </li></ul><ul><li>T2: IP ← IP+1 </li></ul><ul><li>T3: IR ← código de operación </li></ul><ul><li>Decodifica código de operación </li></ul><ul><li>Ejecuta la instrucción </li></ul>
  10. 10. LDA “ address ” : Fase de Ejecuci ó n <ul><li>Las microoperaciones generadas por unidad de control son: </li></ul><ul><li>T1: Bus Direcci ó n ← IP </li></ul><ul><li>T2: IP ← IP + 1 </li></ul><ul><li>T3: Z ← B2 </li></ul><ul><li>T1: Bus Direcci ó n ← IP </li></ul><ul><li>T2: IP ← IP + 1 </li></ul><ul><li>T3: W ← B3 </li></ul><ul><li>T1: Bus Direcci ó n ← WZ </li></ul><ul><li>T2 y T3: ACC ← dato </li></ul>
  11. 11. Mejora del Ciclo de Instrucci ó n <ul><li>Los primeros microprocesadores procesaban totalmente una instrucci ó n antes de continuar con la siguiente. </li></ul><ul><li>El procesador busca una instrucci ó n la decodifica y la ejecuta, luego pasa a la siguiente instrucci ó n repitiendo nuevamente el mismo proceso de b ú squeda, decodificaci ó n y ejecuci ó n. </li></ul><ul><li>Observe que se sub-utilizaba el bus entre el CPU y la memoria ya que este solo estaba ocupado en uno de los tres pasos. </li></ul>
  12. 12. Mejora del Ciclo de Instrucci ó n <ul><li>Por otra parte para los procesadores modernos, se ha desarrollado la t é cnica de tuber í as (pipelines). </li></ul><ul><li>Las tuber í as son la forma m á s com ú n de implementar procesadores hoy en d í a porque incrementan la capacidad del sistema. </li></ul><ul><li>La idea detr á s de las tuber í as es que mientras se ejecuta la primera instrucci ó n al mismo tiempo decodifica la segunda y busca la tercera. </li></ul><ul><li>De esta manera se sobrelapan los procesos. </li></ul>
  13. 13. “ Pipeline ” de M ú ltiples Etapas <ul><li>Las primeras tuber í as introducidas eran de tres etapas. </li></ul><ul><li>Estas utilizan todos los recursos del sistema pero puede ocurrir conflictos que hace que las instrucciones no sean ejecutadas hasta que lo haya sido la anterior. </li></ul><ul><li>As í el procesador puede ejecutar una instrucci ó n por ciclo y no cada 3 como era anteriormente. </li></ul>
  14. 14. “ Pipeline ” de M ú ltiples Etapas <ul><li>Sabemos que con la técnica “pipeline” el procesador puede ejecutar todos los pasos de los ciclos de instrucción en paralelo. </li></ul><ul><li>Por ejemplo, el Procesador Intel 80386 usa un ciclo de ejecución de seis etapas . </li></ul><ul><li>Las seis etapas y las partes del procesador que las ejecutan se identifican en la siguiente transparencia. </li></ul><ul><li>Para efectos de la explicación que vamos hacer asumir que cada etapa de ejecución en el procesador requiere de un solo período de reloj. </li></ul>
  15. 15. “ Pipeline ” de M ú ltiples Etapas <ul><li>Unidad de Interfase de Bus: accesa memoria y provee entrada-salida. </li></ul><ul><li>Unidad de Pre-busqueda: recibe código de máquina proporcionada por la unidad de interfase de bus y la inserta en la cola de instrucciones. </li></ul><ul><li>Unidad de decodificaci ó n de instrucciones: decodifica instrucciones de la cola de instrucciones generando microcódigo. </li></ul><ul><li>Unidad de ejecuci ó n: ejecuta el microcódigo generado por la unidad de decodificación. </li></ul><ul><li>Unidad de Segmentaci ó n: convierte direcciones lógicas a direcciones lineales. </li></ul><ul><li>Unidad de pagina: convierte direcciones lineales en direcciones físicas y mantiene una lista de las páginas recientemente accesadas. </li></ul>
  16. 16. Ciclo de Instrucci ó n “sin pipeline” <ul><li>PROCESADORES SIN TUBERIAS </li></ul>
  17. 18. Ciclo de Instrucci ó n “con pipeline” <ul><li>PROCESADORES CON TUBERIAS </li></ul>
  18. 21. Arquitectura Superescalar <ul><li>En la actualidad se desarrollan procesadores usando la tecnolog í a superescalar . </li></ul><ul><li>Un procesador superescalar tiene dos o m á s tuber í as de ejecuci ó n haciendo posible que m ú ltiples instrucciones se encuentren en la etapa de ejecuci ó n al mismo tiempo. </li></ul><ul><li>Para n tuber í as, n instrucciones pueden ejecutase durante el mismo ciclo de reloj. </li></ul><ul><li>Pentium (2 tuber í as) 2 instrucciones por ciclo. </li></ul><ul><li>Pentium Pro (3 tuber í as) 3 instrucciones por ciclo. </li></ul><ul><li>Pentium 4 ejecuta hasta 6 instrucciones por ciclo. </li></ul>
  19. 22. Ejemplo <ul><li>Introduzcamos una segunda tuber í a a la ya existente tuber í a de 6 etapas y asumamos que la etapa S4 requiere dos ciclos de reloj. </li></ul><ul><li>En el cuadro que mostraremos, las instrucciones impares entran en la tuber í a u y las pares entran en la tuber í a v. </li></ul><ul><li>Nos damos cuenta que la presencia de la segunda tuber í a elimina los ciclos de espera. </li></ul>
  20. 24. Memoria F í sica 8088 00000H FFFFFH 8 bits 1 MB
  21. 25. Memoria F í sica 8086 512KB Banco 1 512KB Banco 0 00000H 00001H FFFFEH FFFFFH 8 bits 8 bits D0 D7 D8 D15
  22. 26. Memoria F í sica 80286 8 MB Banco 1 8 MB Banco 0 000000H 000001H FFFFFEH FFFFFFH 8 bits 8 bits D0 D7 D8 D15
  23. 27. Memoria F í sica 80386 1G 1G 1G 1G 00000000 00000001 00000002 00000003 FFFFFFFC FFFFFFFD FFFFFFFE FFFFFFFF 00000004 00000005 00000006 00000007 Banco 0 Banco 1 Banco 2 Banco 3 D0 D7 D8 D15 D16 D23 D24 D31
  24. 28. MICP 8086: Arquitectura Interna <ul><li>MICROPROCESADOR DE 16 BITS. </li></ul>
  25. 29. MICP 8086: Arquitectura Interna <ul><li>Tiene dos unidades de procesamiento - Unidad de Bus - Unidad de ejecución </li></ul><ul><li>La unidad de Bus tiene una cola de instrucciones de 6 bytes. </li></ul><ul><li>La cola de instrucciones alimenta a la unidad de ejecución que es la que decodifica y ejecuta. </li></ul>
  26. 30. MICP 80286: Arquitectura Interna <ul><li>Presenta cuatro unidades de procesamieto - Unidad de Bus - Unidad de Instrucciones - Unidad de Ejecución - Unidad de Direcciones </li></ul><ul><li>Las cuatro unidades de procesamiento son independientes. </li></ul><ul><li>Este paralelismo ayuda a mejorar el rendimiento del microprocesador. </li></ul>
  1. A particular slide catching your eye?

    Clipping is a handy way to collect important slides you want to go back to later.

×