Good morning class
week2
EC305
Lecture 2: Компьютерийн бүтцийн
задаргаа болон үндсэн командын
процесс
• Компьютерийн задаргаа
• Control and Datapaths дахь ерөнхий
командын процедур
• ISA
• Control Unit үндсэн функцууд -- Rea...
Компьютерийг бүтцийн хувьд Von Newmann architecture :
1.
Процессор
2.
Санах байгууламж
3.
Оролт гаралт
4.
интерфейсүүд

Co...
Процессор нь үндсэн хэсгийн нэг бөгөөд = Datapath +
Control
Datapath нь санах байгууламжийн дээд хэсэгт
байрлах ба ж нь за...
Өгөгдлийн хэсэгт хамаарагдах нэгжүүд
•

Багц өгөгдлийн шугам
– Багц 16битийн сигнал дамжуулалтын хэсэг
– Өгөгдлийн оролтыг...
•

•

Арифметик логик хэсэг
– Оролт : (IR) ийн тэмдэгтийн өргөтгөлийн битүүд эсвэл register file н
гаралт
– Output: өгөгдл...
•

Нөхцөлд логик
– ALU ээс ирэх сигналаас хамаарч N, Z, P төрлийн сигналуудыг
тавина.
– сигналаар хяналтын хэсэгт N,Z,P си...
Өгөгдөл боловсруулалттай холбоотой бүхий л үйлдлүүдийн
гүйцэтгэл бүхий ALU хэсгийн нэгдлийг Datapath гэж ойлгоно. Энэ
нь ү...
Data Path
The data path of a
computer is all the
logic used to process
information

Filled arrow
= info to be processed.
U...
командууд
•
•

Процессорын үндсэн хэсгийн үйлдлүүд .
бүтэц
– Opcode: operation to be performed
– Operands: data/locations ...
computer science,-m instruction гэдэг нь процессорын нэг үйлдлийг хэлэх
бөгөөд энэ нь командын нэгдсэн бүтцээр тодорхойлог...
• instruction set, болон instruction set
architecture (ISA) нь өгөгдлийн төрлүүд,
командууд, регисторууд,хаяглалтын
хэлбэр...
• Machine language is built up from discrete
statements or instructions. On the processing
architecture, a given instructi...
• Some operations available in most
instruction sets include:
• moving
• computing
• affecting program flow
Some examples of "complex" instructions include:
• saving many registers on the stack at once
• moving large blocks of mem...
Time to Complete One Instruction

•

Команд тус бүрийн гүйцэтгэлийн сигналын өмнөх болон
хойд фронтын давталтын тоо. It ta...
Clocking Methodology

•

Defines when signals can be read and when they can be written

•

It is important to specify the ...
•

•

The length of the clock cycle is determined as follows:

The time necessary for the signals to reach memory element ...
Instruction Processing
FETCH instruction from mem.
DECODE instruction
EVALUATE ADDRESS
FETCH OPERANDS
EXECUTE operation
ST...
Instruction Processing: FETCH
• Idea

F

– Put next instruction in IR & increment PC D

• Steps
– Load contents of PC into...
FETCH
Control

Load PC into MAR (inc PC)

Data

CONTROL
UNIT
FETCH
Control

Load PC into MAR

Data

Read Memory

CONTROL
UNIT
FETCH
Control

Load PC into MAR

Data

Read Memory
Copy MDR into IR
CONTROL
UNIT
Instruction Processing:
DECODE
• Identify opcode

F

– In LC-3, always first four bits of instruction D
– 4-to-16 decoder ...
DECODE

Decoding usually
a part of the
Control Unit but
can be seperate

CONTROL
UNIT
Instruction Processing:
EVALUATE ADDRESS
• Compute address
– For loads and stores
– For control-flow instructions

F
D
EA
...
EVALUATE ADDRESS
Load/Store

CONTROL
UNIT
Instruction Processing: FETCH
OPERANDS
• Get source operands for operation

F
D

• Examples
– Read data from register file...
FETCH OPERANDS
ADD

CONTROL
UNIT
FETCH OPERANDS
LDR

CONTROL
UNIT
Instruction Processing:
EXECUTE
• Actually perform operation

F
D

• Examples

EA

– Send operands to ALU and assert ADD s...
EXECUTE
ADD

CONTROL
UNIT
Instruction Processing: STORE
• Write results to destination
– Register or memory

• Examples

F
D
EA

– Result of ADD is ...
STORE
ADD

CONTROL
UNIT
STORE
LDR

CONTROL
UNIT
STORE
STORE
Set MDR

CONTROL
UNIT
STORE
STORE
Set MDR
Assert “write”
CONTROL
UNIT
Outline of the Book (2)
•
•
•
•
•
•
•

CPU Structure and Function
Reduced Instruction Set Computers
Superscalar Processors...
Internet Resources
- Web site for book
• http://WilliamStallings.com/COA6e.html
– links to sites of interest
– links to si...
Internet Resources
- Web sites to look for
• WWW Computer Architecture Home Page
• CPU Info Center
• ACM Special Interest ...
Internet Resources
- Usenet News Groups
•
•
•
•

comp.arch
comp.arch.arithmetic
comp.arch.storage
comp.parallel
Upcoming SlideShare
Loading in …5
×

Ec305.2 computer architecture

821 views

Published on

Published in: Technology, Business
0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total views
821
On SlideShare
0
From Embeds
0
Number of Embeds
25
Actions
Shares
0
Downloads
8
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide
  • credential:
    bring a computer
    die photo
    wafer
    :
    This can be an hidden slide. I just want to use this to do my own planning.
    I have rearranged Culler’s lecture slides slightly and add more slides. This covers everything he covers in his first lecture (and more) but may
    We will save the fun part, “ Levels of Organization,” at the end (so student can stay awake): I will show the internal stricture of the SS10/20.
    Notes to Patterson: You may want to edit the slides in your section or add extra slides to taylor your needs.
  • Q: What if we didn’t have MDR/MAR? A: Couldn’t have bus!
  • This should probably be part of EXEC phase
  • Ec305.2 computer architecture

    1. 1. Good morning class
    2. 2. week2 EC305 Lecture 2: Компьютерийн бүтцийн задаргаа болон үндсэн командын процесс
    3. 3. • Компьютерийн задаргаа • Control and Datapaths дахь ерөнхий командын процедур • ISA • Control Unit үндсэн функцууд -- Read and Write Selects
    4. 4. Компьютерийг бүтцийн хувьд Von Newmann architecture : 1. Процессор 2. Санах байгууламж 3. Оролт гаралт 4. интерфейсүүд Connections I/O Devices Memory Processor
    5. 5. Процессор нь үндсэн хэсгийн нэг бөгөөд = Datapath + Control Datapath нь санах байгууламжийн дээд хэсэгт байрлах ба ж нь зарим тохиолдолд cache-уудаар дамжих нь бий. Түүнчлэн зарим нь санах байгууламжийг бүхэлд нь агуулдаг. Control Signals Control Unit Most processors consist of a datapath and a control unit, with a large part of the control unit dedicated to regulating the interaction between the datapath and memory. Status Signals Datapath (Processing of data according to instructions))
    6. 6. Өгөгдлийн хэсэгт хамаарагдах нэгжүүд • Багц өгөгдлийн шугам – Багц 16битийн сигнал дамжуулалтын хэсэг – Өгөгдлийн оролтыг хянах 3 төлөвт төхөөрөмжүүд буфер мультф-р • Багц өгөгдлийн шугамд сигнал байгааг тогтоох • Нэг удаа зөвхөн нэг багц 16-bit) сигнал тавигдана. • Хяналтын хэсэгт багц өгөгдлийн шугамд ямар сигнал дамжихийг шийднэ. – Өгөгдлийг унших хэсэг үүнд хяналтын хэсэгт өгөгдөл бичих зөвшөөрөл тавигдсан тохиолдолд регисторууд өгөгдлийг уншина.
    7. 7. • • Арифметик логик хэсэг – Оролт : (IR) ийн тэмдэгтийн өргөтгөлийн битүүд эсвэл register file н гаралт – Output: өгөгдлийн багц ; used by… • Нөхцөлд тэмдэгтийн регисторууд • Өгөгдлийн регистор • Санах байгууламж болон оролт гаралтын регисторууд Өгөгдлийн регистор – Өгөгдөл унших хоёр хаяглалт, нэг өгөгдөл бичих хаяглалт (тус бүр нь 3 bits) – Оролт : өгөгдлийн багцаас 16 битийн сигнал • ALU-н үйлдлийн үр дүн эсвэл санах ой (I/O) д уншигдсан сигнал – Гаралт : 16-битийн хоёр сигналын гаралт • Гаралт нь ALU, санах ойн хаягт • ALU хэсэгт дуудагдах командуудыг дамжуулна.
    8. 8. • Нөхцөлд логик – ALU ээс ирэх сигналаас хамаарч N, Z, P төрлийн сигналуудыг тавина. – сигналаар хяналтын хэсэгт N,Z,P сигнал ирснээр регисторууд уншигдана. • Хяналтын хэсэг – Уншигдах команд бүрийн төлөв нь дараах нөхцөлийг тогтооно үүнд : • Өгөгдлийн шугам ? • Өгөгдөл унших регистор ? • ALU д ямар үйлдэл хэрэгжих ? Lets Look at Instruction Processing next..
    9. 9. Өгөгдөл боловсруулалттай холбоотой бүхий л үйлдлүүдийн гүйцэтгэл бүхий ALU хэсгийн нэгдлийг Datapath гэж ойлгоно. Энэ нь үндсэн дараах хэсгүүдээс тогтдог: • Data Memory • Register File Data Memory • ALU Memory Interface (Buses + Regs) Datapath Нэгж хугацаанд процессорт хэрэгжигдэх өгөгдөл түүгээр дамжих өгөгдөл тэдгээрийн төлөвт болон үр дүнгийн элементүүдийн нэгдлийг өгөгдлийн багц гэнэ. Register File ALU O/P Reg.
    10. 10. Data Path The data path of a computer is all the logic used to process information Filled arrow = info to be processed. Unfilled arrow = control signal. CONTROL UNIT
    11. 11. командууд • • Процессорын үндсэн хэсгийн үйлдлүүд . бүтэц – Opcode: operation to be performed – Operands: data/locations to be used for operation • Encoded as a sequence of bits (just like data!) – Sometimes have a fixed length (e.g., 16 or 32 bits) – Atomic: operation is either executed completely, or not at all
    12. 12. computer science,-m instruction гэдэг нь процессорын нэг үйлдлийг хэлэх бөгөөд энэ нь командын нэгдсэн бүтцээр тодорхойлогдоно. Өргөн утгаар тодорхойлбол bytecode бүхий гүйцэтгэгдэх програмын элементүүд бүрийн тайлбар code. Харин командын нэгдэл нь процессор эсвэл virtual machine, interpreter зэргийн гүйцэтгэх бүхий л командуудын жагсаалт юм. Компьютерийн командуудад нь : • Arithmetic үйлдлийн : add and subtract • Logic үйлдлийн : and, or, and not • Өгөгдлийн move, input, output, load, and store • Control flow буюу хяналтын сигналын goto, if ... goto, call, and return.
    13. 13. • instruction set, болон instruction set architecture (ISA) нь өгөгдлийн төрлүүд, командууд, регисторууд,хаяглалтын хэлбэрүүд, санах ойн бүтэц, тасалдалт зэрэг болон гадаад өргөтгөлийн шийдэл зэрэг програмтай холбоотой компьютерийн бүтцийн нэг хэсэг юм.
    14. 14. • Machine language is built up from discrete statements or instructions. On the processing architecture, a given instruction may specify: • Particular registers for arithmetic, addressing, or control functions • Particular memory locations or offsets • Particular addressing modes used to interpret the operands • More complex operations are built up by combining these simple instructions, which (in a von Neumann machine) are executed sequentially, or as otherwise directed by control flow instructions.
    15. 15. • Some operations available in most instruction sets include: • moving • computing • affecting program flow
    16. 16. Some examples of "complex" instructions include: • saving many registers on the stack at once • moving large blocks of memory • complex and/or floating-point arithmetic (sine, cosine, square root, etc.) • performing an atomic test-and-set instruction • instructions that combine ALU with an operand from memory rather than a register
    17. 17. Time to Complete One Instruction • Команд тус бүрийн гүйцэтгэлийн сигналын өмнөх болон хойд фронтын давталтын тоо. It takes fixed number of clock ticks (repetition of rising or falling edge) to execute each instruction  Сигнал хоорондын нэг гүйцэтгэлийн үе хоорондыг clock cycle  Тиймээс командын гүйцэтгэл бүр нэгж clock cycle-р хэмжигдэнэ • нэгж командын сигналын өмнөх фронтын фазын дарааллыг нэг clock • So what determines the time between ticks i.e. the length of the clock cycle?
    18. 18. Clocking Methodology • Defines when signals can be read and when they can be written • It is important to specify the timing of reads and writes because, if a value is written at the same time it is read, the value of read could be old, new or mix of both • All values are stored on clock edge (edge-triggered) i.e. within a defined interval of time (length of the clock cycle) • In a processor, since only memory elements can store values this means that  Any collection of combinational logic must have its inputs coming from a set of memory elements and its outputs written into a set of memory elements
    19. 19. • • The length of the clock cycle is determined as follows: The time necessary for the signals to reach memory element 2 defines the length of the clock cycle  i.e. minimum clock cycle time must be at least as great as the maximum propagation delay of the circuit
    20. 20. Instruction Processing FETCH instruction from mem. DECODE instruction EVALUATE ADDRESS FETCH OPERANDS EXECUTE operation STORE result
    21. 21. Instruction Processing: FETCH • Idea F – Put next instruction in IR & increment PC D • Steps – Load contents of PC into MAR – Increment PC – Send “read” signal to memory – Read contents of MDR, store in IR EA OP EX S
    22. 22. FETCH Control Load PC into MAR (inc PC) Data CONTROL UNIT
    23. 23. FETCH Control Load PC into MAR Data Read Memory CONTROL UNIT
    24. 24. FETCH Control Load PC into MAR Data Read Memory Copy MDR into IR CONTROL UNIT
    25. 25. Instruction Processing: DECODE • Identify opcode F – In LC-3, always first four bits of instruction D – 4-to-16 decoder asserts control line EA corresponding to desired opcode OP • Identify operands from the remaining bits EX – Depends on opcode S e.g., for LDR, last six bits give offset e.g., for ADD, last three bits name source
    26. 26. DECODE Decoding usually a part of the Control Unit but can be seperate CONTROL UNIT
    27. 27. Instruction Processing: EVALUATE ADDRESS • Compute address – For loads and stores – For control-flow instructions F D EA • Examples – Add offset to base register (as in LDR) – Add offset to PC (as in LD and BR) OP EX S
    28. 28. EVALUATE ADDRESS Load/Store CONTROL UNIT
    29. 29. Instruction Processing: FETCH OPERANDS • Get source operands for operation F D • Examples – Read data from register file (ADD) – Load data from memory (LDR) EA OP EX S
    30. 30. FETCH OPERANDS ADD CONTROL UNIT
    31. 31. FETCH OPERANDS LDR CONTROL UNIT
    32. 32. Instruction Processing: EXECUTE • Actually perform operation F D • Examples EA – Send operands to ALU and assert ADD signal – Do nothing (e.g., for loads and stores) OP EX S
    33. 33. EXECUTE ADD CONTROL UNIT
    34. 34. Instruction Processing: STORE • Write results to destination – Register or memory • Examples F D EA – Result of ADD is placed in destination reg.OP – Result of load instruction placed in destination EX reg. – For store instruction, place data in memory • Set MDR • Assert WRITE signal to memory S
    35. 35. STORE ADD CONTROL UNIT
    36. 36. STORE LDR CONTROL UNIT
    37. 37. STORE STORE Set MDR CONTROL UNIT
    38. 38. STORE STORE Set MDR Assert “write” CONTROL UNIT
    39. 39. Outline of the Book (2) • • • • • • • CPU Structure and Function Reduced Instruction Set Computers Superscalar Processors Control Unit Operation Microprogrammed Control Multiprocessors and Vector Processing Digital Logic (Appendix)
    40. 40. Internet Resources - Web site for book • http://WilliamStallings.com/COA6e.html – links to sites of interest – links to sites for courses that use the book – errata list for book – information on other books by W. Stallings • http://WilliamStallings.com/StudentSupport .html – Math – How-to – Research resources
    41. 41. Internet Resources - Web sites to look for • WWW Computer Architecture Home Page • CPU Info Center • ACM Special Interest Group on Computer Architecture • IEEE Technical Committee on Computer Architecture • Intel Technology Journal • Manufacturer’s sites – Intel, IBM, etc.
    42. 42. Internet Resources - Usenet News Groups • • • • comp.arch comp.arch.arithmetic comp.arch.storage comp.parallel

    ×