CCIIRRCCUUIITTOOSSLLÓÓGGIICCOOSSCCOOMMBBIINNAACCIIOONNAALLEESS
65CAPITULO VICIRCUITOS LOGICOS COMBINACIONALESINTRODUCCIÓNUn circuito combinacional consiste en compuertas lógicas cuyas s...
66Codificador decimal a BCD.Este codificador convierte una entrada decimal a BCD.123456789CodificadordecimalaBCD+VccABCD+V...
67Otras aplicaciones.Implementación de funciones booleanas empleando decodificadores.Un decodificador de 2 a 4 líneas pued...
68DecodificadorBCDadecimal+VccABCD+VccFig. 6.7 decodificador BCD a decimal.Observar que este decodificador tiene sus salid...
69e1e2SalidaSeleccióne3Multiplexor4 X 1e4Fig. 6.8 Diagrama a bloques de un multiplexor 4 x 1.Multiplexor 8 x 1.1234567Mult...
70SelecciónDemultiplexorSalidao1o2o3o4Fig. 6.10 Diagrama a bloques de un demultiplexor.Demultiplexor 8 x 1.Demux3 X 8+VccG...
71CIRCUITO COMPARADORUn circuito comparador es aquel que compara la magnitud de dos valores binarios,indicándonos mediante...
72A BSCFig. 6.14 Diagrama lógico del medio sumador.A B S C0011010101100001Tabla 6.1 Tabla de verdad del medio sumador.Suma...
73A B CINSCOUTFig. 6.16 Diagrama lógico de un sumador completo.A B Cin S Cout0000111100110011010101010110100100010111Tabla...
74SumadorcompletoA2B2MediosumadorA1B1SumadorcompletoA3B3SumadorcompletoA4B42C21C13C34C4Fig. 6.17 Diagrama a bloques de un ...
75A1A2A3A4B1Sumadorcompletode4 bits+VccB2B3B421C0C134Fig. 6.18 Diagrama lógico de un sumador completo de 4 bits (74LS83A)....
76A BSCFig. 6.20 Diagrama lógico de un medio restador.A B S C0011010101100100Tabla 6.3 Tabla de verdad del medio restador....
77A B CINSCOUTFig. 6.22 Diagrama lógico del restador completo.A B Cin S Cout0000111100110011010101010110100101110001Tabla ...
78Sumador / Restadorde4 bits+VccA1A2A3A4B1B2B3B4Selector de suma o resta2CoC4341Fig. 6.23 Diagrama del sumador/restador de...
Upcoming SlideShare
Loading in...5
×

09 sd capitulo vii circuitos logicos combinacionales

779

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
779
On Slideshare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
29
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

Transcript of "09 sd capitulo vii circuitos logicos combinacionales"

  1. 1. CCIIRRCCUUIITTOOSSLLÓÓGGIICCOOSSCCOOMMBBIINNAACCIIOONNAALLEESS
  2. 2. 65CAPITULO VICIRCUITOS LOGICOS COMBINACIONALESINTRODUCCIÓNUn circuito combinacional consiste en compuertas lógicas cuyas salidas se determinandirectamente en cualquier momento de la combinación presente de entradas sin tener en cuentalas entradas anteriores. Un circuito combinacional realiza una operación de procesamiento deinformación especifica completamente lógica por medio un conjunto de funciones de Boole.Un circuito combinacional consiste en variables de entrada, compuertas lógicas y variablesde salida. Las compuertas lógicas aceptan señales en las entradas y generan señales en lassalidas, este proceso transforma información binaria de datos de entrada dados a datos de salidarequeridos, los datos de salida y de entrada se representan por medio de señales binarias, esdecir, existen dos valores posibles (uno lógico y cero lógico).En un circuito combinacional, para “n” variables de entrada, hay 2ncombinaciones posiblesde valores de entrada binaria, para cada combinación de entrada posible hay una y solo unacombinación de salida posible. Un circuito combinacional puede describirse por “m” funciones deBoole, una para cada variable de salida, cada función de salida se expresa en términos de “n”variables de entrada.Circuitológicocombinacional“m” variablesde salida“n” variablesde entradaFig. 6.1 Diagrama a bloques de un circuito combinacional.CODIFICADORESDefinición:Un codificador es una función digital que produce una operación inversa a la deldecodificador. Un codificador digital que tiene 2n(o menos) líneas de entrada y “n” líneas de salida,las líneas de salida generan el código binario para las 2nvariables de entrada.Se puede decir también que un codificador es un circuito que nos convierte información nobinaria (números, letras, caracteres, etc.) a un código binario.0123xyz4Codificador567Fig. 6.2 Diagrama a bloques de un codificador
  3. 3. 66Codificador decimal a BCD.Este codificador convierte una entrada decimal a BCD.123456789CodificadordecimalaBCD+VccABCD+VccFig. 6.3 Codificador decimal a BCD.Las entradas y salidas de este codificador son activas bajas.Un C.I. que realiza esta acción es el 74LS147.DECODIFICADORESDefinición:El decodificador es un circuito combinacional que convierte la información binaria de “n”línea de entrada a un máximo de 2nlíneas de salida. Si la información decodificada de “n” bits tienecombinaciones no usadas o de no importa, la salida del decodificador tendrá menos de 2nsalidas.En otras palabras un decodificador nos convierte información binaria a información nobinaria (letras, símbolos, caracteres, etc).Decodificador3 X 801234567xyzFig. 6.4 Diagrama a bloques de un decodificador 3 x 8.
  4. 4. 67Otras aplicaciones.Implementación de funciones booleanas empleando decodificadores.Un decodificador de 2 a 4 líneas puede generar los cuatro productos de términos normalesde una función de dos variables. De manera parecida, un decodificador de 3 a 8 líneas y uno de 4a 16 líneas pueden generar, respectivamente, los ocho y dieciséis términos de productos normalesde una función de tres variables.Implementación de la función F = x’y’z’ + x’y’z + xy’z + xyz’Decodificador3 X 801234567xyzFFig. 6.5 Diagrama lógico de la función F.Decodificador BCD a 7 segmentos.Este circuito combinacional nos convierte el código BCD a salida siete segmentos, que esla que se emplea en los displays.DecodificadorBCDa7 segmentosabcdefgABCD+VccFig. 6.6 Decodificador BCD a 7 segmentos.Un decodificador BCD a 7 segmentos puede ser el C.I. 74LS47 (para display de ánodocomún) o el C.I. 74LS48 (para display de cátodo común).Decodificador BCD a decimal.Este decodificador nos convierte una entrada BCD a un valor decimal posicional.
  5. 5. 68DecodificadorBCDadecimal+VccABCD+VccFig. 6.7 decodificador BCD a decimal.Observar que este decodificador tiene sus salidas activas bajos, por esta razón los diodosemisores de luz (LED) se encuentran conectados por sus ánodos a + Vcc.MULTIPLEXORESDefinición:Un multiplexor (MUX) digital es un circuito combinacional que selecciona informaciónbinaria de una de muchas líneas de entrada para dirigirla a una sola línea de salida. La selecciónde una línea de entrada en particular es controlada por un conjunto de líneas de selección.Normalmente hay 2nlíneas de entrada y “n” líneas de selección cuyas combinaciones de bitsdeterminan cual entrada se selecciona.
  6. 6. 69e1e2SalidaSeleccióne3Multiplexor4 X 1e4Fig. 6.8 Diagrama a bloques de un multiplexor 4 x 1.Multiplexor 8 x 1.1234567Multiplexor8 X 1Lineas deselección+VccYWSGND+Vcc0C B AFig. 6.9 Diagrama de un multiplexor de 8 x 1.Este diagrama corresponde al C.I. 74LS151, el cual es un multiplexor/selector de datos de8 líneas a 1.Las entradas son de D0 a D7, A, B y C son las líneas de selección, Y es la salida normal,W es la salida complementada, S es el strobe del multiplexor.DEMULTIPLEXORESDefinición:Un demultiplexor (DEMUX) es un circuito que recibe información por una sola línea ytransmite esta información en una de las 2nlíneas posibles de salida. La selección de una línea desalida especifica se controla por los valores de los bits de “n” líneas de selección.
  7. 7. 70SelecciónDemultiplexorSalidao1o2o3o4Fig. 6.10 Diagrama a bloques de un demultiplexor.Demultiplexor 8 x 1.Demux3 X 8+VccG1GAGBGND+VccY1Y2Y3Y4Y5Y6Y7Y0Lineas deselecciónEntradaC B AFig. 6.11 Diagrama de un demultiplexor de 8 x 3.Este diagrama corresponde al C.I. 74LS138, el cual es un decodificador/demultiplexor de 3líneas a 8.Sus salidas son activo bajo, GA y GB son el enable (habilitar) del multiplexor, G1 es laentrada, A, B y C son las líneas de selección, y de Y0 a Y7 son las salidas.
  8. 8. 71CIRCUITO COMPARADORUn circuito comparador es aquel que compara la magnitud de dos valores binarios,indicándonos mediante una de sus salidas si ambos valores son iguales o uno es mayor conrespecto al otro.A0A1A2A3A > BA = BA < BB0Comparadordemagnitudde4 bits+VccB1B2B3SalidasFig. 6.12 Diagrama del comparador de magnitud de 4 bits (74LS85).SUMADORES BINARIOSMedio sumador.Un medio sumador es un circuito combinacional que consta de dos entradas y dos salidas.MediosumadorSCABFig. 6.13 Diagrama a bloques de un medio sumador.Un medio sumador nos realiza la suma de dos bits (A, B), nos entrega el resultado de lasuma (S) y nos da el acarreo de la suma (C).
  9. 9. 72A BSCFig. 6.14 Diagrama lógico del medio sumador.A B S C0011010101100001Tabla 6.1 Tabla de verdad del medio sumador.Sumador completo.Un sumador completo tiene tres entradas y dos salidas.SumadorcompletoSCOUTABCINFig. 6.15 Diagrama a bloques de un sumador completo.Un sumador completo nos realiza la suma de dos números binarios (A, B) y el acarreo deentrada (CIN), nos entrega el resultado de la suma (S) y nos da el acarreo de la suma (COUT).
  10. 10. 73A B CINSCOUTFig. 6.16 Diagrama lógico de un sumador completo.A B Cin S Cout0000111100110011010101010110100100010111Tabla 6.2 Tabla de verdad del sumador completo.Sumador completo de 4 bits.Se puede implementar un sumador completo de 4 bits empleando un medio sumador y tressumadores completos.
  11. 11. 74SumadorcompletoA2B2MediosumadorA1B1SumadorcompletoA3B3SumadorcompletoA4B42C21C13C34C4Fig. 6.17 Diagrama a bloques de un sumador de 4 bits.donde:(A4 A3 A2 A1) y (B4 B3 B2 B1) son los números binarios de 4 bits a sumar.C4 es el acarreo de salida de la suma.∑4 ∑3 ∑2 ∑1 son el resultado de la suma.
  12. 12. 75A1A2A3A4B1Sumadorcompletode4 bits+VccB2B3B421C0C134Fig. 6.18 Diagrama lógico de un sumador completo de 4 bits (74LS83A).También se dispone de un circuito combinacional que realiza la suma de dos númerosbinarios de 4 bits, que es el C.I. 74LS83A.RESTADORES BINARIOSMedio restador.Un medio restador es un circuito combinacional que tiene solamente dos entradas y dossalidas.MediorestadorSCABFig. 6.19 Diagrama a bloques de un medio restador.
  13. 13. 76A BSCFig. 6.20 Diagrama lógico de un medio restador.A B S C0011010101100100Tabla 6.3 Tabla de verdad del medio restador.Restador completo.Un restador completo es un circuito combinacional que tiene tres entradas y dos salidas.RestadorcompletoSCOUTABCINFig. 6.21 Diagrama a bloques de un restador completo.
  14. 14. 77A B CINSCOUTFig. 6.22 Diagrama lógico del restador completo.A B Cin S Cout0000111100110011010101010110100101110001Tabla 6.4 Tabla de verdad del restador completo.SUMADOR/RESTADOR DE 4 BITS.El circuito sumador/restador de 4 bits esta constituido de un sumador completo de 4 bits(74LS83A) y 5 compuertas XOR.La selección de función del circuito (suma o resta), se realiza con el interruptor etiquetadocon el nombre de selector de suma o resta (0 = suma, 1 = resta)
  15. 15. 78Sumador / Restadorde4 bits+VccA1A2A3A4B1B2B3B4Selector de suma o resta2CoC4341Fig. 6.23 Diagrama del sumador/restador de 4 bits.

×