• Share
  • Email
  • Embed
  • Like
  • Save
  • Private Content
Ed 2970-1100
 

Ed 2970-1100

on

  • 580 views

 

Statistics

Views

Total Views
580
Views on SlideShare
580
Embed Views
0

Actions

Likes
0
Downloads
19
Comments
0

0 Embeds 0

No embeds

Accessibility

Categories

Upload Details

Uploaded via as Adobe PDF

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

    Ed 2970-1100 Ed 2970-1100 Document Transcript

    • SISTEMA DETREINAMENTO EM ED-2970 COMUNICAÇÃO DIGITALManual de Experiências
    • PREFÁCIOEste manual descreve como mostra o sistema de experimentos, e fornece os princípios e os métodos a nível deestudantes cujo o interesse é mais prático do que teórico. Tem-se ampla aplicação para os professores projetaremvários experimentos que os estudantes necessitam. ÍNDICE1. Comunicação Digital ............................................................................................................................... 032. Experimentos Iniciais ............................................................................................................................. 04 Experiência 1. Introdução a Sinalização Digital ........................................................................................ 05 Experiência 2. Procedimentos com Ruídos no Sistema Digital ................................................................ 11 Experiência 3. Regeneração do Clock (NRZ DATA) ................................................................................. 14 Experiência 4. Chaveamento Deslocador de Amplitude (ASK) ................................................................. 213. Experimentos Usando o Sistema Completo .......................................................................................... 28 Experiência 5. Regeneração do Clock 2 (código bifásico) ........................................................................ 29 Experiência 6. Chaveamento Deslocador de Frequência (FSK) ................................................................ 33 Experiência 7. Chaveamento Deslocador de Fase (PSK) ......................................................................... 39 Experiência 8. Técnicas de Ajuda para a Demodulação do PSK/DSBSC ................................................. 42 Experiência 9. Geração de Sinais QPSK ................................................................................................. 49 Experiência 10. Recepção de Sinais QPSK ............................................................................................. 534. Aplicações e Sujestões .......................................................................................................................... 57 4.1 Circuitos de Comunicação ................................................................................................................. 57 4.2 Quantização do Ruído e Superposição .............................................................................................. 58APÊNDICEA. Nomes dos Grupos de Bits ....................................................................................................................... 61B. Correção de Erro no ED-2970 ................................................................................................................... 61C. Discriminação da Fase de Saída .............................................................................................................. 64 1
    • Equipamentos NecessáriosSegue abaixo as tabelas que incluem os equipamentos necessários no kit ED-2970, e também o que é necessáriopara realizar os experimentos contidos no manual. Talvez note que o módulo do filtro passa baixa e o módulo deáudio não são usados nos experimentos formalmente descritos. A aplicação 2 do capítulo 4 geralmente indicarácomo eles devem ser usados; eles terão uma ampla aplicação e serão inclusos nas demonstrações ou paraentendimento melhor para as necessidades particulares dos estudantes.MÓDULOS EXPERIMENTAIS: Módulo Quantidade Nº DescriçãoEQUIPAMENTOS NECESSÁRIOS (OPCIONAIS): Necessário no Experimento Equipamentos Segue os itens auxiliares que são necessário para os experimentos. 1- Gerador de Função 2- Osciloscópio, 2 canais, acopla mento DC 3- VoltímetroACESSÓRIOS: Descrição Qtd. Descrição Qtd. Resistor 2kΩ Cabo Vermelho Capacitor 1nF Cabo Amarelo Diodo Zener Cabo Branco Rede de Trabalho A Cabo Azul Rede de Trabalho B Cabo Preto2
    • 1. COMUNICAÇÃO DIGITALO que é Comunicação Digital, e por que é usada?Vamos iniciar olhando o que significa “digital” e “comunicação”.COMUNICAÇÃO é simplesmente o envio de informação de um lugar para outro portanto este pode ser usado porquem quer que seja (por qualquer) este receptor, e torna-se essencial para a vida de um ser humano normal.Informações são abstratas, mas devem ser representadas por uma forma física, chamada de SINAL.Exemplos de itens de informações e algumas formas possíveis de sinais são relatadas abaixo: Exemplos de Informações Sinais Mensagem Falada som da voz (onda de pressão de ar) Fotografia fax sinal elétrico ou ondas de rádio Quantidade de dinheiro em uma conta de banco contas bancárias por escrito Comandos enviados por satélite ondas de rádio Programa por Computador marcas magnéticas no discoDADOS são, simplesmente em outras palavras usados com o mesmo significado que informação. Este é usadocom mais restrição para coisas que devem ser expressas em números ou letras mas agora a extensão do significadoé adequada para o entendimento, devido algumas informações (como nós poderemos ver) podem ser expressasem números.DIGITAL significa “relacionado com dígitos”, e dígitos são partes elementares que compõe os números. Mas acomunicação digital implica que a informação é de qualquer maneira expressa em termos de números ou dígitos.Este usualmente envolve algumas complicações e despesas, deste modo este é o valor encontrado o qual nósdevemo-nos preocupar com isto. A primeira complicação é que a comunicação digital sempre necessita de algumprocesso de codificação e decodificação. Que é para falar, alguma afinidade na organização (o código) deve serestabelecida entre cada item de informação a ser transmitido, e o grupo de dígitos que enviará o sinal pararepresentar isto. O código deve ser mudado desta maneira, quando os dígitos são recebidos, eles habilitam oreceptor para decodificar as informações. Ou seja, encontrar a origem dos dígitos (usando a régua de códigos), equais as informações que ele tem.Algumas das formas de comunicação a longa distância muito fáceis são finalmente relatadas para comunicaçãodigital, e são inventadas devido ao método direto não ter mais a possibilidade de uma distância superior anecessária.O exemplo de batidas no tambor em uma floresta, os pontos e toques do código Morse, e o semáforo (cada letrarepresenta dois ramos de posições, cada uma tem a possibilidade de selecionar 5 posições) são exemplos de códigode comunicações que podem ser facilmente relatados para o código de números, mesmo que eles nãocompreendam estes termos. Fig. 1.1 Exemplo de Sinal Distorcido 3
    • Na prática moderna o encremento possível e uma técnica digital barata encorajam o uso deste equipamento. Maseste tem outro fator importante, ele relata o modo que na prática o sinal tende a ser deformado. Deformado significadanificar algo por alguns instantes, tendo sua forma de onda distorcida ou tendo outro sinal desnecessário semisturando com ele. Qualquer um que usou uma linha telefônica errada, ouviu uma estação de rádio fraca ousimplesmente tentou falar com alguém em local com ruídos, tente uma idéia de como é um sinal distorcido.Uma vantagem especial da comunicação digital é que esta segue um sinal que estaria distorcido ser regeneradocom a remoção da distorção. É claro, que não tem mágica na comunicação digital que habilita todos os sinais digitaisserem restaurados para o estado sem distorção. Se o sinal está ruim o suficiente para distorce-lo talvez estejamisturado com outros sinais. A figura 1 mostra a palavra CAT com a primeira letra distorcida.Se você esta perguntando qual a mensagem, olhe o terceiro exemplo você igualar à palavra FAT ou GAT ou PAT.Mas o ponto é que , olhando o segundo exemplo, você nota que a palavra é CAT, e o “C” aparece mais limpo e commenos distorção do que o outro exemplo.Do mesmo modo, em comunicação digital temos sempre um limite que o sinal é distorcido, em vez de regenerarcorretamente, é formado dentro de diferentes sinais fornecem informações erradas. Mas temos técnicas parareduzir os níveis para baixo fazendo com que provavelmente aconteça. Estas técnicas, são baseadas eminformações redundantes, será observada nestes experimentos.Note que você pode reconhecer alguma parte distorcida do “C” como “C”, e pode copiar este como o “C” limpo,somente porque você conhece (ou supõe) que esta é a letra que você esta tentando ler, tem definido um conjuntode letras perto do “C” em questão.2. EXPERIMENTOS INICIAISInício do ExperimentoTodos os módulos do ED-2970 necessitam de uma fonte de alimentação quando usado. A única exceção é o CircuitoSintonizador, U-2970L.A alimentação é obtida conectando o cabo de alimentação do U-2970M na tomada e logo após conectando os cabosde cada módulo nos soquetes do U-2970M, figura 2-1. Essa conexão na fonte não é mostrada em cada diagramade conexão dos experimentos, devido estas serem padrão.Conexão dos sinais são feitas através de um cabo com plug de 2mm que acompanham o equipamento.A fonte de alimentação deve ser ligada na rede elétrica e logo após liga-se a chave selecionando-a para a posiçãoON.NOTA: é muito importante lembrar que os controles da Gerador de Dados (U-2970F) e o módulo de Recuperação (U-2970G) ocasionalmente necessitará de reajuste para o desempenho de diferentes exercícios. Fig. 2-1 MÓDULO U-2970M: FONTE DE ALIMENTAÇÃO 4
    • Experiência 1: Introdução a Sinalização DigitalEquipamentos NecessáriosU-2970A Gerador de DadosU-2970H Receptor de DadosU-2970K Módulo de ÁudioU-2970M Fonte de AlimentaçãoU-2970N Conjunto Cabos de AlimentaçãoGerador de FunçãoOsciloscópio de 2 canaisObjetivosMostrar como representar os dados através de “palavras de dados” que podem ser enviadas como dígito contínuo,um bit por vez e reconstruindo a distância do receptor.Mostrar que os sinais analógicos podem ser convertidos em palavras de dados e envia através deste processo.Mostrar que a comunicação (por exemplo entre telefones) pode ser inteligente deste modo.IntroduçãoNa sequência estudar que nós aprenderemos o significado através de dígitos contínuo e muitas palavras associadacom estes dígitos, nós devemos construir um sistema digital, parte por parte. Nós devemos estudar cada estágiousando sinais simples.Quando este é todo trabalhado , nós devemos ver que o sistema pode transmitir sinais de audio.Método1.Estabelecendo a Gerador de Dados Conecte o módulo de Gerador de Dados U-2970A na fonte de alimentação U-2970M e veja se a fonte de alimen tação está ligada. (Esta é necessária para todos os módulos exceto o L, e não será mencionado novamente). Faça as conexões e selecione as duas chaves como mostra a figura 2-2. OSCILOSCÓPIO Fig. 2-2 Sinais de Clock, Bit, e WordSelecione o osciloscópio como segue:CH1 e CH2 acoplamento DC; 5V/divisãoBase de Tempo: 10ms por divisão gatilhado externamente pelo +VE indo para extremidade. 5
    • O osciloscópio deve produzir na tela uma indicação como a da figura 2-2. Ajuste-o se necessário até que isto ocorra.O traço Y1 mostra o o BIT de CLOCK que determina a razão que os sinais serão gerados. (Nós devemos ver osinal neste momento). O menor traço do sinal de bit será mostrado e o clock recomeça depois do tempo de 8 bits.Este é chamado de WORD CLOCK e marcas para iniciar o grupo de 8 bits chamado de WORD. (As pessoas podemusar outros nomes, mostrados no APÊNDICE A).Selecione a chave CH2 do osciloscópio para baixo e conecte no soquete “Dados NRZ”, figura 2-3. O traço de CH2pode simplesmente mostrar neste estágio uma linha reta. OSCILOSCÓPIO Fig. 2-3 Sinal dos Dados NRZTemos uma fileira de chaves “push button” pretas no módulo. Cada chave controla um bit do sinal que será enviado.O bit, ou o dígito binário são sinais que podem estar em dois estados, convencionalmente chamados de 0 ou 1.Pressionando a chave mudará o estados destes bits, indicado por uma pequena lâmpada que acende para “1” eapaga para “0”.Use as chaves para para ativar um exemplo 01001100. Note que com as chaves pressionadas, as formas de ondado CH2 mudam. A forma de onda do CH2 é uma forma simples do sinal digital no qual o fluxo de bit é enviado, umapós o outro. A palavra é montada nas “push buttons” que apresenta todos os 8 bits de uma palavra por vez, “emparalelo”. Elas são aplicadas para converter “paralelo em serial”. Estes enviam cada bit de entrada em direção asaída “Dados NRZ”, temporizada pelo bit de clock.2. Enviando um sinal analógico e digitalizando-o: Na sequência envie um sinal analógico este deve ser primeiro convertido na forma digital. A Gerador de Dados tem um conversor analógico-digital (ADC) no próprio módulo. Selecione o ADC, usando a parte inferior do canto esquerdo do módulo, fig.2-4. 6
    • Gerador de Função Fig. 2-4 Entrada Analógica para Sistema DigitalOs bits do sinal não são agora determinada pelo “push button”, e sim pela tensão no soquete de entrada analógica.Neste momento este esta desconectado. Use o potenciômetro pequeno para ajustar a palavra de dados para10000000.Agora nós conectaremos o gerador de função (fig 2-4) para fornecer um sinal analógico. Selecione o gerador defunção para o procedimento:-onda triangular-4 Vpp-0.01HzConecte o gerador de função para entrada analógica e terminal terra. A conduta da palavra de dados deve ser agorareconhecido como contador binário (ao contrário do final da rampa da entrada do triângulo). Isto devido a entradado sinal analógico mudar, o ADC correspondente gerar números binários. A saída de dados NRZ variar de acordo.A figura 2-5 mostra parte da sequência dos números binários. Note agora a sequência de números binários na tabela ao lado. Fig. 2-5 Parte da Sequência dos Números Binários 7
    • 3.Recebendo Palavras Digitais Adicionando o Módulo Receptor de Dados, U-2970H, e colocando este a direita da Gerador de Dados e conectando os dois juntos, selecione as duas chaves no Receptor de Dados como na fig.2-6. Fig. 2-6 Receptor de DadosSe tudo estiver correto, a lâmpada de recepção de dados do Módulo Receptor de Dados deve agora mostrar o mesmoexemplo que nós estamos enviando da Fonte. Mesmo alterando a frequência do sinal de entrada ele continua a seraplicado. Tente aumentá-la(mas não aumente a tensão de entrada acima de 5Vpp).4.Obtendo Saída Analógica Se a saída for apresentada para um dispositivo analógico (como é comum), a palavra (word) recebida é processada pelo conversor digital-analógico (DAC). O DAC é permanentemente conectada no Módulo Receptor U-2970H. Conecte o osciloscópio da seguinte maneira: -CH1 na entrada analógica da Gerador de Dados -CH2 na saída analógica do Receptor de Dados -Trigger no gerador de função (é ideal conectar na saída auxiliar TTL da onda quadrada)A Base de Tempo precisará ajustar para igualar a frequência do gerador de função. Se o anterior for de 100Hz, abase de tempo deve ser de 20ms por divisão, para este instante.Nós agora temos um sistema simples de comunicação digital que aceitará um sinal de entrada analógico,convertendo-o para um fluxo de dígitos para transmissão, enviando para uma localização remota, e produz umasaída analógica que é uma cópia boa da entrada original. Nós podemos usá-la para enviar um sinal telefônico.5.Operando o Módulo de Áudio U-2970K O Módulo Áudio U-2970K pode trabalhar ou com um microfone (recebendo som e enviando sinal elétrico), ou como alto-falante (recebendo um sinal elétrico e enviando o som). Conecte os terminais de entrada do módulo de Áudio no gerador de função e selecione a chave deste para alto-falante (não esqueça de conectar a fonte de alimentação). Provavelmente o primeiro som você não ouvirá muito bem. Aumente a frequência do gerador de função para 600Hz e ajuste no módulo o controle de nível. O som, agora, deve ser ouvido claramente.6.Completando o Canal Digital de Áudio O gerador de função está ligado no alto falante através de um par de fios cuja a função é de gravar nos terminais de entrada do alto falante a tensão apresentada no terminal de saída do gerador. Mas esta função deve ser feita 8
    • pelo sistema criado pelos módulos Receptor de Dados e Gerador de Dados.Sem destruir as conexões entre os módulos da Gerador de Dados e Receptor de Dados, desconecte a ligação entreo auto falante e substitua a ligação de dados digitais como mostra a figura 2-7. Se for feita corretamente, e a condutado alto falante deve ser como a anterior.Este mostra que o sinal de áudio pode ser enviado através dos módulos Gerador de Dados e Receptor de Dados.Mas por que a contradição, você pode perguntar, quando o mesmo par de fios fará o mesmo? Esta pergunta serádiscutida no Experimento 2.Tente tirar do canal digital som e aumente a frequência da forma de onda do sinal recebido. Este será encontradocom uma frequência acima de 5kHz (metade da frequência do clock da Word), frequências diferentes, são geradasfrequências chamadas ALIAS.Estas não são diretas devido ao sistema ser digital, mas é adequado que o sinal analógico é uma amostra do clockda Word padrão. OSCILOSCÓPIO Gerador de Função Fig. 2-7 Transmissão Digital do Sinal de Áudio 9
    • 7.Testando um Telefone Simples Se o segundo módulo de Áudio estiver disponível, este pode ser usado como microfone e troca-se o gerador de função, como na fig.2-8, portanto criamos um telefone de uma via. Selecione o osciloscópio da seguinte maneira: -Sensibilidade CH1; 0.2V/divisão -Base de Tempo; 1ms/divisão, livre funcionamento.Se o controle de nível do lado esquerdo do microfone é sintonizado no sentido horário, o osciloscópio deve mostraragora o sinal de resposta para entrar algum ruído no módulo.Se resultar algum som de ruído, selecione o controle de nível para o lado direito do módulo do alto falante (sentidoanti-horário) até o som parar. Se você então ouvir fechado para o alto falante deve ser habilitado para ouvir algumsom entrando no microfone. A razão de estar “chiando” é que o som que vem do alto falante alcança o microfone,que é enviado novamente ao alto falante formando um ciclo repetitivo. Se os módulos amplificam suficiente,igualando o som desprezando cada vez que for muito maior voltando para o ciclo. Para verificar não tem nada aver com o sistema digital, troque-o conectando os fios diretamente entre os módulos de Áudio. OSCILOSCÓPIO Fig. 2-8 Telefone Digital SimplesResumo:O sistema de Comunicação Digital é um que envia um grupo de números de um lugar para outro em ordem paratransportar informações.As informações podem ser apresentadas como grupos de dígitos (usualmente binário). Cada grupo é chamado deWORD. Este é conveniente para enviar serialmente dígitos (um depois do outro) e para colocá-los juntas com asúltimas Words recebidas.Informações analógicas, como o sinal de tensão do telefone, podem ser convertida na forma digital, enviando aocanal de comunicação digital, e reconverte para a forma analógica para o receptor. A alta frequência que pode serenviada é relatada pela taxa de amostragem. 10
    • Experiência 2: Procedimentos com Ruídos no Sistema DigitalEquipamentos NecessáriosU-2970A Gerador de DadosU-2970B Formatação de DadosU-2970C Modulação Balanceado DuploU-2970F Regenerador de Clock de DadosU-2970H Receptor de DadoU-2970K Módulo de ÁudioU-2970M Fonte de AlimentaçãoU-2970N Conjunto de cabos de ConexãoGerador de FunçõesOsciloscópio de 2 CanaisObjetivoMostrar que houve distorção no sinal transmitido ( dentro dos limites) não é distorcido na saída do receptor.Mostrar que se os bits impares, estes são negados, use o bit de paridade para possibilitar a detecção de presençade erros, se eles também não ocorrerem frequentemente.Mostrar que através do incremento do número de bits sobressalentes, os erros podem ser corrigidos (se nãoocorrerem frequentemente) e detectar a alta taxa de erros.IntroduçãoEste experimento preocupa-se com dois caminhos importantes que os sistemas de comunicação digital estão hábila eliminar os efeitos da distorção dos sinais fornecidos que não estão ruim também. O fato de que os sistemasdigitais podem fazer isto, é uma das razões mais importantes para o seu uso em vez de sistemas analógicos.Na primeira parte do experimento nós devemos ver que adicionando um ruído em um sinal digital não precisamosafetar as informações recebidas até o nível de ruído se aproximar ao do nosso sinal.Na segunda parte do experimento nós devemos olhar o uso de informação redundante. Através do envio de maisbits do que o sinal necessita, e usando este para verificar outro, isto possibilita detectar quando os erros ocorreram(isto é devido a corrupção do sinal). Na prática isto significa que o receptor pode evitar ação de danos na informação,e pode perguntar para que a informação seja transmitida novamente.Se os bits redundantes suficientes são enviados, eles não podem sozinhos detectar erros, mas corrigí-los da melhormaneira.Parte 1 - Rejeição do seu próprio ruídoFaça as conexões e selecione o conjunto de chaves do módulo como mostra a figura 2-9. Os dois pinos dodispositivos de entrada dos dados quadrados no módulo U-2970F são ambos resistores de 2kΩ. Eles servem paraatenuar o sinal (reduzir esta amplitude, como muitas vezes acontece na prática), e permitir um outro sinal de ruídopara misturar com este.Inicialmente selecione a tensão de saída do gerador de função para zero.Configure a palavra de dados no módulo Gerador de Dados (DATA SOURCE). A palavra 01001100 é usada noexperimento1.O menor controle de polarização do módulo U-2970F deve ser ajustado para o meio da faixa em que o móduloReceptor de Dados (DATA RECEIVER) reproduzirá corretamente os dados originais da fonte.Nós agora temos um sinal uniforme (a palavra de dados configurada na fonte) sendo enviada para o Receptor deDados e passou na forma analógica para o módulo de Áudio. Semelhante se o controle de nível no módulo de Áudioé girado totalmente no sentido horário, o som não deve aparecer no módulo. Mas o que acontece se nós misturamosalguns ruídos com o fluxo de bits de dados?Selecione o gerador de função para onda senoidal de 100Hz. Incremente a saída gradualmente, olhe no osciloscópio 11
    • e ouça. Nada irá acontecer até um certo nível de ruído, um ruído audível, a forma de onda do CH2 do osciloscópioficará distorcida e as lâmpadas de dados recebidos, todas irão parecer juntas.Ajuste a polarização dos dados enquadrados para cortar o ruído, então incrementa uma quantidade de ruído e oreajuste do maior nível de ruído possível atinge uma distância que o sistema não poderá responder.Com ambos os canais conectados na saída dos dados enquadrados , ajuste o osciloscópio até que os dois traçosfiquem superpostos. Então reconecte como mostra a figura 2-9. Desenhe a forma de onda. Tente alterar aquantidade de ruído e de polarização. OSCILOSCÓPIO Gerador de Função Fig. 2-9 Simulação de Ruído com um Gerador de Função 12
    • Agora deve estar claro que a polarização tem de ser colocada portanto o sinal de entrada barulhento não deve cruzaro valor de polarização exceto quando o valor do bit mudar. Forneça isto e a saída enquadrada não é afetada peloruído, e portanto os dados são recebidos.Parte 2 - Detecção e Correção de Erros1. IntroduçãoAo igualar o melhor canal de comunicação é difícil evitar distúrbios de ruídos ocasionais que são maiores que ousual.O operador ou o equipamento podem criar erros no sinal também. Isto é o melhor para ajudar a receber se ele podedetectar quando um erro esta sendo recebido. Estes evitam a ação em falsas informações (algumas vezes muitoperigoso), e pode habilitar o recepto para solicitar que a informação seja repetida.A forma mais simples de detectar o erro é verificar a paridade. Isto significa que a verificação é sempre númeropar (ou algumas vezes ímpar) de bits na palavra de dados. O código tem que ser disposto da mesma maneira queem um bit, chamado de bit de paridade, e sempre ajustado para criar a correção do bit de paridade na Gerador deDados. Portanto se os 8 bits de word (palavra) são usados, 7 bits podem levar os dados, enquanto o oitavo bitsimplesmente completa a correção da paridade.A idéia é de que se uns dos bits for interrompido (mude para um estado oposto), a paridade virá errado. Este podeser detectado no receptor e identifica que temos algum erro.2.Verificando a ParidadeSelecione a chave FORMAT do módulo de Gerador de Dados (DATA SOURCE) para a posição central. Tenteproduzir uma seleção diferente da palavra de dados. Você deve encontrar o bit a direita, este não pode serselecionado individualmente. Em vez disso sempre vá para o estado que cria o número de bits ímpar. (o bit deparidade é mostrado através da lâmpada verde para lembrar você de que este não é o bit de dados).Selecione a chave a direita no módulo Receptor de Dados para a posição central dado “7” e bit de paridade. A paridadeserá mostrada também no LED verde.O erro selecionado pode ser simulado em algum dos 8 bits recebidos pressionando as teclaspretas do módulo Receptor de Dados. Note que se alguns dos bits for modificado, este é mostrado no LED amarelo“Erro de Paridade”. No entanto se o bit de número ímpar é o erro, é detectado que não é erro de paridade.Isto não é uma maneira que o Receptor pode dizer que o bit está com um erro. Para criar um erro mais evidente,chaveie os dados da fonte para o formato de 8 bits, e a palavra de dados enviada tem número par de bits se oReceptor mostra que o bit está com erro.3.Correção de ErroIsto pode ser muito útil se quando a palavra de dados corrompida recebida, e colocada a direita. Portanto, você podeter descoberto que é muito simples usar a verificação do bit de paridade, você somente conhece um erro presenteem qualquer parte da palavra.Para habilitar a correção de erros, o receptor precisa de mais informações. Diferentes bits da palavra de dadosdevem ser usados com “verificador de bits” e a checagem deve ser mais complicada. Temos muitos códigos de“correções de erros”, incluindo a família conhecida como código Hamming. O ED-2970 utiliza o código relacionadonesta família de códigos. (Será interessante olhar o Apêndice B).Selecione a chave “format” do módulo Gerador de Dados (DATA SOURCE) para a posição superior. Pressione atecla a esquerda (MSB) e mantenha pressionada. Depois de um segundo, o display mostrará 4 bits acendendo osLEDs vermelhos, e 4 bits acendendo os LEDs verdes. Os LEDs verdes não são (antes como bit de paridade)indicadores do controle direto, mas são selecionados automaticamente como quando os 4 bits de dados vermelhossão mudados. 13
    • O bit menos significativo (LSB) é normal ser o bit de paridade, determinado por todos os bits de dados. Cada novachecagem de bits é formada de acordo com a seleção da paridade do grupo de bits de dados, como indicado nodiagrama do módulo.Para ver como esta checagem extra de bits são usadas, selecione a chave a direita no módulo Receptor para aposição “4 bits de dados”O conjunto vertical de 4 Leds vermelhos (incluindo o indicador de erro de paridade) mostra o resultado de 4 chequesde paridade em grupos diferentes de bits recebidos, como mostra o diagrama no painel. A tecla das duas fileirasde Leds mostra:“erro de posição”, detecta no circuito o bit com erro.“Bits de dados correto” (depois da correção através do circuito).Se não tiver erro, nenhum dos 4 Leds de paridade irão acender, os bits não foram corrigidos, e a fila de teclas deLeds igualam-se ao do Gerador de dados (DATA SOURCE).Agora pressione uma das teclas de erro. Um ou mais Leds de paridade devem acender. Dependendo do bit decorreção de erro, o circuito deve identificar o bit em que ocorreu o erro, e mostra o Led da coluna correspondenteao erro de posição. Ao mesmo tempo o bit correspondente será corrigido (isto é, igualando-se a Gerador de Dados,não recebendo dados). Tente isto com cada tecla de erro (uma de cada vez).A saída do conversor digital-analógico é chaveado através da chave interna de duas posições, o receptor recebedados corretos ou incorretos. Selecione o gerador de função para enviar um sinal de áudio através da entradaanalógica do módulo de Gerador de Dados; envie dados corretos do módulo Receptor de Dados (Receiver Module)para o módulo de Áudio (Áudio Module); observe que a corrupção de um bit (individual) não afeta na recepção dosinal. Compare com o resultado usando dados incorretos.Se mais de dois bits estão no erro, estes criam um código que correspondem a alguns dados falsos, com ou semo bit-individual.NOTA: Isto é possível na prática do sistemas para usar a palavra de dados com mais verificações de bits, portanto habilitando o maior número de erros para ser detectado, localizado e corrigido.Resumo:Este experimento nos mostra que o sistema de comunicação digital pode rejeitar o ruído e introduzi-lo no canal deduas maneiras básicas.Rejeição é parcialmente própria, devido cada bit é determinado para ser um do dois estados possíveis. Fornecendoo ruído no canal de comunicação não é comparado com o sinal, o sistema digital pode ser feito para ignorarcompletamente o ruído, e regenera os dados fazendo com que eles fiquem como novos.Se os dados recebidos tem um erro ocasional, a rejeição pode ser melhorada através da adição da verificação dosbits detectando e talvez corrigindo-os. O simples verificação de paridade detectará (mas não corrigirá) um bit deerros.O código de correção de erros usa mais bits redundantes que também podem ser feito a verificação. Usando 4 bitsde dados e 4 bits de verificação (incluindo o de paridade), um bit de erro pode ser corrigido; dois bits de erro sãodetectados.Experiência 3: Regeneração de Clock 1 (NRZ DATA)Equipamentos NecessáriosU-2970A Gerador de DadosU-2970F Regenerador de Clock de DadosU-2970G Recuperador de DadosU-2970K Módulo de ÁudioU-2970M Fonte de AlimentaçãoU-2970N conjunto de cabos de conexão 14
    • Gerador de FunçãoOsciloscópio de 2 canaisObjetivoPara mostrar que a palavra e o bit de clock podem ser reconstruído na forma de os dados se movimentaremcontinuamente.Para mostrar a necessidade de incluir dados movimentando-se continuamente de alguma forma marcante ondeatravés da palavra do bit inicial pode ser distinguido de outros bits.IntroduçãoEste é claramente incomodo se enviar uma informação individual contínua, nós precisamos de 3 canais, um paraos dados, um para o bit de clock e um bit para palavra de clock. No entanto os clocks são importantes. Se não temosalguns de bit de clock, o receptor não conhece ou não vê o estado dos sinais no instante A na fig.2-10, ou no instanteB. O sinal é um estado A indeterminado, deste modo que o valor do bit de erro será muitas vezes trocado. Parauma recepção precisa cada bit deve ser olhado no centro no bit de tempo, no B (ou, se acontecer alguma espéciede sinal médio, este deve ser acima do período médio de B, e não de A).A palavra clock é exatamente necessário. Para ver porque, considere o que acontecer quando o exemplosemelhante a sua previsão de teste é enviado.O receptor, recebe 010011000100110001001100 e tendo somente a informação de bit de clock, pode adivinhar quea palavra inicializada no:Segundo destes dígitos, dando a palavra 10011000(repete),ou noTerceiro, dando a palavra 00110001..........., ou oOitavo, dando a palavra 001100110...,no entanto este é sete vezes como provavelmente deve ser o erro a direita.Temos muitas técnicas diferentes usadas na prática para habilitar e regenerar o bit e a palavra de clock no receptor,usando somente o envio de dado contínuo de um canal individualEste experimento nos mostrará algo a respeito. 15
    • 16 OSCILOSCÓPIO OSCILOSCÓPIO do do OSCILOSCÓPIO Fig. 2-11 Regeneração do Bit de Clock
    • MétodoGeração do Bit de ClockFaça 14 conexões e selecione 5 chaves como mostra a figura 2-11. O controle de nível no módulo de áudio deveser selecionado no sentido horário para iniciar. Se este cria sons quando são feita as ligações, este pode serselecionada para baixo para um nível confortável, portanto um som audível ajudará. 80kHz do VCO Sinal original Sinal 2º monoestável recebido Controle de Tensão VCOFig. 2-10 Temporização dos Dados de Recepção Fig. 2-12 Sincronização dos Bits de ClockO osciloscópio deve ser conectado no ponto A. Selecione-o como segue abaixo:CH1 e CH2; acoplamento DC, 5V/divisão.Base de Tempo; 10µs; gatilhamento externo pelo +ve indo para extremidade da saída da palavra de clock vindodo módulo Gerador de Dados (DATA SOURCE).Selecione o bit de teste por exemplo 01001100 do módulo Gerador de Dados. Verifique com o osciloscópio que asaída correspondente e obtida na ligação 3.No módulo U-2970F, ajuste o controle de polarização para o centro da faixa que envia os dados de saída conformea ligação 4.Selecione a conexão do osciloscópio como mostra o ponto B da fig.2-11. Ajuste o controle da largura no móduloaté o traço do CH1 fixar-se. Quando isto ocorrer o sinal para o módulo de Áudio ficará fixo e o som parará.Se não mova o controle de “delay” e tente novamente. Faça o ajuste fino da largura da saída de pulso do segundomonoestável, é mostrado no CH2, igualando-se a largura do pulso de clock, CH1.NOTA (operação do bit de clock):O bit de clock é gerado através do oscilador controlador de tensão (VCO) no módulo Regenerador de Clock. Énecessário fazer funcionar com a mesma velocidade do bit de clock original. Faça isto acontecer o VCO é colocadono ciclo de fase-travada (phase-lock) Faça a ligação 8 da saída do VCO “antecipando/atrasando” a porta. Esta portatem uma saída de alta impedância (este é um gerador de corrente). Este conduz durante o pulso monoestável (CH2),passando a corrente dentro da carga do capacitor de um modo ou de outro, dependendo do estado de regeneraçãodo sinal de clock (CH1). A tensão do capacitor subirá ou cairá durante o fluxo de corrente.Se a frequência de livre funcionamento está correta, o temporizador se fixará em baixo como a fig.2-12, deste modocarregamento médio colocado no capacitor é zero. Se não, a fase de clock se deslocará de um lado ou de outro,deste modo o capacitor receberá alguma rede de carga. Isto modificará a tensão ao seu redor.O ciclo de fase travada (phase-lock)é fechado usando esta tensão para controlar o VCO, deste modo a frequênciamuda na direção que reduz o deslocamento de fase.Desempenho dos Clocks (palavra dessincronizada):Neste estágio o bit exemplo é mostrado, o receptor deve ser fixo e tem o mesmo número de bits da palavra do geradorde dados. O módulo U-2970G é fornecedor do módulo Receptor com a palavra de clock em 1/8 da frequência 17
    • do bit de clock, deste modo o receptor é habilitado para operar. De qualquer modo, nada temos no sistema paraassegurar que o início dos sinais da palavra de clock vem da palavra de dados do receptor.Desconecte a ligação 7 por um momento e reconecte. O bit exemplo do receptor será deslocado a uma quantidadealeatória.Outra maneira de perder o sincronismo é alterar a word (palavra) de dados para tudo 0 ou tudo 1. Se um bit érepetitivamente selecionado e cancelado, este aparecerá em diferentes locais no receptor aleatoriamente.Note que o temporizador do bit de clock relativo ao s dados é importante. Com uma simples palavra de dados,semelhante a seleção de um bit individual, tente movimentar o controle de “delay (atraso)” no módulo Regeneradorde Clock completamente. Em alguns estágios o bit recebido se movimentará. Para ver porque, reconecte oosciloscópio no ponto C como na figura 2-11. Abandone a seleção de modo que as extremidades dos sinais de clocke de dados estejam bem separados.Sincronismo da word (palavra) de ClockAté agora nós nada temos do fluxo de dados vindo do gerador que habilita o início da distinção da palavra de dados.A marca de alguma espécie é necessário. No sistema de alimentação do ED-2970 é feito para enviar e reconstituira “reconstituição da palavra” mostrado no módulo Gerador de Dados. Esta é a sequência de 24 bits, pegando os15 bits pseudo -aleatório da sequência binária (PRBS) gerada pela sequência de 24bits que é reconstituída pelomódulo U-2970G .Remova a ligação 5 do Receptor de Dados, e restabilize o dado através do módulo de Regeneração de Dados efaça as ligações 15 e 16, fig.2-13. Neste estágio o sistema se comportará como antes. Fig. 2-13 Sincronização da Palavra de ClockAgora pressione a tecla “single” do módulo Fonte. Este insere no fluxo de dados a identificação dos 24 bits paraser enviada uma por segundo.O módulo de Áudio deve estar ainda conectado. Este assinalará quando o sinal identificado é enviado. (o sistemana prática alguns sincronismo do sinal especial usualmente seriam previsto atingir a saída do sistema). Fig.2-14 Introdução da Identificação da Palavra 18
    • Conecte o gerador de função na entrada do sistema, selecione a chave “gerador de dados (”data source”) para aposição ADC, e reconecte o osciloscópio, todos mostrados na figura 2-15. Selecione o gerador para enviar um sinalsenoidal de 1kHz e 2Vpp. Selecione a base de tempo do osciloscópio para 0.5ms/div. Ajuste o módulo de áudioaté o tom de 1kHz possa ser ouvido. Gerador de Função OSCILOSCÓPIO Fig. 2-15 Transmissão de Áudio pela ligação digital de 2 fios.Observe a forma de onda da entrada e a da saída do sistema enquanto ocasionalmente interrompe os dados docanal através da ligação 3 (fig.2-11). Este encontrará várias formas de onda, algumas mais distorcidas, serãorecebidas quando sincronismo é desorientado, mas a forma de onda boa é restaurada em um segundo.A Possibilidade de Transmissão da “Identificação da Palavra”Geralmente é possível que algumas combinações de dados que transmitidas serão identificadas pela palavraidentificadora, e portanto causando falsa sincronização. Há sempre a possibilidade do barulho no canal estar semprepresente.Do ponto de vista estatístico é muito difícil ver alguma estrutura reconhecível no fluxo de bits do sinal de áudiodigitalizado. Nós podemos no entanto considerar útil o que acontece quando um sinal aleatório é transmitido , istoé um em cada combinação de bit é como provavelmente algum outro. Isto é possível para diagnosticar aprobabilidade de haver mudança na sequência de bits como segue:Cada bit do fluxo aleatório de bits é igualmente apto para igualar ou não o valor especificado de bit. Uma possibilidadede mudança da correção em 2, implica na probabilidade matemática de meia onda. A probabilidade do bit “n” aleatóriose igualar a um bit “n” da palavra de dados é de 1/2n . 19
    • No ED-2970 os acontecem a 80,000Hz, deste modo um bit “n” pode ser esperado para de ocorrer com uma frequênciade 80,000Hz/2nHz.O período médio ente a identificação aleatória será de 2n/80,000 segundos.Para testar isto, desconecte a ligação mostrada na fig.2-14, então selecione a chave do módulo gerador de dadospara PRBS. (O gerador PRBS é um registrados de 24 estágios conectado para fornecer uma sequência decomprimento máximo de 224-1= 16777215 bits, que se repetem por 209 segundos).Selecione a chave para o comprimento de 17-bits de identificação da palavra. Conte o número de identificaçõespara o período suficiente (10 segundos) para calcular o período médio entre as identificações. Compare as figurasdo experimento com os calculados. Tente mudar o comprimento da identificação da palavra, e veja que cada bitsomado divide pela metade a frequência de identificação.Resumo:Este experimento tem mostrado que a comunicação individual de um canal digital é possível criar a partir deregeneração de bits e palavra de clocks no sistema de recepção, baseado no tempo de condução das informaçõespelo fluxo de dados.Seguindo, para regeneração do bit de clock o fluxo de dados não pode ser totalmente descaracterizado (o dado NRZé todo 1 ou todo 0).O ciclo de travar fase (phase-lock) fornece um caminho para as informações passarem.Regeneração da palavra de clock é necessária, e usa o bit de clock regenerado. Na adição, algum sorteio de marcasdeve ser enviado com o fluxo de dados. A “identificação das palavras” é enviada em intervalos pode ser usada, masesta deve ter um caracter distinto do dado típico.Considerações TípicasAlguns sistemas podem apresentar longas interrupções entre sinais efetivos. O código neste caso pode serprojetado no entanto que o sincronismo contínuo ocorre regularmente durante períodos inativos. Se o canal estafechada completamente desta vez, isto deve ser mais importante para selecionar o método de sincronismo parafornecer um resincronismo rápido após a interrupção.A tolerância do sistema de corrupção de sinais é melhorado pelo uso de clocks baseados em oscilador controladopor cristal, que são muito estáveis e precisos. Portanto o sistema tem estado bem sincronizado, fazendo com quesairá do sincronismo lentamente, a sincronização será perdida depois de um longo distúrbio do sinal.A falsa sincronização pode ser evitada modificando as formas apropriada do sinal de sincronismo. Em algunssistemas, podemos reduzir a probabilidade estatística fazendo com que uma falsa identificação não seja aceita,e etapas podem ser pegas para evitar uma falsa identificação. Eles podem incluir restrições a faixas da palavra dedados que podem ser transmitida, e a identificação da palavra escolhida de qualquer maneira não pode ser geradapor alguma sequência ou fase da escolha da faixa das palavras de dados.Muitas elaborações são possíveis. Dispositivos extras podem ser incluso, depois de algumas verificações desincronizações com sucesso, previne alguma aparente sincronização do sinal vinda da alteração na temporizaçãoexceto se ocorrer o término fora do tempo esperado.Desta maneira a disposição deve ser muito lenta ou ímpar impossibilitando o sincronismo quando a primeira chaveé ligada, ou depois de uma longa interrupção no sinal, deste modo, caso contrário, repita as característica paraencontrar a sincronização do sinal quando aguardar pode causar uma reversão do sistema no modo “start up”, emque algum sinal que aparecer para ser sincronizado será aceito em algumas vezes.Sempre temos alguma possibilidade, mesmo que pequena, que dados falsos sejam recebidos. A “taxa de erros”(o número médio de bits falsos dividido pelo número total de bits recebidos) é uma característica importante daespecificação do sistema de comunicação digital. Isto é relatado na relação sinal/ruído no canal analógico. 20
    • Experiência 4: Chaveamento Deslocador de Amplitude (ASK)Equipamentos NecessáriosU-2970A Gerador de DadosU-2970C Modulação Balanceada DuplaU-2970F Regenerador de Clock de DadosU-2970G Recuperador de DadosU-2970H Receptor de DadosU-2970K Módulo de ÁudioU-2970L Circuito de SintoniaU-2970M Fonte de AlimentaçãoU-2970N Conjunto Cabos de AlimentaçãoGerador de FunçãoOsciloscópio de 2 canaisObjetivoPara produzir sinais ASK, com e sem supressão da portadora. Para examinar a diferença de processos necessáriospara a demodulação nos dois casos.IntroduçãoNo fluxo de bits de dados, como gerados pela a saída do NRZ do módulo U-2970A, temos faixas de frequência desdecomponentes DC para componentes harmônicas altas na taxa de sinal. Para o sinal ser identificado pelo receptor,isto não é necessário para transmissão de todas harmônicas , mas isto é necessário para transmitir componentesDC para alguma parte da alta frequência da taxa de bits. Isto é chamado de “Banda de Base”.Temos algumas razões porque isto é muitas vezes desejado para modificar o sinal de transmissão , instalado paraocupação a banda base de frequência. (O motivo possivelmente conectado com a necessidade para enviar algunssinais ao longo do mesmo canal, ou com propriedades de transmissão média, como quando usamos um ligaçãode rádio).O ASK é a maneira simples de chaveamento do espectro de frequência do sinal da banda base para alguma outrabase de frequência. Este usa um sinal auxiliar chamado “portadora”.Modulação de Amplitude significa alteração da amplitude da portadora do sinal de acordo com a banda base do sinal.Quando o sinal chaveia entre dois (ou mais) níveis distintos, este é chamado “chaveado”. No entanto o chaveamentoda portadora em 1 liga e em 0 desliga isto é chamado de “Chaveamento Deslocador de Amplitude”, ou ASK. 21
    • OSCILOSCÓPIO Figura 2-18 Canal ASK, Detecção a Diodo22
    • Este experimento mostrará duas versões do ASK. Na primeira versão o sinal transmitido, fig 2-16, é a portadora( amplitude 1, veja) para dado = 1, e nada ( amplitude = 0) para dado = 0. Isto pode ser mostrado matematicamenteque o sinal resultante tem componentes de frequência incluindo a frequência portadora e as bandas laterais domesmo modo que a banda base do sinal propagada perto do zero da frequência, fig 2-17. Nesta versão a componenteda portadora do ASK é constante, deste modo portadores sem informações. Sinal original Sinal ASK Fig. 2-16 ASK Portadora Suprimida Densidade Espectral do sinal Fig. 2-17 Espectro da Frequência, Banda Base e ASK Fig. 2-19 Foram de Onda do Diodo DetectorSe o canal pode conter um certo nível de sinal, este pode ser mais eficiente para usar na transportar informaçõespela componente suprimida da portadora. A segunda versão do ASK é esta, enviando somente as bandas laterais.Parte 1 - Detecção de um ASK SimplesDiodo DetectorConecte as ligações 1 e 20, e selecione as 6 chaves como mostra a fig.2-18.Selecione o osciloscópio como segue:CH1 e CH2; Acoplameto DC, 5V/DivBase de Tempo; 10µs por divisão, gatilhado externamente pelo +ve indo da extremidade da saída da palavra declock do módulo do Gerador de Dados.Conecte CH1 na ligação 3, CH2 na ligação 6. 23
    • Configure o bit de teste por exemplo, de 01101100 do módulo de Gerador de Dados. Verifique com o osciloscópioque a saída correspondente é obtida na ligação 3.Desenhe a forma de onda que apareceu no CH2. Este é o sinalASK, na forma de onda idealizada.Na prática o sistema de comunicação o canal de transmissão passará somente no limite da faixa de frequência pertoda portadora de frequência; as bandas laterais são restringidas. Conecte o módulo Circuito de Sintonia U-2970Lcomo mostra a fig.2-18 nas ligações 21,22. Então sintonize o módulo para o sinal máximo. A forma de onda do ASKserá agora mais realista. Esta será instrutiva para observar e notar o efeito na variação da forma de onda que seráobservada, com a ligação 21 desconectada e reconectada.Coloque a ponta do Osciloscópio do CH1 no diodo detector, ligação 8. Este assemelha-se a forma de onda dafig.2-19, fornecendo uma réplica aproximada da forma de onda com os dados originais. Modifique o canal CH2 parauma saída de forma de onda quadrada, ligação 10, ajuste a polarização quadrada até obter a menor forma de ondada fig 2-19.Isto será necessário para ajustar a “largura” e o “atraso”("delay") controlado no módulo U-2970F primeiro do controlede “largura” para fornecer a largura de pulso igual ao do segundo monoestável para que o bit do pulso de clock(ligação 14); então ajuste o controle de “atraso”("delay") deste modo a saída de pulso do segundo monoestável vaipara positivo na transição de dados. Quando isto é feito, os dados são mostrados no módulo Receptor de Dadosiguais que são enviados do módulo Gerador.Detector da “Lei-Quadrada”Se o número é multiplicado por ele mesmo, o resultado se positivo, de qualquer modo é o sinal do número original.Este princípio pode ser aplicado para o sinal ASK, usando o modulador U-2970C como multiplicador. O mesmo sinalé aplicado para as entradas “a” e “b” do modulador, que multiplica as duas entradas na saída.Remova as conexões do detetor de diodo e faça como a fig.2-20. (se dois módulos U-2970C são possíveis éproduzido um sistema mais realista , mas os dois são divididos em partes iguais o módulo pode ser usado sozinho).O resultado da forma de onda da saída do detector deve ter alguma característica semelhante a do detector de diodo,mas a polarização para enquadrar os dados provavelmente precisarão de reajuste. para Fig. 2-20 Detector de Lei Quadrada 24
    • Parte 2 - Detecção do ASK com Portadora Suprimida (ASKSC)Nota (Princípio da Detecção Coerente):O segundo modulador foi anteriormente usado com detector da lei quadrada, isto é como a forma de umdemodulador. Nós agora deveremos usar o modulador receptor como demodulador.O diodo e o detector de lei quadrada cada CM produz a saída de tensão positiva para alguma de suas entradas.Com uma forma de onda do ASKSC este detector não pode distinguir entre “1” e o “0”. É necessário um novo grupode demodulador; um que pode detectar a diferença de fase do sinal recebido quando o 0 ou 1 estão presentes.Cada demodulador precisa de uma fase de referência para comparar a fase do sinal recebido. Por este momentoa portadora original do módulo Gerador de Dados será usado como referência, para mostrar o princípio.(Regeneração da referência do final recebido é completamente complicado, e o experimento fica sujeito a atraso).São apresentadas duas versões desta parte do experimento. A segunda versão deve ser usada se o móduloU-2970B estiver disponível. Diferente do uso da versão 1. O objeto em cada caso é para captar a portadora modulada(esta é multiplicada) pelo fluxo de bits que é efetivamente bipolar, isto é positivo para o bit 1 e negativo pelaquantidade similar a 0.1.Detecção ASKSC, sem o U-2970B disponível. Os dados do módulo Gerador de Dados é unipolar (positivo ou zero). Este pode ser feito para ser efetivamente bipolar se for adicionada no modulador uma polarização apropriada nele. Fig.2-21 mostra como isto pode ser feito. Faça as conexões, a carga no segundo modulador vem do resistor (2kΩ) e o capacitor (1nF) colocado em paralelo. Ajuste a polarização no ligação 23 deste modo desconectando a ligação cria-se uma pequena diferença (polarização zero volts); então gire o potenciômetro no sentido horário gradualmente até a parte de amplitude-zero da forma de onda tendo aumentado para mesma altura do resto. Isto pode ser necessário para ajustar a polarização no Dados Quadrados conectados na ligação 8. 25
    • OSCILOSCÓPIO Fig. 2-21 Detecção ASKSC (sem usar U-2970B)26
    • OSCILOSCÓPIO Fig. 2-22 Detecção ASKSC (usando U-2970B) 27
    • 2.Detecção ASKSC, usando U-2970B Usando o módulo U-2970B entre o Gerador de Dados e os módulos modulador como indicado na fig.2-22. Note que a saída selecionada do módulo de Formato de Dados é bipolar, 1 e 0 são trocados no sinal NRZ por tensões negativas.3.Operação dos Detectores ASKSC O Apêndice C fornece instruções matemáticas para detecção coerente. De qualquer modo uma maneira simples de visualizar este caso é para realizar a recepção do modulador invertendo o sinal recebido quando a referência (portadora) do sinal para este for negativa. Fig.2-23 mostra a saída de corrente resultante, cujo o componente de alta frequência é passado pelo capacitor na saída do demodulador. Sinal ASK SC Portadora Saída do Modulador Fig. 2-23 Operação do Detector ASKSCResumo:Em seguida para transmitir o sinal este é muitas vezes modulado, e com o sinal digital a modulação é avaliado parao chaveamento. ASK é uma forma simples de chaveamento com 2 variáveis.Se a portadora não é suprimida esta não tem informação, mas habilita demoduladores simples para ser usado,semelhante ao diodo e detetores da lei-quadrada.A portadora pode ser suprimida pela aplicação de sinais bipolares de dados para o modulador. O sinal resultantetem igual magnitude para sinais 0 ou 1, mas a fase muda. Em seguida recupera-se o dado necessário do detectorcoerente. Este em sintonia necessita a disponibilidade da portadora do sinal no demodulador.3. EXPERIMENTOS USANDO O SISTEMA COMPLETOConfiguração do ExperimentoComo no capítulo 2, cada módulo exceto o Circuito de Sintonia, U-2970L, necessita alimentação da Fonte deAlimentação U-2970M. A conexão da alimentação não são mostradas no diagrama para cada experimento, desdeque eles sejam completamente requisito padrão.É interessante manter a o diagrama de conexão para um tamanho razoável, eles geralmente omitem algum sinalexterno da fonte para o módulo Gerador de dados, o módulo de Receptor de Dados, e alguma coisa seguinte (comoum módulo de Áudio). Os estudantes em geral que tem equipamentos de alguns dos experimentos no Cap.2 deveconhecer como usa o equipamento. Eles estão contidos na lista de equipamentos. Similarmente ilustrações doosciloscópio e estas conexões tem sido omitidas de alguns diagramas; algumas instruções estão fornecidas notexto. 28
    • Isto é sugerido que equilibre onde o experimento não foi chamado especificamente por um a fonte de sinais comoum gerador de função ou Módulo de Áudio, eles possivelmente aumentam o interesse do experimento devido aimaginação do estudante.Lembre-se (ref.cap.2) que o controle de polarização dos módulos U-2970F e G ocasionalmente necessitam dereajuste.Experiência 5: Regeneração de Clock 2 (código bifásico)Equipamentos NecessáriosU-2970A Gerador de DadosU-2970B Formatação de DadosU-2970C Modulação Balanceada DuplaU-2970F Regenerador de Clock de DadosU-2970G Recuperador de DadosU-2970H Receptor de DadosU-2970K Módulo de ÁudioU-2970M Fonte de AlimentaçãoU-2970N Conjunto Cabos de AlimentaçãoOsciloscópio de 2 canaisObjetivoPara observar código na forma de bifásia, nenhuma vantagem, incluindo a constante de nível DC (que pode ser zeroem variável bipolar) e transmissão frequente do bit da informação de clock.Para examinar técnicas futuras para regeneração de clock e dados, incluindo o uso integrar-e-amontoar.IntroduçãoEste experimento continua a examinar as técnicas para recuperar o bit de clock. Alguns destes geralmente temaplicação, e algumas são relatadas para necessidade de um código especial.Canais de Transmissão pode impor requisitos especiais nos sinais transmitidos. Alguns canais não podemtransmitir sinais DC constante, outros requisito é precisão frequente na temporização das informações, e assimpor diante. O código bifásico é uma forma em que o fluxo de dados simples NRZ podem ser convertidos e,transmissões simplificadas.Os regulamentos para código bifásico são:1. O sinal bifásico passam a transitar meio-caminho através de todos período de bit.2. A direção da transição corresponde ao valor do bit correspondente. (No U-2970B a transição da cadeia-positiva denotada por dado 0, e a cadeia-negativa por dado 1). 29
    • OSCILOSCÓPIO Fig. 3-2 Regeneração do Clock e Recuperação dos Dados Bifásicos30
    • bit de clock dado NRZ bifásico Fig. 3-1 Fluxo de Bit de Dados NRZA fig. 3-1 mostra como exemplo o fluxo de bit de dados e o código bifásico correspondente.Regra 1 implica que o valor médio do sinal (o nível DC) é constante por todo período de bits. O nível DC por estarazão não contém informações e não precisa ser transmitido. Isto pode ser reconstruído no receptor se necessáriopela média de dois níveis recebidos. (No experimento 7 este será visto este princípio é aplicado para valores dafase do sinal; equivalente ao nível deste contexto).A regra 1 também implica a presença do um evento temporizado por todo o período de bit ( NRZ desigual, em cadafluxo de zeros produz informações temporizada somente no começo e no fim).Regra 2 implica que algumas das novas técnicas devem ser encontradas pela recuperação os valores de bit de clocke de dados.MétodoConfigure o equipamento de acordo com a fig.3-2, incluindo a seleção de 5 chaves. A saída final, ligações 23,24devem ser conectadas no módulo de Áudio (chaveada como auto-falante).Selecione o Osciloscópio:Canais CH1 e CH2; acoplamento DC, 5V/divisãoBase de Tempo; 10µs/div, gatilhado externamente pelo +ve indo para a extremidade da palavra de Clock.Conecte CH1 na saída NRZ do módulo de Formatação de Dados U-2970B. (Note que este está atrasado de meiobit de tempo comparado com a saída NRZ). Conecte CH2 para saída bifásica, ligação 7.Configure vários bits padrão e observe como o código do sinal bifásico é relatado para os dados básicos. Emparticular note que o sinal bifásico correspondente com o dado da primeira metade de cada período de bit. (Isto é,antes da transição do sinal; na segunda metade este tem o reverso).O que é preciso portanto é alguma maneira do sinal negativo (mudando a polaridade) durante meio segundo do tempode bit. Este é feito tendo um clock de 80kHz, e usando esta saída (ligação 12) para negar o sinal na alteração demeio-ciclo. A negação é realizada pelo modulador. Deste modo é claro, o clock precisaria ser sincronizado com achegada dos dados.Na prática a comunicação seria interrompida entre um e outro das ligações 7 e 8. Os dados enquadrados são usadospara garantir transições inteligentes na ligação 11.Transfira as pontas do osciloscópio CH para a ligação 11 no soquete da direita. Note a forma de onda gerada pelaunidade d/dt, um pulso curto em todas as todas as transições do sinal quadrado. Portanto o sincronismo do pulsoé gerado no centro de todos os períodos de bit, mas somente algumas vezes entre os períodos de bit.Regeneração do Bit de ClockO primeiro comparador de “frequência e fase” sincroniza o clock a 160Hz com o sincronismo de pulsos. Isto causaa saída de 80Hz para ser saída ou entrada da fase com bit de clock original do U-2970B. O comparador então 31
    • considera para a transição do regenerador de clock de 80Hz quando temos um sincronismo de pulso. Se isto ocorrer,o bit original e o regenerado são fora de fase um com outro; o comparador lógico no entanto a fase reversa doregenerador de clock, causando o clock regenerado para se igualar com o original.A sincronização deve ser verificada através da configuração da palavra de dados Zero e desconectando a ligação1. Se a ligação 11 é então momentaneamente desconectada e reconecte a saída da palavra de dados fazendo comque apareça algumas vezes tudo Zero, algumas vezes tudo 1. Se algum bit de dado não-zero é passado para ogeradores dados, a sincronização do bit de clock será imediatamente corrigida. (Sincronização da palavra de clocké dependente do percurso no uso da regeneração da palavra como explicado no experimento 3).Depois desta observação, reconecte a ligação 1 e configure a palavra de dados como 01011000.Recuperação de Dados: Integrando-e-AmontoandoMova a ponta do osciloscópio do CH1 para a ligação 15. A forma de onda que temos é basicamente uma réplicados dados originais da forma NRZ, mas com superposição grande e ponte aguda. A técnica Integrar-e-Amontoaré usada para recuperação limpa dos dados da forma de onda com picos. O princípio é mostrado na fig.3-3.Conecte CH2 na saída do integrador que está em uso. Se o controle de polarização apropriado é selecionado, a saídaserá observada para aumentar a taxa de velocidade que é positiva durante o bit 0, negativo (isto é diminuição)durante o bit 1. Em outro caso o integrador é ressetado no final do tempo do bit, leia para reiniciar no próximo bit.(a sensibilidade do 2V/div deve fazer com que o display esteja limpo).O importante a ser notado é que alguns picos de curta duração, desta maneira como estes no CH1, tem um pequenoefeito no nível do sinal do CH2.O sinal de saída do integrador deve ser guardado para representar os dados, igualando se o sinal portando “picosde ruído” na adição para a existência de picos fixos de amplitude. bit de clock tempo Sinal de dado ideal Sinal de dado distorsido Saída do integrador (atual & ideal) tempo de decisão Fig. 3-3 Princípio do “Integrando-e-AmontoandoResumo:O código bifásico, em contraste com o dado simples NRZ, tem:Constante de nível DC, que não precisa ser transmitida.Temporização de informação implicada pela transição dentro do tempo de todos os bits.Recuperando os dados NRZ do sinal bifásico necessita bit de clock sincronizado. A sincronização usa um circuitodetecção-transição (d/dt).O dado recuperado NRZ precisa ser limpo devido aos picos da forma de onda. 32
    • O sinal de dados é integrado sobre o período do bit de clock, e “amontoa-se” o resultado para a lógica do flip-flopexatamente antes do integrador é resetado.Experiência 6: Chaveamento Deslocador de Frequência (FSK)Equipamento NecessárioU-2970A Gerador de DadosU-2970C Modulação Balanceada DuplaU-2970E Oscilador Controlador de Tensão (VCO)U-2970F Regenerador de Clock de DadosU-2970G Recuperador de DadosU-2970H Receptor de DadosU-2970K Módulo de ÁudioU-2970L Circuito de SintoniaU-2970M Fonte de AlimentaçãoU-2970N Conjunto Cabos de AlimentaçãoOsciloscópio de 2 canaisObjetivoDemonstrar o princípio do FSK.Observar dois diferentes métodos de demodulação de sinal FSK, baseado nas propriedades do circuito de sintoniae no ciclo de “fase-travada”.Introduzir 3 níveis de sinais (bipolar RZ).IntroduçãoO FSK é uma das possíveis maneiras da modulação da portadora do sinal de acordo com valor instantâneo dosdados do sinal. A frequência da portadora é simplesmente alterada para diferentes valores que são relatados,geralmente lineares, para diferentes valores do sinal de dados.O FSK é facilmente aplicado, tanto no estágio da modulação com na demodulação. Isto não é restrito para dadosbinário, desde 3 ou mais valores podem ser dispostos para corresponder a um número similar de diferentesfrequências. No entanto estas informações são levadas pela portadora da frequência , variação na amplitude (muitasvezes introduzida durante a transmissão) pode ser suprimida. Isto é muitas vezes introduzida por alguma limitaçãodo processo, e pode ser também considerado redução do efeito do ruído. Contanto que a portadora de frequênciatenha vários ciclos por período de bits de dados, a mudança de fase é causada pelo atraso, a variação no caminhoda transmissão tem um efeito pequeno. 33
    • OSCILOSCÓPIO Fig. 3-4 FSK- Detecção por Frequência Descriminada34
    • A modulação normalmente necessita alguma forma de oscilador controlado por tensão (VCO). A demodulação foirealizada uma vez pelo uso da frequência- selecionada das propriedades do circuito de sintonia, usando a mudançaou da amplitude ou do deslocador de fase com frequência.Na prática moderna no entanto também usa de alguma maneira o VCO, em algumas forma de ciclo de fase-travada.O experimento demonstrará ambos os métodos, iniciando com a versão deslocador de fase do método do circuitode sintonia.Método 1 - Usando Circuito de SintoniaConecte o equipamento de acordo com a figura 3-4.O processo de modulação pode ser visto pela observação da saída do VCO, ligação 5. Use o canal 1.Selecionea base de tempo do osciloscópio para 1µs por divisão, gatilhado pelo CH1.No módulo Gerador de Dados, pressione a tecla LSB por um segundo para selecionar todos os bits para 0, ou atecla MSB para selecionar todos os bits para 1.Note que as frequências correspondentes para dados 0 e 1respectivamente.Velocidade da base de tempo, selecione para 1µs por divisão e coloque o canal CH2 na ligação 11. (Se a quebrado círculo da alta frequência, por volta de 30MHz são visto depois de cada transição da saída de onda quadradado VCO, ignore isto). Observe a forma de onda do CH2 é a componente principal da frequência de VCO, e comoisto varia a fase, e o controle de sintonia no módulo U-2970L varia também. Isto será similar a variação da fase comfrequência, fornecendo sintonia fixa.Como a descriminação da frequência trabalha:A frequência do circuito sintonizado será selecionada para o meio entre as duas frequências do sinal de dados,denotada por “fo” na fig.3-5, que mostra o procedimento do circuito de sintonia como a função da frequência.Deste modo, a frequência muda de um valor para outro, o sinal da ligação 9 variará na fase, desde -90° a +90° comreferência a ligação 7. A fig.3-6 corresponde ao diagrama de fasores. Quando o modulador multiplica o sinalrepresentado por OA ou OB e que é mostrado em OX, a componente OC da outra saída não produz saída fixa,ficando em quadratura com OX. As componentes CB ou CA no entanto estão ou em fase ou oposta ao OX. Elesportanto produzem saída do sinal negativa ou positiva. amplitude freq. fase Fig. 3-5 Resposta de Frequência do Circuito de SintoniaAjuste do SistemaConfigure o osciloscópio como segue:CH1; 5V/divCH2; 2V/divBase de Tempo; 5µs/div, gatilhado externamente pela palavra de clock.Conecte CH1 para o dado original NRZ, e o CH2 para a saída do modulador, ligação 11.Configure o bit padrão nogerador de dados. Ajuste o circuito de sintonia para fornecer a melhor saída da forma de onda. 35
    • Isto é instrutivo para tentar o efeito na mudança da ligação 7 e 8. Tente também remover a carga de 2kΩ na saídado circuito de sintonia. Restaure as ligações. Agora transfira a ponta do CH2 para a ligação 13, selecione asensibilidade para 5V/div e configure a polarização para quadrada.Configure a sincronização do bit de clock seguindo o padrão da experiência 3: inicie com “delay”(atraso) e “largura”(width) no sentido anti-horário; ajuste a largura para igualar com a largura do pulso do bit de clock; ajuste o “delay”para colocar a transição do regenerador de clock no centro de cada dado de bit recebido.Ajuste a polarização do integrador para fornecer rampas negativas e positivas iguais na saída da forma de onda.O efeito nesta forma de onda do ajuste incorreto do controle de “delay”, deve ser observado.Neste estágio o sistema deve ser agora trabalhado como conjunto e pode ser verificado com sinais de áudio sedesejado. ligação 5 ligação 7 ligação 7 (data = 0) (data = 1) Fig. 3-6 Diagrama de Fasor do DescriminadorMétodo 2 - Usando um PLLConecte o equipamento de acordo com a fig. 3-7.Descrição do SistemaNão mude, iremos criar no processo um chaveamento básico (modulação). A mudança no formato dos dados parabipolar RZ demonstrará como sinais de vários níveis são divididos com os do receptor.O processo de demodulação é primeiramente diferente do Método 1. Neste segundo o VCO é travado para chegadado sinal pelo PLL rápido. Suponha por um momento que o PLL atua de uma forma ideal, deste modo a frequênciado segundo VCO segue perfeitamente como o primeiro. Para fazer isto acontecer, o controle de tensão dos 2 VCOsdevem variar exatamente da mesma maneira (assumindo que os VCOs são idênticos, igualmente se eles não foremlineares).O segundo controle de sinal neste caso reproduzirá os dados originais.Na prática o PLL não pode localizar perfeitamente a frequência recebida, e em projeções de loop rápida somenteo mínimo de atenuação para frequências altas pode er seguida neste caso.O terminal central da carga do modulador fornece uma saída, ligação 14, que remove muitos componentes de altafrequência. 36
    • Fig. 3-7 FSK - Detecção por PLL 37
    • Sinais no ReceptorConfigure o possível bit padrão, semelhante a um descrito no módulo U-2970B. Então use o osciloscópio paracomparar o controle de tensão de dois VCOs. Eles devem corresponder separadamente vindo do fato de que parao segundo VCO, a forma de onda tem de perder alguns componentes de alta frequência, e temos em boa parte daalta frequência ruído vindo do modulador.Compare a linearidade do sinal na ligação 14.Ajuste do ComparadorO sinal plano é enviado para 2 comparadores (dados enquadrados). Conecte o CH1 na ligação 14.Conecte o CH2 primeiro na ligação 18 e ajuste o controle para a menor polarização até que os pulsos de dadospositivos sejam produzidos. Mova o CH2 para a saída superior do comparador e ajuste o controle de polarizaçãopara fornecer pulso positivo na saída para cada pulso de dados negativo.Se o CH2 é colocado na ligação 17, este deve mostrar um trem de pulso como o bit de clock (obtenha da funçãológica OR aplicada nas duas saídas do comparador). O bit de clock tem sido regenerado da temporização deinformação inerente no código de dados, sem o necessidade de um oscilador local.O módulo Recuperador de Dados necessita de um bit de clock uma transição de ida positiva para o percurso dosdados. No entanto, a extremidade da ida positiva do clock recuperado coincide com os dados de transição. Osmonoestáveis são usados para ajustar a temporização do clock.Conecte o osciloscópio nas ligações 18 e 19. Ajuste o controle de largura para igualar a largura do pulso de clockcom a largura do pulso de dados. O ajuste do controle do “delay” que faça com que o positivo do clock vá para ocentro de cada pulso de dados. Isto deve ser possível agora para enviar dados do gerador para o módulo receptor.A recuperação da palavra de clock é como antes.Tente o envio de palavra de dados tendo tudo 1, ou tudo 0. Uma vez que a palavra de clock tem sido sincronizada,este não deve apresentar problemas.Isto é possível para mudar o caminho dos dados para usar um integrador menor, no entanto, este não remove onecessário para alguns ajustes para a temporização do bit de clock.Resumo:Chaveamento Deslocador de Frequência significa causar variação da frequência da portadora do sinal de acordocom os valores de dados. Isto é normalmente efetuado usando algumas formas do VCO.Temos dois métodos básicos de demodulação de sinais FSK:1. Usando o circuito de Sintonia, e detectando a mudança de amplitude ou deslocador de fase com frequência.2. Usando o PLL para localizar a frequência do sinal; os dados vem recuperados do sinal de controle de frequência do PLL.FSK (diferente de alguns dos outros métodos) é capaz de transmitir dados contidos nas componentes da frequênciabaixa para zero, como no formato NRZ.O princípio de integrar-amontoar é usado para limpar os picos da forma de onda de dados, e geralmente é usadotambém para ruído da alta frequência.A recuperação das informações do bit de clock diretamente da demonstração do sinal bipolar RZ. Este envolvedois comparadores devido a 3 níveis de caracter do sinal. 38
    • Experiência 7: Chaveamento Deslocador de Fase (PSK)Equipamento Necessário1-U-2970A Gerador de Dados1-U-2970B Formatação de Dados2-U-2970C Modulação Balanceada Dupla1-U-2970D Deslocador de Fase de Portadora1-U-2970E Oscilador Controlador de Tensão (VCO)1-U-2970F Regenerador de Clock de Dados1-U-2970G Recuperador de Dados1-U-2970H Receptor de Dados1-U-2970K Módulo de Áudio1-U-2970L Circuito de Sintonia1-U-2970M Fonte de Alimentação1-U-2970N Conjunto Cabos de AlimentaçãoOsciloscópio de 2 canaisVoltímetro DC, 10V (preferência tipo analógico)ObjetivoExaminar os métodos de PSK e recuperação de dados disponível para deslocamento de fase de valores arbitráriosmenores que ±90°.IntroduçãoO PSK significa alteração da fase da portadora do sinal (normalmente senoidal) com respectiva fase de referência,de acordo com o valor da banda-base do sinal. O PSK, para uma extensão muitas vezes maior que com o FSK,tendo a vantagem que a variação da amplitude pode ser suprimida pelas limitações. Isto é também benéfico parareduzir o ruído. No entanto isto é mais susceptível para mudanças inesperadas no atraso no canal de transmissão,que pode acontecer com ligações de radio, e no processo de modulação e demodulação tendendo a ser maiscomplexo.O deslocador de fase pode ser ±90° para valores binários (dois valores), em cada caso o processo de modulaçãoé exatamente equivalente ao ASKSC (experimento 4). Este pode ser menor, como será estudado nesteexperimento. As formas mais complexas do PSK aparecerão mais tarde nos experimentos.A modulação neste experimento será arquivada pela adição, para uma portadora constante representada pelo fasorC, a quadratura pela componente representado por Q na fig.3-8, que pode ter fase reversa para fornecer um sinalresultante de fase ±φ.No método de demodulação para ser usado dependendo da reconstrução do equivalente C, como fase de referência,para que a fase do sinal recebido seja comparado. Isto é facilmente feito se o formato de dados é fornecidaigualmente para sinais 0 e 1 em um curto intervalo, do mesmo modo que o código bifásico. Fig.3-8 Diagrama de Fasor, Chaveamento Deslocador de Fase 39
    • MétodoModulaçãoConecte o equipamento de acordo com a fig.3-9.Note que os dados da forma de onda bifásica do módulo U-2970B sempre tem a mesma componente DC com obit-time. Isto pode ser verificado a partir da medição da componente DC com o voltímetro. Devido a isto, o capacitorde alimentação do modulador pode rejeitar o DC e produz entradas do próprio modulador positivas e negativas iguais.Verifique isto com o osciloscópio na entrada b.Use o osciloscópio para verificar o módulo U-2970D produz forma de onda da portadora em quadratura mútua nasligações 10 e 12. O controle do ganho associado deve ser sintonizado conpletamente no sentido horário e o controlede fase deve ser ajustado inicialmente para a saída de tensão igual.Estas duas tensões são alimentadas respectivamente por dois moduladores. O menor modulador tem umaconstante de polarização como esta segunda entrada, deste modo estas saídas correspondem ao fasor C nafig.3-8. A polarização controla o valor da magnitude desta saída. Isto deve ser selecionado para o valor positivopela sintonia do controle no sentido horário. A ligação 10 alimenta a quadratura da portadora, que é reversa na fasecomo a modulação do sinal (ligação 9) muda o sinal para o terminal “b”.A saída de corrente dos dois moduladores são combinados na carga comum, produzindo um sinal de fase modulado.O sinal modulado em fase pode ser examinado como segue:Incremente a velocidade da base de tempo para 2µs/div.Sincronize (usando a conexão de sincronismo/gatilhamento externo será conveniente mais tarde) para portadorade 1.28MHz, ligação 6, para que o canal CH1 seja conectado.Finalmente mostra a saída, ligação 14, no CH2.Este mostrará duas saídas de fases sobrepostas. O resultado da modulação pode ser variada pelo ajuste do controlede fase. Este deve ser selecionado para menos que ±90°.Esta instrução para ver, como no experimento 4, o efeito da limitação da largura de banda na forma de onda de saída.Conecte o módulo U-2970L nos terminais “Hi” e “Lo” nas ligações 14 e 15 , sintonize o sinal máximo. Note a tendênciapara amplitude e fase do sinal para passar através dos estados de transição prolongada, cada vez que os valoressão mudados.DemodulaçãoO equipamento já configurado sem distúrbio, (incluindo osciloscópio) conecte como mostra a fig.3-10. As ligações 14e 15 são “ligações de comunicação” e no entanto são ligados com as mesmas ligações 14,15 mostrada na fig.3-9.Com o sinal da ligação 14, transfira a ponta do CH1 (mas não a ponta do sinc/gat externo) para o módulo VCO, ligação16. Isto deve ser mostrado na recuperação da portadora do sinal vindo do PLL. Isto variará alguma parte da fase,mas não muito, por que apesar do ciclo tentar travar isto para mudança de fase do sinal de entrada, este é de açãolenta.Note que estes tem a fase em quadratura com uma fase significante do sinal recebido. O último componente daquadratura (Q na fig.3-8) são portanto 0° ou 180°. Uma senóide multiplicada por outra de mesma fase produz umacomponente DC na saída:(2sen2 wt = 1-cos 2wt).Quando uma delas é deslocada de 180° esta componente muda o sinal. A saída do modulador nas ligações 20, 21no entanto contém uma componente que representa o dado original bifásico. O capacitor shunt passa a maior parteda componente 2wt da frequência, mantendo o ripple de tensão pequeno. 40
    • Fig. 3.9 Transmissor PS12 para o U-2970H Fig. 3-10 Receptor PSK41
    • Verifique isto com o osciloscópio, o CH1 mostrando os dados bifásico ligação 9, e o CH2 recupera os dados ligação20. A seleção de ser restaurada para o comum:CH1 e CH2; acoplamento DC, 5V/divBase de Tempo; 10µs/div, gatilhamento externo pelo +ve indo para extremidade.A operação do resto do sistema é como uma parte do experimento 5.Verifique que este sistema não é disponível para o PSK ±90°. para fazer isto, primeiro configure um bit padrãosimples (de modo que um único bit de dado selecionado para 1) e verifique isto na recepção do módulo Receptorde Dados. Remova a ligação 1. E então, pelo ajuste do controle de ganho e fase no Deslocador da fase da portadoraU-2970D, incrementa o deslocador de fase além de ±90°. Note que como o deslocador de fase passa através destevalor critico de dados é complementado pelo modulador lento aleatoriamente.Resumo:O PSK significa transmissão de um sinal periódico no qual a fase é fornece valores alternados (dependendo dosvalores dados) com respeito a portadora do sinal de referência.O método de geração de código binário dos sinais PSK de fase arbitrária diferente da portadora de referência é para:-um sinal em quadratura com a referência.-reverter a fase desta quadratura do sinal por um dos dois valores.-adicionar a quadratura resultante do sinal para portadora de referência.Demodulação depende da pessoa hábil para reproduzir a portadora de referência. Para criar isto razoavelmente fácilo dado deve ter a forma fornecida de período do sinal igual para 0 ou 1, semelhante a um bifásico. A fase de referênciaé então simplesmente o significado da fase do sinal recebido. O sinal em quadratura com este é estabilizado peloPLL. Sua demolução é desempenhada pela modulação do último sinal com o sinal recebido.Experiência 8: Técnicas de Ajuda para a Demodulação do PSK/DSBSCEquipamentos Necessários1-U-2970A Gerador de Dados1-U-2970B Formatação de Dados3-U-2970C Modulação Balanceada Dupla1-U-2970D Deslocador de Fase de Portadora1-U-2970E Oscilado Controlador de Tensão (VCO)1-U-2970F Regenerador de Clock de Dados1-U-2970G Recuperador de Dados1-U-2970H Receptor de Dados1-U-2970K Módulo de Áudio1-U-2970L Circuito de Sintonia1-U-2970M Fonte de AlimentaçãoU-2970N Conjunto Cabos de Alimentação1-Osciloscópio de 2 canais1-Gerador de FunçãoObjetivoDemodular o sinal PSK (±90°) usando um loop quadrado e um loop “Costas”IntroduçãoLoop QuadradoQuando o sinal PSK for sempre 90° direcionado ou atrasado a fase de referência da portadora, o chaveamento éequivalente para inversão do sinal para mudar de um estado para o outro. Consequentemente se o sinal é quadrado,o resultado será inalterado. (O termo “enquadrado” é usado no sentido “multiplicado por ele mesmo”, não se confunda 42
    • com a ação de enquadrar a forma de onda do Enquadrador no U-2970F).Este fornece uma técnica simples para descoberta da portadora de referência no receptor. Resulta um frequênciadupla, fig.3-11, do enquadramento do sinal é usado para phase-lock que incluí um divisor, fornecendo um sinalphase-lock na portadora original da frequência. Este é então usado no modulador (detector coerente) para odemodular o sinal de entrada e deste modo recupera o dado. Sinal PSK (Sinal)2 Fig. 3-11 Enquadrando o sinal PSK para recuperar o clock. Sinal dado VCO Controle Fig.3-12 Loop Costas Recebido Referência? Referência? Recebido Fig.3-13 Ambiguidade de Fase da Portadora Recuperada.Loop CostasEste loop é uma forma de demodulador usando a concepção de PLL, mas introdução do sinal favorecendo amultiplicação do mesmo, o dado diretamente extraído de um dos elementos do loop.Na fig.3-12 três moduladores (multiplicadores) são mostrados, formando um PLL com o VCO. Antes sincronize 0°na saída do VCO variará na fase com respectivo sinal de entrada. Como a fase relativa passa através de outrosvalores do que 0°, na saída do modulador aparecerá 1, habilitando os moduladores 2 e 3 formado de PLL com VCO.Estes travam a saída 90° do VCO em ±90° para o sinal de entrada (dependendo do sinal da saída do modulador 1). A saída 0° é portanto travada em 0° ou 180° mantendo o sinal de saída do modulador 1. Quando o sinalde entrada muda de estado, o movimento de ambos os sinais para o modulador 3 é mudado, deste modo a saídado modulador 43
    • 3 é inalterada. Deste modo o VCO travará a constante de fase. No modulador 1 no entanto, somente 1 sinal deentrada muda, portanto a saída do modulador 1 muda de acordo com o estado dos dados.Ambiguidade de FaseTemos sempre um problema fundamental na escolha da técnica de demodulação que pode não ajudar. A fase dereferência necessária pelo receptor deve ser no meio entre os dois valores recebidos da fase do sinal, mas estefornece duas possibilidades, fig. 3-13. Se nada é conhecido sobre os dados, o sinal não contém informaçõescontadas que estes valores a fase é “+” e que é “-” 90° com respeito a referência. Consequentemente a demodulaçãode dados pode ser invertido (0s e 1s alternados).A importância é repartir através do uso da extensão da técnica “reconhecimento padrão” nos dados.Método 1Usando o “Loop Quadrado”Conecte o kit de acordo com a figura 3-14.O ganho do deslocador de fase U-2970D pode ser selecionado para a posição máxima. A capacidade dodeslocamento de fase não é usada neste momento, e esta unidade é inclusa simplesmente para converter aportadora quadrada do módulo Gerador de Dados para uma senóide. (Multiplicando a onda quadrada por ela mesmanão produzirá uma saída de dupla frequência proveitosa).Verifique que a portadora da onda senoidal aparecerá na ligação 9 e sincronize o osciloscópio para isto. Olhe aligação 12 com o outro canal. Isto deve ser possível para ver que a fase de saída do modulador muda para 180°como os estados dos dados muda entre 0 e 1.O próximo ponto para verificar é a ligação 15. Esta é a saída do modulador conectado ao dispositivo da “lei-quadrada”. Note que isto inclui, a esperada componente DC com uma componente AC na qual a frequência é duasvezes a frequência de entrada.O segundo sinal de dupla-frequência será gerado na ligação 14 pelo VCO. Quando o sistema é sincronizado, osdois sinais de dupla frequência serão diferentes na fase (na frequência dupla) por volta de 90°. Alguma mudançanesta relação de fase será produzida na ligação 18, a componente DC da saída é formada no modulador acima,tendendo a restaurar o 90°. Alguma mudança nesta relação de fase será produzida na ligação 18, a componenteDC formada no modulador acima, tendendo a restaurar a diferença de fase de 90°. (Este sinal DC é idealmente zero,uma vez que sincronizado). 44
    • Fig.3-14 Loop Quadrado detectado pelo PSK 45
    • Se algum dos dois sinais periódicos são sincronizados juntos, e um deles muda a fase para 360°, não tendodiferença nas mudanças das formas de onda de antes e de depois. Se isto acontecer os dois sinais de frequênciadupla, o sistema poderia portanto se igualar mantendo o sincronismo bom antes e depois da mudança. Mas a fasede 360° muda para frequência correspondente a “2f” para mudar a frequência “f” de 180°, isto é sinal reverso. Istopode ser melhor visto na ligação 23, saída do detector coerente.Compare os dados da forma de onda original, ligação11, com um recebido, ligação 23. Desconecte e reconectea ligação 12. A polaridade relativa dos dois sinais de dados mudarão aleatoriamente. Como explicado antecipadamente,não temos informações nos sinais recebidos para ver qual a polaridade correta, se o uso não é criado de algum dadopadrão.Seleção do Clock de DadosComo nos experimentos anteriores, o controle de “delay” e “largura” devem ser selecionados para a fonte antecipada/atrasada com pulsos de bit de clocks da mesma largura, e ficando negativo com mesmo tempo quando o dado éestável.Uso do Reconhecimento PadrãoO reconhecimento padrão, envia em intervalos, não fornece somente para regenerar a word (palavra) de clock mastambém para resolver a ambiguidade relativa a fase que representa 0 ou 1. O módulo U-2970G é chaveado parao reconhecimento ou do padrão A ou do padrão B; B é o complemento ou o inverso de A. Quando o reconhecimentodo padrão B é atualizado, a operação lógica na suposição de que a demodulação de dados é invertida, e portantore-inverte, através do significado da porta OR Exclusivo alimentando os dados no flip flop, para restaurar o sentidocorreto dos dados.A operação pode ser testada, pela conexão e desconexão, novamente, da ligação 12. O sistema resincronizará coma escolha aleatória da referência regenerada da fase mostrada na fig.3-13, que será indicada pelos indicadores dereconhecimento A e B respectivamente, no módulo U-2970G. O sinal que efetua a a inversão deve ser tambéminspecionado na ligação 12 que é interrompida. PLL Fig. 3-16 Conexão para o circuito d/dt d/dt d/dt 46
    • Fig. 3-15 Conexão para Dados Bifásicos PSKSelecione o osciloscópio da seguinte maneira:• CH1 5V/DIV• Base de Tempo 20µs/divEfeito de Dados Negativos no Sinal de Áudio DigitalRemova a ligação 32 (entrada do Receptor de Dados) da saída do NRZ do módulo U-2970G. Conecte este em vezda ligação 24 deste modo o dado demodulado não tem uma correção mais longa para inversão do que pararecuperação da portadora.Se o sinal é agora interrompido e o sistema segue para o resincronismo como antes, o dado digital será algumasvezes corretos algumas vezes negativos. Restaure a ligação 32. Fig. 3-17 Conexão para “Integrar e Amontoar”Use o conversor AD no Gerador de Dados e o conversor DA no Receptor de Dados para completar completar aligação de áudio do gerador de função, direto do sistema, para o módulo de Áudio. Verifique esta operação atravésdo envio de um sinal de 600Hz ponto a ponto. Interrupção e resincronismo deve permitir o som não varie.Por que isto? A resposta relata ambos, para o código usado para digitalização, e para o caminho conduzido parao ouvido humano. 47
    • Isto pode ser concluído que para algumas comunicações de áudio, recuperação da fase da portadora correta nãoé importante. (A sincronização da palavra entretanto essencial).VariantesDado bifásico pode trocar o formato NRZ, mas deve ser o capacitor da alimentação para o modulador, fig.3-15 (pararemover a componente DC). A sincronização do bit de clock pode ser alterada para o uso do circuito d/dtdentrodo PLL, fig.3-16. O dado pode ser recuperado pela técnica “integrar e amontoar”, fig.3-17, em vez de pelaamostragem simples. III.Continuição alternativa "Sample and Hold" II.Integrando e amontoando Localização no U-2970C Variação do Filtro I. Loop "costas" Fig.3-18 Receptor “Loop Costas” pelo PSK 48
    • Método 2Loop CostasAlgumas combinações tem sido sugeridas pelo “envio” e pelo “recebimento” de pontos do sistema usando o loopquadrado. Alguns destes loop podem ser trocados pelo Loop Costas.Na fig.3-18, ligações 12 e 13 são linhas de transmissão como antes. Três grupos separados de elementos desistema são mostrados:Grupo I é o próprio loop Costas e corresponde exatamente para que mostra a fig-3-12, desde que os moduladoressejam simplesmente multiplicados.Grupo(II) e (III) são alternativas de continuação do sistema.Outras variações de (II) e (III)são possíveis. Como anteriormente, com o loop quadrado, a forma do sinal transmitidodeve ser apropriado para o circuito de regeneração de clock escolhido. Deste modo, com a variação(II) como mostra,a conexão da fig.3-15 (bifásico, acoplamento AC) deve ser usado.O projeto do Loop Costas é complexo e concentra-se no projeto de filtros (não como mostra a fig.3-12). Este pegados plugs de entrada que são inseridos na saída do módulo U-2970C. Temos variações que são fornecidas nastabelas da fig.3-18. O primeiro par da rede de trabalho fornecerá ao loop Costas que operará em ± modo comum.O segundo par fornece aumento no ganho do loop, deste modo o limite do sistema, uma condição aproximadamentepara uso sucessivo de “chaveamento de hardware” ou “polaridade” na versão do Loop Costas. No terceiro par darede de trabalho, a rede de trabalho A não é filtro, deste modo a ação do loop de realimentação forçando o VCOpara localizar o sinal é criado mais direto. O efeito é para fazer a localização do loop melhor na aquisição travadacom a frequência do desligada; mas a penalidade é que este é mais responsivo a ruído.Resumo:No ±90°PSK tem-se uma ambiguidade enerente a 180° em fase, e portanto entre os dados 1 e 0. Isto pode nãoimportar para alguns canais de áudio, mas pode ser removido pelo reconhecimento alguns padrões no dado quedetermina que fase é correta, na adição para recuperação da palavra de clock.Uma técnica para recepção é operar a forma de onda da entrada com um dispositivo da lei quadrada, portantofornecendo uma forma de onda de dupla frequência para que o clock do receptor possa ser sincronizado.Uma técnica alternativa é o Loop Costas em que 3 multiplicadores PLL produzam dados como um destes sinais,e este não serve somente como um sinal externo, mas a fase invertida dentro do PLL, cancelando as inversõesde fase do sinal, deste modo como para manter estabilidade da fase para a sincronização do clock.Experiência 9: Geração de Sinais QPSKEquipamentos Necessários1-U-2970A Gerador de Dados1-U-2970B Formatação de Dados3-U-2970C Modulação Balanceada Dupla1-U-2970D Deslocador de Fase de Portadora1-U-2970E Oscilador Controlador de Tensão (VCO)1-U-2970F Regenerador de Clock de Dados1-U-2970G Recuperador de Dados1-U-2970H Receptor de Dados1-U-2970L Circuito de Sintonia1-U-2970M Fonte de AlimentaçãoU-2970N Conjunto Cabos de Alimentação1-Osciloscópio de 2 canaisIntroduçãoO QPSK é uma técnica de transmissão em que, em vez de duas fases possíveis para o sinal portadora estudadono experimento 8, 4 possíveis fases são usadas, fig.3-19. 49
    • Temos exatamente 4 possíveis maneiras combinações de 2 bits. Pela designação de uma das possíveis fases paracada 4 combinações, isto vai tornar-se possível para especificar os dois bits pela única escolha da fase daportadora. Deste modo, a nova fase precisa ser estabilizada somente para 2 bits, isto é metade como com o PSKoriginal. Esta sugestão que a largura de banda necessária pode ser a metade. Em canais livres de ruído este éaproximadamente verdadeiro. A taxa de informação não é dupla, no entanto devido a grande precisão é necessáriana medição da fase da portadora do receptor, desta maneira na prática, com o ruído, a taxa de erro sobe, ou afrequência de clock deve ser reduzida para melhorar a relação sinal/ruído.A maneira em que o os sinais QPSK são gerados será estudados em 2 estágios. Primeiro este será mostrado comoduas formas de onda podem ser produzidas, cada uma tendo a máxima frequência reduzida em que possa ocorrera transição, e como os dados originais podem ser reconstruidos das duas formas de onda. Uma forma de onda édeterminada pelos bits de dados alternados (veja números ímpares), e pelos outros bits que ficarem nos intervalos.No segundo estágio, estas duas formas de onda operam no sistema do modulador para produzir um sinal daportadora na saída em alguns dos requisitos de uma das 4 possíveis fases.Método 1Transmissão Através de Formas de Ondas de Dados através de duas metades-padrão significantesConecte o kit de acordo com a fig.3-20.As formas de onda A e B vindas do módulo U-2970B são as duas metades padrão da foram de onda. Forma de ondaA transmite o primeiro (MSB), terceiro, quinto, e sétimo bit dos dados originais; a forma de onda B transmite osoutros.Configure o osciloscópio com gatilhamento externo da palavra de dados. Para o display de um ciclo de clock. Entãotransfira a ponta do CH1 para a saída NRZ do módulo Formatação de Dados e a ponta CH2 primeiro para a saídaA, segundo para a saída B, para verificar o comportamento das saídas A e B, descrito acima. Fig. 3-19 Diagrama de Fasor do sinal QPSK Fig. 3-22 Diagrama de Fasor, de dois sinais PSK em quadratura e a combinação deles com o QPSK. 50
    • Olhe a saída dos dois integradores no módulo U-2970G. Configure a palavra de dados tendo 0s e 1s transmitidopor cada canal A e B, como 00110011. Ajuste o controle da polarização do integrador para igualar a rampa positivae a negativa de cada forma de onda. Fig. 3-21 Transmissor QPSK: controle de dois sinais de dados de moduladores separados o qual as saídas são combinadas para produzir o sinal QPSK. Fig. 3-20 Princípio de QPSK 51
    • Este deve ser agora possível para enviar dados do módulo gerador de dados para o módulo receptor de dados. Aoperação de recuperação da palavra de clock pode ser verificada pela interrupção da conexão do bit de clock eobservação de que a desordem das palavras na saída é correta quando o reconhecimento da palavra é recebida.(Note que o reconhecimento é sempre sinalizado pela lâmpada A, sendo assim nós não temos até agora aintrodução de problemas de regeneração de referência da portadora).Método 2Transmissão QPSKConfigure o equipamento de acordo com a fig.3-21, permitindo a ligação 14 desconectada neste estágio.Conecte o osciloscópio nas ligações 11 e 13. Ajuste o controle do ganho do módulo U-2970D para o máximo, econtrole de fase neste caso que os dois sinais são de amplitudes iguais. Verifique que eles estão em quadraturamútua.Estes dois sinais são modulados respectivamente pela forma de onda A e B do módulo Formatação de Dados(transportando os bits de dados pares e ímpares respectivamente). Para examinar as saídas do moduladorselecione o osciloscópio da seguinte maneira:Gatilhamento Externo da ligação 6.Base de Tempo; 1µs/div(ou uma perto disponível)CH1,CH2; 5V/div.Selecione a palavra de dados inicialmente com tudo 0. Conecte CH1 em 14 e CH2 em 15.Duas senoidais em quadratura deverão aparecer.Agora selecione o bit mais significante para 1. A saída da forma de onda do modulador a cima, CH2, aparecerá agoraem fase original e em oposição de fase. A forma de onda de fase oposta é menos luminosa devido este aparecersomente durante um quarto do período d a palavra de clock que está alocado para MSB.Selecione outros bits, e veja no osciloscópio. Este deve torna-se evidente que cada bit ímpar terá a fase invertida,e cada número de bits par inverte a fase do menor.Para criar um sinal de 4 fases, as saídas do modulador são combinadas. A fig.3-22 mostra com as pontas das setasas saídas do modulador separadas para cada estado dos sinais A e B, e as pontas com duas setas e o sinalcombinado com a carga. O posterior é o sinal que será transmitido. (Estas fases são mostradas com diferença de45° da fig.3-19, mas este não é importante, sendo equivalente somente ¼ de ciclo da portadora de diferentetemporização).Conecte a ligação 14.Para evitar a superposição de sinais para diferentes pares de bits, pegue o gatilhamento externo do sinal doosciloscópio da palavra de clock.Conecte CH1 na ligação 6 como fase de referência.Esta será encontrada agora que mostra a forma de onda da saída afetará somente um par de bits (dependendo emcomo o gatilhamento é configurado).Encontre este par de bits. Então mude cada bits ao redor, repetindo a processo várias vezes. Isto deve ser possívelpara ver a forma de onda da saída passando ciclicamente direto todas estas 4 possíveis fases.Crie e anote a fase relativa a saída para referência do CH1, para cada dos 4 valores 00, 01, 10, e 11 do par de bitsrelevantes.NOTA: O experimento 10 usa a disposição agora configurada como um gerador de sinal.Resumo:A portadora do QPSK é fornecedora de uma das 4 possíveis fases relativas a referências de fase.Quatro valores podem especificar 2 bits, deste modo que os bits são enviados em pares, o sinal muda metadecomo frequentemente em PSK binário para a mesma taxa de bit de clock.A taxa de informações não é dupla, devido a relação sinal/ruído ser reduzida se a taxa de clock não for lenta.O método de transmissão é para formar 2 portadoras em quadratura mútua, modulando uma de acordo com osnúmeros ímpares de bits de dados então combine o resultado para formar o sinal transmitido. 52
    • Experiência 10: Recepção de Sinais QPSKEquipamentos Necessários1-U-2970A Gerador de Dados1-U-2970B Formatação de Dados3-U-2970C Modulação Balanceada Dupla1-U-2970D Deslocador de Fase de Portadora1-U-2970E Oscilador Controlador de Tensão (VCO)1-U-2970F Regenerador de Clock de Dados1-U-2970G Recuperador de Dados1-U-2970H Receptor de Dados1-U-2970M Fonte de AlimentaçãoU-2970N Conjunto Cabos de Alimentação1-Osciloscópio de 2 canaisIntroduçãoEste experimento continua da onde o experimento 9 parou, e use este equipamento configurado como gerador desinais.A demodulação do sinal QPSK pode ser portador pelo método similar ao do princípio do “loop quadrado” usado parabinário PSK.O receptor de sinal é então quadruplicado e o resultado dividido por 4, para fornecer a portadora recuperada. Noentanto neste experimento, a demodulação é portadora pela forma do loop Costas com a mesma duplicação daspartes, fig.3-23. Se este sistema for criado com elementos totalmente lineares e multiplicadores reais, as saídasdos moduladores 3 e 4 canelariam outras saídas de cada. De fato o sistema é disposto com amplitudes de umadas entradas do modulador 3 e uma das entradas do modulador 4 desta maneira sendo elas grandes saturam omodulador e efetivamente chaveia outro sinal.Na operação normal a frequência do VCO é sincronizado com o sinal de entrada. Moduladores 1 e 2 portanto atuamcomo um simples detector de fase. Este é fácil para mostrar que quando o modulador tem entradas que sãoreferências de portadora (veja apêndice C), e sinais senoidais de mesma frequência, e fase relativa φ a saída domodulador tem componentes DC proporcional ao cos φ. (Temos saída de alta frequência também, que éefetivamente removida pelo filtro passa baixa).A fig.3-24 mostra uma série de gráficos com o eixo horizontal comum de diferença de fase entre o sinal de entradae o 0° da saída do VCO.A parte de cima dos dois gráficos são curvas senoidais e cosenoides padrão para referência. Os outros mostramas saídas dos moduladores 3 e 4. Cada uma é criada de partes de forma de onda senoidais e cosenoides, chaveadaem fase com a polaridade do coseno ou do seno de cada curva respectivamente. A forma de onda de baixo mostraos resultados da combinação das duas. Este mostra claramente que será 4 valores do sinal de fase para que osistema pode travar sem mudar a fase do VCO. Esta é essencial para manutenção de fase de referência fixa quandoo sinal muda entre estes 4 possíveis valores de fase.Mas, justamente como, com o PSK binário, temos duas concavidades ambíguas perto da fase de referência, destemodo neste caso temos a necessidade de 4 cavidades ambíguas para ser resolvida pelo seus próprios dados dereferência. Sinal Sen wt Sen wt Controle de freq. Fig.3-23 Princípio do Demodulador QPSK 53
    • Saídas do modulador combinada. Fig. 3-24 Demodulador de Saída como Função de FaseNote os pontos estáveis, o sinal tem as fases 45°, 135°, 225°, e 315° com o relação ao valor 0° do sinal VCO. Asaída dos moduladores 1 e 2 terão valores (não zero) e os sinais são mostrados na tabela abaixo (em que “k” supõe-se valores constantes positivos).Fases do Sinal Saída do Sinal Saída do Sinal (graus °) Modulador 1 Modulador 2 45 kcos 45° + kcos -45° + 135 kcos 135° - kcos +45° + 225 kcos 225° - kcos 135° - 315 kcos 315° + kcos 225° -Pode-se ver que os sinais das 2 saídas são diferentes combinações para cada valor de fase, e isto representavalores de dados dos dois sinais dados A e B que são usados para gerar o sinal QPSK em primeiro lugar.MétodoA parte de transmissão do experimento usa as mesmas conexões do experimento 9, fig.3-21, exceto que somenteum que se necessita apenas uma carga resistiva na saída.A fig.3-25 mostra a conexão para recepção final do sistema. Esta é complexa e mais facilmente compreendida seeste é construído e ajustado nos estágios. Inicie pela construção através do loop Costas, mas neste momentoabandone as ligações 28 e 29 e siga para outras partes do sistema.Gatilhe o osciloscópio da palavra de clock do Gerador de Dados. Selecione a base de tempo para 2µs/div e os canaispara 5V/div. Olhe as duas entradas do modulador 1 (ligação 15 e 18). Encontre o par de bits de dados gerados afetama fase desta forma de onda, então através da mudança de cada bits ao seu redor, verifique que a fase do sinalrecebido (ligação15) muda 90° para cada mudança destes bits. (Os dois sinais deve ser idealmente um múltiploímpar da parte de 45°, mas são alguns fatores ideais criando uma dificuldade para realizar).Movimente o osciloscópio para as ligações 22 e 25. Verifique que os dois sinais são não zero, da magnitudeaproximada igual positivo ou negativo, e corresponde os dois bits de dados. 54
    • Adicione as ligações 28 e 29 e continuando as partes do sistema com referência a fig.3-25. Note a seleção da chaveno módulo de Recuperação de Dados. para o U-2970H Fig. 3-25 Formas de Onda no Demodulador QPSK 55
    • Selecione a base de tempo do osciloscópio para 10µs/div. Assegure-se que é uma transição pequena na forma deonda A, através da seleção do MSB no gerador, e limpe os outro números de bits ímpares.Ajuste a polarização nos dados quadrados para fornecer dados limpos no sinal de saída.Ajuste o controle de largura para criar pulsos do segundo monoestável para igualar a um clock de 40kHz. Forneçaalguns dados padrão para serem transmitidos, a regeneração dos dados de clock devem ter seu próprio sincronismopara o fluxo de dados, apesar de não necessariamente a fase correta.No módulo Recuperação de Dados o controle de polarização de dados pode ser agora selecionado deste modo queas rampas positivas e positivas das saídas do integrador são iguais. Este será provavelmente encontrado por algunsvalores de dados, a rampa muda do positivo para o negativo antes do integrador ser resetado.Isto implica em uma temporização incorreta. Ajuste o controle do “delay” para solucionar este problema.Que completa a configuração.Isto é instrutivo para examinar várias formas de onda no módulo de Recuperação de Dados. Vários são mostrados,alguma parte idealizada na fig.3-26. (as saídas do integrador são mostradas para ambas polaridades dos dados)Este será encontrado em todas as formas de onda na fig.3-26 são deslocadas ao mesmo tempo pelo ajuste docontrole de “delay”.Note que através da desconexão do sinal d linha, ligação 14, momentaneamente, o sistema pode ser resincronisadocom um diferente fase de referência recuperada. Este é indicado pelas diferentes inversões do reconhecimento doexemplo padrão sendo reconhecido pela palavra lógica de reconhecimento. Tente o efeito, nos dados recebidos,do resincronismo com o reconhecimento do primeira seleção errada da chave, e então corrige.Esta disposição perde o sincronismo se a forma de onda A desaparecer (todos os bits ímpares do mesmo valor).Encontre outra disposição que sincroniza no lugar da forma de onda B. (O ED-2970 é simples e não permitesincronização em ambas as formas de onda sem ajuste. Esta facilidade naturalmente forneceria um sistema decomunicação profissional, junto com osciladores a cristal necessitando menos sincronização frequente). bit de clock Word de clock Pulsor de Reset 40kHz Alto integrados Baixo integrados Fig. 3-26 Forma de Onda no Módulo de Recuperação de DadosResumo:Sinais recuperados do QPSK pode ser executado usando o sistema que em resultado é dois loops Costas com amesma parte compartilhada, e o qual a saída do sinal é combinada para operar um único VCO que fornece umaportadora de fase de referência recuperada. A não linearidade deve ser associada com dois moduladores que geramo controle de sinal do VCO.Dois sinais de dados são extraídos de 2 loops, um representa os bits ímpares e os outros os pares no fluxo de dados.Temos uma fase de “4 dobras” inerentes de ambiguidade na fase de referência recuperada esta é com o envio dofluxo de dados disponível a reconhecimento do exemplo, e fornecimento lógico no receptor que pode reconhecertodas as 4 variantes deste exemplo recebido com as diferentes fases de referência recuperada. 56
    • ExercícioDesenhe o diagrama de blocos para o demodulador QPSK usando o método de frequência quadrupla.4. APLICAÇÕES E SUGESTÕESEste capítulo apresenta algumas sugestões que o instrutor pode encontrar pode ser proveitoso para experimentosou demonstrações. Eles não são formalmente organizada para uso direto dos estudantes, desde que o tratamentonecessário é apropriado para variar largamente com o grupo de cursos de estudo existentes para o ensino.4.1 Circuitos de ComunicaçãoNOTA:A fig.4-1 mostra o módulo modulador e o circuito de sintonia usado como oscilador. Este demonstra:O uso do dispositivo de produção de ganho e um com frequência dependente do deslocador de fase para produziroscilação.O uso (e necessidade de) de dispositivo não lineares para controlar a amplitude da oscilação.O deslocador de fase da portadora é justamente um dos vários módulos que podem ser usados para fornecerpolarização DC que fornece o valor inicial do ganho para o modulador acima, usado com um amplificador. Comoproduz oscilação, o modulador produz a menor saída DC que desliga a polarização, reduzindo o ganho e aestabilidade oscilatória da amplitude.A fig.4-2 mostra como o oscilador (fig.4-1) pode ser usada com o mixer (modulador) para produzir o sinal heteródino.Aplicações práticas deste princípio são numerosos, incluindo:oscilador de frequência de pulsação na comunicação recebida.Superhet (heteródina supersônica) recebida.Portadora de telefone/telégrafo Controle do Ganho do Amplificador Saída 2kΩ & 0.001µ Controle de frequência Controle de Amplitude Fig. 4-1 Oscilador 57
    • Vem do oscilador Mixer 2kΩ & 0.001µ Oscilador a cristal Fig.4-2 Frequência/Mixer -mudança4.2 Quantização do Ruído e SuperposiçãoNOTA:O módulo U-2970J, apesar de não especificado para o uso em alguns dos experimentos deste manual, fornece aosinstruções com a oportunidade para demonstrar 2 fenômenos essenciais para o próprio entendimento datransmissão digital de quantidades analógicas:1. A introdução da quantização de ruídos. Este é a componente do sinal recuperado aparecer dos jumps entre umvalor de sinal discreto e outro, fig.4-3. Uma diferença audível para o som recebido deve ser encontrado na introduçãodo filtro entre o Receptor de Dados e o final do módulo de áudio. O sinal de entrada pode ser convenientemente umtom simples. A magnitude dos passos de quantização pode ser alterado pela seleção de 4 ou 8 bits de dados nomódulo Gerador de Dados.2. A geração de supostas frequências. Este é um resultado indireto da digitalização, o direto causa existência deamostragem de dados analógicos contido pelo processo de digitalização, fig.4-4. O efeito é mais facilmenteexplicado em termos de um tom simples, que o filtro de entrada na fig.4-5 impedirá o aumento destas frequências.No entanto o resultado audível será mais surpriendente se aplicado para um sinal complexo como uma músicagravada.A fig.4-5 mostra duas posições de filtro. O natural do canal de comunicação pode ser selecionado de váriaspossibilidades, incluindo estes usados em experimentos formais. A fig.2-8 (simples ligação de banda-base), porexemplo, será extremamente simples para configurar, e oferece mínima emissão relevante de distração.Na outra mão algumas coisa mais elaboradas seria mais realista, e a pode ser pega da fig.2-18 (ligação ASK) comorepresentativa, sem complexidade desnecessária. Sinal Tempo (a) Sinal analógico & valores do sinal codificado Ruído (b) Quantização do ruído 58
    • Ruído (c) Quantização de ruído filtradoFig.4-3 Quantização de Ruído Causado pela Digitalização do Sinal Analógico Sinal original Sinal sobreposto Instante de amostragem Fig. 4-4 Suposição Causada pela Amostragem do Sinal Analógico. 59
    • 60 Canal de comunicação Gerador de sinal Filtro de posição para suprimir Filtro de posição para reduzir a a superposição quantização de ruído Fig.4-5 Uso de Filtros Contra Ruídos
    • APÊNDICE A - Nome dos Grupos de BitsO grupo de bits representa algumas informações, que pode ser de alguma classe , dependendo do significadodeterminado para o bit, ou para os grupos deles. Informação é de muitos grupos, e usados de diversas maneiras,deste modo que a diferença de nomes são apropriadas para o grupo de bits, de acordo com a situação. Este apêndicecontém justamente alguns dos nomes para um pequeno grupo de bits.WORD (PALAVRA):O nome usado neste manual, “word”, é usado em equipamentos de processamento digital. Em computadores usadono processo digital, o nome geralmente se refere a alguns tamanhos convenientes do grupo de bits que o computadoré projetado para manusear a unidade.Isto pode ser para 4 bits a 64 bits ou mais; o microcomputador usual geralmente tem uma word de comprimentode 8 ou 16 bits. O tamanho da word no computador é fechado com o projeto central do microprocessador e coma organização da memória.CARACTERNa escrita normal, o caractér significa um elemento do conjunto de letra e números ou outros símbolos que podeser escrito e lido. Os caracteres são chamados de caracteres gráficos. No envio de caracteres através do canalde comunicação, geralmente cada caracter é alocado um código específico ou uma palavra de dados. A palavrade dados representa que o caracter é muitas vezes ele mesmo encaminha para um caracter.Na adição, a seleção da definição da palavra de dados normalmente também inclui o “controle de caracter”. A funçãode controle de caracter não é gráfica, mas esta serve para controlar algumas ações do receptor, desta maneiraretorna para a cabeça da impressora para o início da linha (ou próxima linha), ou sinalizando o final da mensagem.BYTEA palavra de dados de 8 bits é a mais usada e tem um nome especial “por 8”, que foi mudado para “byte”. Um usoimportante é no método de comunicação baseado nos caracteres. Isto porque o caracter selecionado de tamanhonorma pode ser definido pela seleção de uma palavra de 8 bits. Normalmente, se um bit é reservado para a paridade,são possíveis 27=128 diferentes caracteres. Por exemplo, em ASCII temos 33 códigos de controles, 26 letrasmaiúsculas e 26 letras minúsculas, 10 dígitos (0 a 9) e 33 símbolos gráficos.APÊNDICE B - Correção de Erro no ED-2970IntroduçãoTemos muitos tipos de códigos de correção de erro usado no sistema de comunicação digital. Alguns são simples,como um usado no ED-2970, e outros são mais complexos. Normalmente falamos em comunicação maisvulneráveis a interferência de ruídos nos mais complexos é necessário o sistema de correção de erro.Também o ruído pode pegar diferentes formas; algumas energias são regulares e constante enquanto algum éimpulsivo e tem alta energia somente para um curto período. Alguns códigos de correção de erro são melhores emprocedimentos com um tipo e alguns com outro.Todos os códigos de correção de erro, quer simples ou complexo, faça uso de redundância, que são mais dígitosbinário transmitidos do que são estritamente necessários justamente para representar o dado. Estes dígitos extrasão chamados de “bits de check” e são gerados por vários códigos dos “bits de dados”.Se a integridade de dados muito alta é demandado o número de bits de verificação pode ser muito alto comparadocom o número de bits de dados. Consequentemente, para fornecer a largura de banda do sistema e por esta razãofornece a taxa de velocidade de bit (bits/segundo), a taxa de que os dados podem ser transmitidos (word de dados/segundo) é muito reduzida. Isto é uma inevitável consequência e é aplicável para todas as formas de comunicação,não somente digital.CÓDIGOS HAMMINGNo ED-2970 modifica-se uma versão dos códigos Hamming, nomeado depois deles originados é usado. Desde quea primeira descrição pelo Hamming em 1950 estes códigos tem sido reconhecidos por ser um caso especial de 61
    • muitas classes de códigos chamados de “bloco linear de códigos”, e a construção deles pode ser formalizadamatematicamente. Mas para nossa proposta nós não necessitamos referência com a teoria formal e o princípio deum código particular pode ser lido e entendido sem isto.DISTÂNCIA MÍNIMAMuitos blocos lineares de códigos , incluindo códigos Hamming, usa o conceito de “distância mínima”, que necessitade uma explanação resumida.Considere duas Words de 4 bits binários como a fig.1. No.de Bits 1234 WORD A 1001 WORD B 0100 Fig. 1A distância entre estas duas words é definida para ser o número de bits que deve ser complementado em qualquerum criado igual ao outro. (“Complemento” significa “mudar de 0 para 1 e muda 1 também). Deste modo nós devemoscomplementar os bits no.1,2 e 4 para criar um igual ao B ou vice versa, e a distância é portanto 3. Este deve serclaro que se enviou um “link” de comunicação como as words A e B e cada um se desloca um bit único de erro (umbit complementar) recebido pela word entretanto será distinguível desde que cada seria enviada a word correta paraoutra word.Exemplo:A envia 1001 e recebe 0001 (bit 1 complementar)B envia 0100 e recebe 0101 (bit 4 complementar)Se nós conhecemos que A e B são somente words que poderia ter sido e que somente um bit de erro tem ocorridoentão nós podemos examinar as words recebidas e ver com certeza que o primeiro deve ter sido enviado comoA e o segundo como B, por que para criar 0001 igual a 0100, precisa-se de 2 bits para ser complementado.Em curto, se nós podemos assegurar que cada word binária que nós desejamos, para enviar tem a distância mínimados 3 entre este e alguns das outras words, então em princípio nós podemos corrigir alguns erros e não mais queum bit em um grupo recebido.O CÓDIGO ED-2970O código Hamming para uma única correção de erro tem encontrar o critério da distância mínima 3 (MD3) mas naadição este oferece um método simples de indicação que o bit está em erro.Suponha nós desejando para uso word de dados tendo bits D; nós devemos agora adicionar bits de verificação Ce cada bit de verificação será designada o valor binário escolhido para manter paridade igual (número igual a 1)quando considerado com uma seleção particular de bits de dados. No final da recepção nós devemos verificar aparidade “carry out” C do bit apropriado; se não temos erros todos os resultados serão zero mas se um erro ocorrer,um ou mais das verificações fornecem o resultado não -zero. O resultado C pode ser considerado como um bit binárioC número S que pode ser disposto para o “ponto” na posição de erro. Este número é chamado de “síncrono”.Lembrando que a verificação dos bits tem de ser transmitido como um bom bits de dados e deste modo sãoigualmente apropriado para ser recebido erradamente, no entanto, quantas verificações de bits C deve seradicionada para permitir que um de alguns bits (D+C) para se identificado? Nós devemos permitir para o sincronismozero, indicando sem erros. Deste modo o sincronismo deve ser hábil no “ponto” para algum número de 0 a D+C.NOTA: Isto pode ocorrer para surpreender o leitor se isto é necessário para ser hábil para corrigir os erros na verificação de bits, desde que os erros não afetarem a precisão dos dados. Em alguns casos isto pode em princípio reduzir 62
    • o número de verificações necessárias. Mas alguns casos este pode ser demonstrado que o código Hamming nãopode ser construida ao, longo das linhas descritas onde a menos que este seja capaz de corrigir o erro em algumbit.Deste modo 2c deve ser maior ou igual a D+C+1. Em caso particular nós desejamos D para ser 4.2c >= C+5Para C=2 2c =4 C+5=7 ESTE NÃO É BOMPara C=3 2c =8 C+5=8 ESTE É SATISFATÓRIOVamos agora selecionar a combinação da saída e verificação dos bits nos números das colunas com na fig.2, masnão ainda especificado o que são dados e o que são bits de verificação: Col. No. (binário) Col. No. (decimal) Fig. 2O resultado da primeira verificação de paridade será pega para ser o bit menos significativo So deste modo que seum ocorre um erro causando este bit para ser 1 isto deve ser um ponto de uma das colunas o qual o rótulo bináriotem 1 que está na posição do bit menos significativo. No entanto esta primeira verificação deve pegar o lugar dascolunas 1,3,5,7.Igualmente para o segundo bit S1, colocando 1 na segunda posição que são as colunas 2, 3, 6, e 7.Finalmente o terceiro bit S2 devem ser os pontos para a coluna 4, 5, 6, 7 que tem 1 na terceira posição.A fig.3 mostra este resultado resumidamente: Mais significante próximo significante Menos significante Fig. 3Por exemplo, se o bit 2 é um erro, somente S1 é afetado e vai para 1, nós temos:S2 S1 S0=010=2 indicando que a coluna 2 tem um erro.Novamente se o bit 5 é erro S2 e S0 são afetados e:S2 S1 S0=101=5 e assim por diante.Se não ocorrer erros S2 S1 S0=000Nós agora temos uma maneira de gerara o bit de verficação, fornecendo os bits de dados. Suponha nósarbitrariamente criamos uma coluna de posições de dados de 1 a 4 e colunas de verificação de posição 5, 6, 7.Referindo-se a fig.3 nós podemos ver que a verificação de bits não pode ser independentemente gerada devido aosbits 5 e 6 cada um ocorre em duas colunas enquanto o bit 7 ocorre em todos os 3 verificados.Este é desajeitado e indesejado. A dificuldade pode ser superado através de nada que apareça nas colunas 1, 2,e 4 somente em cada diferença de verificação e deste modo são independentesDeste modo se nós usarmos estas posições para verificação dos bits e para as posições 3, 5, 6, 7 para cada bitde dado verificar o bit dependeria somente dos bits de dados. 63
    • Bits (Dado ou Verificado) Fig.4DETECÇÃO DE DUPLO ERROSe 2 bits são erros quando recebidos, aplicação da sindrome de equações mostra que S será sempre não zero masnão aponta corretamente para a posição de erro.VERIFICAÇÃO TOTAL DA PARIDADENo ED-2970 o oitavo bit é determinado de modo a assegurar toda a igualdade de paridade.O terceiro receptor na verificação total de paridade é novamente feita . Se o único erro ocorrer em qualquer lugarda word de 8 bits este fornecerá um resultado positivo.O sistema não trabalhará para mais de 2 erros. No ED-2970 o módulo de recepção de dados, quando a últimacondição é detectada, a lâmpada indica 2 erros e a correção dos erros circuitamente é inibida.APÊNDICE C - Descriminação da Fase de Saída1. Entrada de dois senoidais Sinθ, sin (θ+φ) Onde θ = 2π ft, φ é a diferença de fase. A saída do modulador é: Sinθ, sin (θ+φ) = 1/2[cos(-φ) - cos(2θ+φ)] Onde a componente DC é: 1/2 cos(-φ) = 1/2 cos φ2. Senoidal chaveada pela onda quadrada 64
    • Chamando a onda quadrada de S, a saída do modulador tem componente DC:Manual sujeito a alterações sem aviso prévioRevisão:00 Data de Emissão: 04/08/97 65
    • Minipa Indústria e Comércio Ltda.Alameda dos Tupinás, 33 - Planalto Paulista - São Paulo - SP CNPJ: 43.743.749/0001-31 Fone: (11) 5078-1850 - Fax: (11) 577-4766 Site: http://www.minipa.com.br