Circuito 3-STATE
Upcoming SlideShare
Loading in...5
×
 

Circuito 3-STATE

on

  • 960 views

Progettazione e realizzazione di un circuito 3-STATE didattico

Progettazione e realizzazione di un circuito 3-STATE didattico

Statistics

Views

Total Views
960
Views on SlideShare
960
Embed Views
0

Actions

Likes
0
Downloads
3
Comments
0

0 Embeds 0

No embeds

Accessibility

Categories

Upload Details

Uploaded via as Microsoft PowerPoint

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

Circuito 3-STATE Presentation Transcript

  • 1. Progetto di Laboratorio di architettura degli elaboratori Progettazione e realizzazione di un circuito 3-STATE didattico Autori: Emilia Calzetta Vincenzo Cervone Università degli Studi di Napoli Parthenope
  • 2. Cos'é un 3-state Il 3-state é una particolare porta logica la cui uscita può, a seconda delle entrate, assumere tre stati: i due stati ad alto e a basso potenziale, e un terzo stato (Enabled) in cui l' uscita è sconnessa al resto del circuito perché vi risulta collegata attraverso un' alta impedenza . In tale stato l' uscita si comporta come un filo volante non collegato ad alcuna sorgente: il suo potenziale non dipende perciò da quello delle entrate. Tecnicamente si dice che le uscite di questo componente hanno 3 stati logici : i consueti 1 e 0 e il terzo stato, detto Hi-Z , appunto " alta impedenza ". Il simbolo correntemente usato per l' elemento three state è il seguente: Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 3. In figura è rappresentato lo schema di funzionamento di un interruttore o porta logica  3-state: quando l’Enabled si trova nello stato 0, il circuito si comporta come un interruttore chiuso l’Output coincide con l' Input, quando viceversa l'enable si trova nello stato 1, il circuito si comporta come un interruttore aperto e l' uscita è ad alta impedenza indipendentemente dal valore dell' Input come indicato nella tabella che segue. Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO Enabled Input Output 0 0 0 0 1 1 1 0 HZ 1 1 HZ
  • 4. Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO La tecnica dei registri 3-STATE è nata dalla necessità di fare viaggiare su uno stesso filo i dati nelle due direzioni Le linee di trasmissione e ricezione prendono il nome di BUS, un sistema di TRASMISSIONE - RICEZIONE sarebbe : Possiamo pensare di utilizzare un BUS in modo bidirezionale se poniamo porte di ricezione e trasmissione da ciascun lato e alternativamente rimuoviamo una coppia ricevente e trasmittente da un lato e dall’altro. Ciò è possibile con le porte buffer 3-STATE. Queste porte hanno il terzo stadio ad alta IMPEDENZA che simula la rimozione dal BUS
  • 5. Analogia con trasmissione half duplex L'half-duplex è una modalità di invio e ricezione di informazioni digitali in cui il mezzo trasmissivo è il medesimo per entrambi i sensi del flusso dati e la trasmissione avviene alternativamente in un senso e nell'altro. La trasmissione half duplex e' dovuta alla necessità di condividere il medesimo canale trasmissivo da parte di due stazioni collegate; la commutazione tra trasmissione e ricezione avviene quasi sempre manualmente a seguito di una parola convenzionale (passo). L'idea è resa bene dalla ricetrasmissione a radio frequenza , come holky-tolky o City Band ( CB ), nella gestione delle quali si parla uno per volta . In una connessione half-duplex, si usa un protocollo di arbitraggio per gestire il traffico, che permette la risoluzione della contesa e la riduzione degli errori. Esempio: Nelle reti Ethernet (IEEE 802.3) si impiega l'algoritmo CSMA/CD Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 6. Supponiamo di collegare una tensione ad un resistore: la corrente che lo attraversa è soggetta alla Legge di Ohm " L'intensità di corrente in un circuito è direttamente proporzionale alla tensione ad esso applicata ed inversamente proporzionale alla resistenza del circuito stesso ". I = V / R per  cui, a parità di tensione applicata, più grande è la sua resistenza e minore è la corrente che passa, se la resistenza elettrica è infinita la corrente è nulla, cioè un resistore con questa caratteristica si comporta come un circuito aperto , lasciando scollegati i punti ai quali era collegato. Dunque, la condizione di alta impedenza delle uscite scollega praticamente l'oggetto ad esse collegato dall'ingresso, anche se fisicamente la cosa non si vede! Alta impedenza Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 7. Esercizi sulla legge di Ohm RESISTENZA sui DIODI LED
    • Per accendere un diodo led è necessario applicare in serie alla tensione di alimentazione una resistenza che limiti la corrente di assorbimento, così da impedire che il led si bruci. Il valore di tale resistenza può essere calcolato con la legge di Ohm:
      • indichiamo con Vs la tensione di alimentazione cui vogliamo collegare il nostro led
      • indichiamo con Vl la caduta di tensione presente ai capi del led (per esempio di 1,4 V)
      • indichiamo con I il valore della corrente che vogliamo far passare nel led (il cui valore può variare, da 20 a 40 mA)
    • Il valore della resistenza(Ohm) sarà calcolato con la formula:
    • Ohm = (Vs - Vl) / I
    Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 8. Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
    • Esempio (vedere figura): per far funzionare un led con una tensione di 12 V, limitando la corrente a 20 mA (e cioè a 0,02 A), bisogna calcolare:
      • R = (12 - 1,4) : 0,02 = 530 ohm
    • (poiché tale valore non esiste in commercio, useremo il valore standard più vicino, ad esempio 470 oppure 560 ohm)
  • 9. Il circuito realizzato Il circuito realizzato è composto da tre integrati 74373 che realizzano quattro porte 3-state ciascuno. Le uscite delle porte dei tre integrati sono collegate ad un unico bus che è stato collegato ad un display a sette segmenti per la visualizzazione dell’output. La sincronizzazione degli integrati 3-state è stata realizzata dal circuito di input descritto di seguito. Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 10. Segnale Clock Canale condiviso dai 3-State Output Input BCD 7442 7490 H= livello logico alto (1) L= livello logico basso (0) X= Valore logico indifferente Tavola di verità integrato 7490 Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 11. Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO Il circuito realizzato: ad ogni impulso di clock viene visualizzato in uscita il valore di uno dei 3-state e gli altri sono settati ad alta impedenza
  • 12. Il circuito di Input Il circuito di input (costituito dagli integrati 7442 e 7490) fornisce la sincronizzazione delle porte 3-state dei tre integrati 74373. È stato realizzato da un contatore binario (7490) che opportunamente collegato come descritto di seguito realizza un conteggio da 0 a 3 ad ogni impulso di clock. Gli output del contatore sono stati poi collegati ad un convertitore binario decimale (7442) per la realizzazione della sequenza di bit voluta. Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 13. Output del circuito
    • Gli output prodotti dal circuito di input sono:
      • 111 Nessun integrato è collegato al Bus
      • 011 Soltanto il primo integrato è collegato al Bus
      • 101 Solo il secondo integrato è collegato al Bus
      • 110 Solo il terzo integrato è collegato al Bus
    Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 14. I componenti utilizzati
    • Di sequito vengono descritti i componenti utilizzati per la realizzazione del circuito:
      • 74373 Ottuplo flip flop lactch con uscite 3-state
      • 7442 Convertitore binario decimale BCD (Binary Code Decimal)
      • 7490 Contatore binario asincrono
    Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 15. Integrato 74373 L’integrato è servito per la realizzazione delle porte three state. L’input 1 è stato collegato al primo output del circuito di input per la sincronizzazione al bus. I quattro output 2,4,6,8 sono stati collegati al bus comune, mentre gli input 3,4,7,8 sono i valori che si desidera visualizzare in uscita al circuito. La porta 11 è scollegata per disattivare le porte di memoria dell’integrato e permettere agli input di passare in modo asincrono sulle uscite corrispondenti Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 16. Integrato 7442 Convertitore binario decimale BCD (Binary Code Decimal) che nel circuito realizzato prende in input gli output dell’ integrato 7490 e fornisce in output i valori decimali per attivare a turno i 3-state 74373. Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO Si noti che il 7442 può essere usato come decodificatore da 1 a 3 se gli input D e C sono settati a zero.
  • 17. Integrato 7490 Questo integrato è un contatore binario asincrono che nel nostro circuito è stato configurato per prendere in input un segnale di clock e scandire ad ogni impulso una sequenza binaria in modo da realizzare la seguente tabella di verità: Con la caratteristica che quando si arriva a 4 il contatore si resetta a 0. Per realizzare questo processo si collega il Pin 8 (output Qc) con il pin 2 (input R 0(1) ) e il pin 3 (input R 0(2) ) Gli input R 9(1) e R 9(2) sono settati a zero Progettazione e realizzazione di un circuito3-STATE didattico SICSI-V CICLO
  • 18. Riferimenti utili Siti su cui reperire i datasheet degli integrati http://www.datasheetarchive.com/ http://www.datasheetlocator.com/ http://www.alldatasheet.com/ Informazioni su Codice Retma http://www.ilriparatore.it/pagine/teoria/resist/retma.htm