Inertial Navigation System

Elektrotehnički fakultet u Beogradu FPGA implementacija inercijalnog navigacionog sistema Diplomski rad mentor: kandidat: prof. Jelena Popović Darko Tasovac

Sadržaj:   Teorijskiuvod   Algoritam inercijalne navigacije   Implementacija Ovaj diplomski rad je napisan u Madridu na Politehničkom Univerzitetu u okviru Tempus projekta Evropske zajednice, JEP 17028-02.

Teorijski uvod   Navigacija   Senzori   Koordinatni sistemi   Transformacije

Navigacija   Položaj   Brzina   Pozicija

Geografski koordinatni sistem   XG – tangentno na lokalni meridijan u smeru lokalnog severa   YG – tangentno na lokalnu paralelu u smeru lokalnog istoka   ZG – vertikalno naniže, ka središtu Zemlje

Koordinatni sistem vezan za objekat i senzori   X-osa u pravcu kretanja objekta   Z-osa vertikalno naniže   Y-osa čini desni koordinatni sistem

Transformacije   Rotacija u ravni   Rotaciona matrica   Generalizacija za 3D

Algoritam inercijalne navigacije   Blok šema

MATLAB – provera dizajna   Test: poletanje aviona   Ubrzanje u pravcu kretanja 2g   Senzori: akcelerometri: ax=2gcos (30), ay=0 i az=2gsin(30) žiroskopi: p=0.1, q=r=0 početna brzina: U=70, V=W=0 početna pozicija: X=Y=Z=0

Implementacija   VHDL kod Xilinx WebPack 8.1i Symphony EDA Simili 30   FPGA Xilinx Spartan-3 čip XC3S1000

XC3S1000 - karakteristike   90 nm tehnologija   Programabilnost   Ulazno-izlazni blokovi : 391   Programabilni logički blokovi: 1920   Blok RAM memorija : 432K   Množači : 24   Blok za kontrolu takta :4

Arhitektura Implementirana arhitektura se sastoji iz tri celine:   Centralno-procesorske jedinice   Aritmetičko logičke jedinice   RAM memorije

Arhitektura - CPU   brojač   ROM memorija   kontrolna logika

Arhitektura – ALU jedinica   prihvatni registri   množač   sabirač   deljenje   kvadratni koren   inverzne trig. funkcije   kontrolna logika

Arhitektura – ALU jedinica   Dva operanda   32-bitni format sa pokretnom tačkom   Množenje, sabiranje, i inverzne trig. funkcije traju 5 taktova   Deljenje i korenovanje traju 30 taktova

Rezultati implementacije   Maksimalni takt: 100 Mhz   Trajanje programa: 16 us   Perioda izvršavanja: 10 ms   Zauzeće čipa oko 35%

VHDL provera   Poređenje rezultata

Zaključak   Velika brzina   Veći dizajn može da se implementira   Niska cena   Dostupnost softvera   Nadogradnja

http://www.ema-uav.org	143
http://ema-uav.org	4
http://www.slideshare.net	3
http://dl.dropbox.com	1
http://translate.googleusercontent.com	1

Inertial Navigation System

by EMA

Accessibility

Categories

Upload Details

Usage Rights

5 Embeds 152

Statistics

Inertial Navigation System Presentation Transcript