Protocolo
Upcoming SlideShare
Loading in...5
×
 

Protocolo

on

  • 1,958 views

Presentación del protoco de mi tema de tesis para obtener el grado de Maestria en Electrónica y Computación

Presentación del protoco de mi tema de tesis para obtener el grado de Maestria en Electrónica y Computación

Statistics

Views

Total Views
1,958
Views on SlideShare
1,950
Embed Views
8

Actions

Likes
1
Downloads
20
Comments
0

2 Embeds 8

http://www.slideshare.net 7
http://webcache.googleusercontent.com 1

Accessibility

Upload Details

Uploaded via as Microsoft PowerPoint

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

Protocolo Protocolo Presentation Transcript

  • Presentación de Protocolo y Avances de Tesis.
    DISEÑO DE UN SISTEMA EMBEBIDO BASADO EN UN MICROPROCESADOR SOFT-CORE CON DISPOSITIVOS RECONFIGURABLES.
    Ing. Alí Piña Rocha
    Directora: Dra. Susana Ortega C.
    Codirector: Dr. Juan J. Raygoza P.
    Línea de Sistemas Embebidos
  • Resumen
    Núcleos Personalizados
    Bus Común
    P Soft-Core
    32 bits
    FPGA
    MEM
    Periféricos
  • Estructura
    • Introducción
    • Justificación del tema
    • Objetivos
    • Hipótesis
    • Metodología
    • Cronograma
    • Avances
  • Diseño en Hardware
    Procesadores de propósito general.
    Tecnología ASIC
    (Circuito integrado para aplicaciones específicas)
    Dispositivos reconfigurables FPGAs
  • Tecnología ASIC
    Ventajas
    Desventajas
    Desventajas
    • Procesamiento eficiente
    • Área de silicio ocupada
    • Bajo consumo
    • Tiempo de desarrollo muy largo
    • Riesgo de diseño grande
    • Nula flexibilidad de ajuste
    Ventajas
  • Procesadores de propósito general
    Ventajas
    Desventajas
    Desventajas
    • Cambiar la funcionalidad del sistema
    • Económicos
    • Procesamiento secuencial
    • Conjunto de instrucciones fijo
    Ventajas
  • Dispositivos reconfigurables FPGAs
    • Buen rendimiento
    • Consumo suficiente para la aplicación
    • Flexibilidad
  • Herramientas de Descripción de Hardware
  • Sistemas dentro de un Chip Programable
    SOPC
  • Sistema Embebido
    Firmware
    Hardware
    Software
  • Sistema dentro de un Chip
    Firmware
    Procesadores Soft-Cores
    IP CORES
    Hardware
  • Núcleos de propiedad intelectual
    “Permiten implentar SOPC en de dispositivos reconfigurables“
  • Micro-procesadores Soft-Cores
    Un P Soft-Core es un Microprocesador completamente descrito en software.
  • Núcleos personalizados de propiedad intelectual
  • Justificación
  • Sistemas Embebidos
    Aplicaciones
    • Control de lineas de producción
    • Telefonía
    • Reproductores de música
    • Sistemas militares
    • Aplicaciones médicas
    • Sistemas de navegación
    • Automotriz
    • Sistema de seguridad
    “Consiste en adquirir y acumular datos sobre el estado de un objeto y después controlar su operación”
  • Interfaz en un Sistema embebido
  • “Los ProcesadoresSoft-Coressólo utilizan las caracteristicas mínimas requeridas para una aplicación específica“
  • Objetivos
  • Objetivo General
    “Sistema embebido para aplicaciones en tratamiento de imágenes y video, además de reconocimiento de patrones utilizando núcleos personalizados”
  • Objetivos Particulares
    Construir núcleos con filtros para aplicaciones en imágenes.
    Construir un núcleo para la detección de contorno en imágenes.
    Construir un núcleo para el reconocimiento de patrones.
    Diseñar memorias para compartir registros físicos.
    Generar un bus OPB.
    Compilar y sintetizar un sistema embebido.
  • Hipótesis
    “Debido a la reconfigurabilidad modular de nuestro sistema, se acortará el tiempo en el desarrollo de aplicaciones donde el diseñador no sea un experto en implementaciones en hardware”
  • Metodología
  • Metodología de estudio
    Investigación y análisis de sistemas embebidos.
    Investigación y análisis de filtros en hardware.
    Investigación de algoritmos o diseño de redes neuronales en hardware.
  • Metodología de diseño
    Simulink con la herramienta Xilinx System Generator y Xilinx Platform Studio
  • Cronograma de actividades
  • Bibliografía utilizada
  • Bibliografía utilizada
  • Bibliografía utilizada
  • Avances
  • Bloque acelerador de video utilizando System Generator
  • Sensor de video
  • Bloque acelerador de video
  • Memoria Compartida
  • Estructura base
  • Estructura base integrada
  • Estructura base integrada
  • Implementación de una red neuronal recurrente mediante la utilización de bloques DSP con Xilinx System Generator, implementada en tiempo real enDispositivos reconfigurables
  • Estructura base con núcleo personalizado
  • Vector de pesos
  • Núcleo personalizado
  • Salidas de la neuronas
  • Bloque DSP48
  • Diagrama a bloques de un filtro
  • Bloque DSP48
    Bloques embebidos DSP48
    Bloques Lógicos Reconfigurables
  • Resultados de tiempo y ocupación
  • Trabajos presentados
    Congresos
    A. Piña Rocha, S. Ortega, J. Raygoza. “Tutorial de un bloque acelerador de video utilizando System Generator” . Congreso de Computación, Informática, Biomédica y Electrónica CONCIBE 2009. Guadalajara Jalisco, Octubre 2009.
    A. Piña Rocha, C. Chirino, S. Ortega, J. Raygoza. “Implementación de una red neuronal recurrente mediante la utilización de bloques DSP con Xilinx System Generator implementada en tiempo real en dispositivos reconfigurables”. SOMI XXIV, Memorias del Congreso ISBN: 978-607-02-0840-9. Octubre del 2009. ISBN 978-607-02-0840-9
    Revistas
    A. Piña Rocha, S. Ortega, J. Raygoza. “Tutorial de un bloque acelerador de video utilizando System Generator” . Revista Digital, Científica y Tecnológica E-Gnosis ISSN 1665-5745, Aceptado, publicación pendiente.
    Talleres Impartidos
    “Introducción a los procesadores embebidos: Nios II de Altera”. Durante el Congreso de Computación, Informática, Biomédica y Electrónica CONCIBE 2009. Guadalajara Jalisco, Octubre 2009.
  • Gracias por su atención!!!!