• Share
  • Email
  • Embed
  • Like
  • Save
  • Private Content
FaMAF - Leccion Clase VHDL 08
 

FaMAF - Leccion Clase VHDL 08

on

  • 2,597 views

 

Statistics

Views

Total Views
2,597
Views on SlideShare
2,583
Embed Views
14

Actions

Likes
1
Downloads
49
Comments
0

1 Embed 14

http://www.slideshare.net 14

Accessibility

Categories

Upload Details

Uploaded via as Microsoft PowerPoint

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

    FaMAF - Leccion Clase VHDL 08 FaMAF - Leccion Clase VHDL 08 Presentation Transcript

    • CURSO VHDL LECCIÓN 08
      • Lección 8: MÁQUINAS DE ESTADO
        • 8_1 – INTRODUCCIÓN
        • 8_2 – ESTILO DE DISEÑO #1
        • 8_3 – ESTILO DE DISEÑO #2
        • 8_4 – ESTILO DE CODIFICACIÓN
    • CURSO VHDL LECCIÓN 08
      • Lección 8: MÁQUINAS DE ESTADO
        • 8_1 – INTRODUCCIÓN
        • 8_2 – ESTILO DE DISEÑO #1
        • 8_3 – ESTILO DE DISEÑO #2
        • 8_4 – ESTILO DE CODIFICACIÓN
    • 8_1 INTRODUCCIÓN 1 /1
    • CURSO VHDL LECCIÓN 08
      • Lección 8: MÁQUINAS DE ESTADO
        • 8_1 – INTRODUCCIÓN
        • 8_2 – ESTILO DE DISEÑO #1
        • 8_3 – ESTILO DE DISEÑO #2
        • 8_4 – ESTILO DE CODIFICACIÓN
    • 8_2 ESTILO DE DISEÑO 1/7
    • 8_2 ESTILO DE DISEÑO 2/7
    • 8_2 ESTILO DE DISEÑO 3/7
    • 8_2 ESTILO DE DISEÑO 4/7
    • 8_2 ESTILO DE DISEÑO 5/7
    • 8_2 ESTILO DE DISEÑO 6/7
    • 8_2 ESTILO DE DISEÑO 7/7
    • 8_2 EJEMPLO 8-1 CONTADOR BCD 1/7
    • 8_2 EJEMPLO 8-1 CONTADOR BCD 2/7
      • -----------------------------------------------------------------------------
      • LIBRARY IEEE;
      • USE IEEE.STD_LOGIC_1164.ALL;
      • -----------------------------------------------------------------------------
      • ENTITY COUNTER IS
      • PORT( CLK, RST: IN STD_LOGIC;
      • COUNT: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
      • END COUNTER;
      • -----------------------------------------------------------------------------
    • 8_2 EJEMPLO 8-1 CONTADOR BCD 3/7
    • 8_2 EJEMPLO 8-1 CONTADOR BCD 4/7
    • 8_2 EJEMPLO 8-1 CONTADOR BCD 5/7
    • 8_2 EJEMPLO 8-1 CONTADOR BCD 6/7
    • 8_2 EJEMPLO 8-1 CONTADOR BCD 7/7
    • 8_2 EJEMPLO 8-2 MÁQUINA DE ESTADO SIMPLE 1/5
    • 8_2 EJEMPLO 8-2 MÁQUINA DE ESTADO SIMPLE 2/5
      • -----------------------------------------------------------------------------
      • LIBRARY IEEE;
      • USE IEEE.STD_LOGIC_1164.ALL;
      • -----------------------------------------------------------------------------
      • ENTITY SIMPLE_FSM IS
      • PORT( A,B,C,D,CLK, RST: IN BIT;
      • X: OUT BIT);
      • END SIMPLE_FSM;
      • -----------------------------------------------------------------------------
    • 8_2 EJEMPLO 8-2 MÁQUINA DE ESTADO SIMPLE 3/5
    • 8_2 EJEMPLO 8-2 MÁQUINA DE ESTADO SIMPLE 4/5
    • 8_2 EJEMPLO 8-2 MÁQUINA DE ESTADO SIMPLE 5/5