1. Vorwort
Das vorliegende Buch ist aus dem Script zu einer Vorlesung mit dem Titel Digitale Schaltun-
gen entstanden, die seit einigen Jahren f¨ r Studenten der Elektrotechnik und Informatik an der
u
TU Braunschweig angeboten wird. Großer Wert wird auf den Aufbau von Systemen und damit
auf den Zusammenhang von Aufbautechnik, Leitung und Schaltungstechnologie gelegt, der bei
wachsenden Schaltungsgeschwindigkeiten die digitale Schaltungstechnik pr¨ gt. Leitungseffek-
a
te spielen heute sowohl auf der integrierten Schaltung wie auch bei der Leiterplatte eine so große
Rolle, daß die Fortentwicklung der digitalen Schaltungstechnik ohne sie nicht mehr verst¨ ndlich
a
ist. Hohe Schaltfrequenzen und abnehmende Strukturgr¨ ßen machen die bislang verwendeten,
o
sehr einfachen Leitungsmodelle nur noch eingeschr¨ nkt verwendbar. Ein genaueres Verst¨ ndnis
a a
der Leitungseffekte wird damit f¨ r den praktischen Schaltungsentwurf unabdingbar. Dies gilt
u
auch f¨ r den Einsatz von CAD-Systemen mit genauerer Leitungsmodellierung, denn hohe Re-
u
chenzeiten beschr¨ nken die pr¨ zisere Modellierung auf einzelne Signale und Teilaspekte. Buch
a a
und Vorlesung greifen mit diesem Schwerpunkt einen Trend in der amerikanischen Literatur
auf, der sich etwa im Buch von Bakoglu (siehe Literaturangaben) zeigt.
Auswahl und Darstellung der Schaltungfamilien sollen die Grundprinzipien der digitalen Schal-
tungstechnik aufzeigen und andererseits Verst¨ ndnis f¨ r die Mechanismen bei der Fortentwick-
a u
lung von Schaltungsfamilien wecken. Unter diesem Gesichtspunkt wird nur ein Teil der Famili-
en eingehend behandelt, darunter die heute eher historische TTL-Technik, die jedoch von ihrer
Entwicklungsgeschichte und ihren Eigenschaften her sehr aufschlußreich ist. Die weiteren be-
kannten Schaltungsfamilien werden dann mit Bezug zu den ausf¨ hrlich vorgestellten Familien
u
¤¢
£ ¡
knapper eingef¨ hrt. Weggelassen wurde lediglich die ebenfalls eher historische
u -Technik,
da sie sich nicht leicht in diesen Kontext einf¨ gen ließ.
u
Impulsformung und Leitungen werden in einem eigenen Kapitel zur Impulstechnik behan-
delt, und zwar vor den Schaltungsfamilien, denn viele Entwurfsentscheidungen der Schaltungs-
technik sind durch die Signal¨ bertragung bedingt. Da umgekehrt die Leitungstechnik von der
u
Schaltungstechnik beeinflußt wird, wird im ersten Kapitel eine Schaltungsfamilie zum besseren
Verst¨ ndnis exemplarisch vorgestellt. Diese Strukturierung hat sich nach einigen Vorlesungszy-
a
klen als geeignet herausgestellt.
Die Leitungstypen unterschiedlicher Aufbauformen werden klassifiziert, in kompakter Form
behandelt und mit vielen praktischen Beispielen unterlegt. Breiten Raum nimmt dabei die Dar-
stellung von Kopplungen und St¨ rungen ein. Ziel ist, dem Leser eine Vorstellung uber die dy-
o ¨
namischen Vorg¨ nge in einem komplexen Schaltungsaufbau zu geben und eine Basis f¨ r eigene
a u
Bewertungen zu liefern. Um das Buch auch f¨ r Studenten der Informatik lesbar zu machen,
u
wurden die Grundlagen der Leitungstheorie kurz zusammengefaßt.
Die letzten zwei Kapitel befassen sich mit Kippschaltungen, die zentrale Elemente der digitalen

2. ii Einleitung
Schaltungen bilden und mit zusammengesetzten Strukturen, deren Eigenschaften sich nicht an-
hand von Einzelgattern beschreiben lassen. Hauptvertreter dieser Strukturen sind die Speicher.
¨
Ubungsaufgaben zum Buch sind uber http://www.ida.ing.tu-bs.de/DigSchalt
¨
zu beziehen. Dort findet man auch PSPICE–Modelle, die dem interessierten Leser die indivi- ¥
¨
duelle Aufarbeitung des Stoffes durch praktische Ubungen erm¨ glichen. Zur Vorlesung ist eine
o
Experimentierplatine zur Demonstration von Leitungseffekten entwickelt worden. Unterlagen
k¨ nnen von den Autoren bezogen werden.
o
Viele Personen haben an der Gestaltung des Buches mitgewirkt. Unser Dank gilt vor allem
Herrn Peter L¨ ders f¨ r die vielen inhaltlichen Anregungen, Frau Bettina B¨ ttger, Frau Judita
u u o
Kruse, Frau Anke–Beate Stahl sowie Frau Sabine Kr¨ ger und Frau Silvia Gloth f¨ r die Ge-
u u
staltung des Manuskriptes und die Erstellung der zahlreichen Abbildungen. Wir danken Herrn
Thorsten Werner f¨ r die m¨ hevolle Ausarbeitung der PSPICE–Modelle, ferner allen Mitarbei-
u u
tern am Institut f¨ r Datenverarbeitungsanlagen f¨ r das umfangreiche Korrekturlesen und die
u u
aufmunternde Unterst¨ tzung w¨ hrend der Entstehungsphase des vorliegenden Lehrbuches.
u a
Braunschweig, im April 1995
Rolf Ernst Ingo K¨ nenkamp
o
ernst@ida.ing.tu-bs.de koenenkamp@ida.ing.tu-bs.de
¦
Die deutsche Sprache l¨ ßt leider keine gut lesbare geschlechtsneutrale Schreibweise zu. Daher wird mit R¨ ck-
a u
sicht auf die Lesegewohnheiten ausschließlich die maskuline Form verwendet.

3. Inhaltsverzeichnis
Vorwort i
Inhaltsverzeichnis iii
1 Einfuhrung
¨ 1
1.1 Grundbegriffe der Digitaltechnik . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1.1 Anforderungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1.2 Kenngr¨ ßen von Digitalschaltungen . .
o . . . . . . . . . . . . . . . . . 1
1.1.2.1 Statische Kenngr¨ ßen . . . .
o . . . . . . . . . . . . . . . . . 4
1.1.2.2 Dynamische Kenngr¨ ßen . .
o . . . . . . . . . . . . . . . . . 7
1.2 Beispiel einer digitalen Schaltungsfamilie: TTL . . . . . . . . . . . . . . . . . 10
2 Schaltungsaufbau 19
2.1 Impulstechnische Grundlagen . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.1.1 Impulsformen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.1.1.1 Impulsverformungen an konzentrierten Bauelementen . . . . 19
2.1.2 Impulsausbreitung auf Leitungen . . . . . . . . . . . . . . . . . . . . 25
2.1.2.1 Allgemeine Betrachtung . . . . . . . . . . . . . . . . . . . . 26
2.1.2.2 Grundlagen der Wellenausbreitung . . . . . . . . . . . . . . 26
2.1.2.3 Reflexion . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
2.1.2.4 Brechung . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
2.1.3 Spezialf¨ lle von Leitungen in der digitalen Schaltungstechnik . . . . .
a 31
2.1.3.1 Verlustarme, homogene Leitung . . . . . . . . . . . . . . . . 33
2.1.3.2 Beispiele verlustarmer, homogener Leitungen . . . . . . . . 41
2.1.3.3 Beispiele f¨ r Brechung und Reflexion auf verlustarmen, ho-
u
mogenen Leitungen . . . . . . . . . . . . . . . . . . . . . . 42
2.1.3.4 RC–Leitungen . . . . . . . . . . . . . . . . . . . . . . . . . 43
2.1.3.5 RLC–Leitungen . . . . . . . . . . . . . . . . . . . . . . . . 48
2.1.4 Taktleitungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
2.1.4.1 Standardans¨ tze . . . . . . . . . . . . . . . . . . . . . . . .
a 52
2.1.4.2 Systeme mit hoher Taktfrequenz . . . . . . . . . . . . . . . 53
2.2 St¨ rungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
o 55
2.2.1 Interne St¨ rungen . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
o 56
2.2.1.1 Galvanische Kopplung uber die Stromversorgungsleitungen .
¨ 56
2.2.1.2 Ground Bounce . . . . . . . . . . . . . . . . . . . . . . . . 57
2.2.1.3 Induktivit¨ t an den Verbindungsstellen . . . . . . . . . . . .
a 60
2.2.1.4 Skin–Effekt . . . . . . . . . . . . . . . . . . . . . . . . . . 60

4. iv INHALTSVERZEICHNIS
2.2.1.5 Alternative Gegenmaßnahme f¨ r alle galvanischen St¨ rungen
u o 62
2.2.1.6 Kapazitive und induktive Kopplung von Signalleitungen . . . 62
2.2.2 Externe St¨ rungen . . . . . . . . . . . . . . . . . . . . . . . . . . . .
o 66
2.2.2.1 Optische Signal¨ bertragung . . . . . . . . . . . . . . . . . .
u 67
2.2.3 Bemerkungen zum praktischen Schaltungsentwurf . . . . . . . . . . . 67
2.2.3.1 Bestimmung und Modellierung von Leitungseffekten . . . . 67
2.2.3.2 Ber¨ cksichtigung von Leitungseffekten im Schaltungsentwurf
u
auf Gatterebene . . . . . . . . . . . . . . . . . . . . . . . . 68
3 Digitalschaltungsfamilien 71
3.1 Bipolare Digitalschaltungsfamilien . . . . . . . . . . . . . . . . . . . . . . . . 71
3.1.1 Noch einmal : TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
3.1.1.1 Wired AND/OR . . . . . . . . . . . . . . . . . . . . . . . . 72
3.1.1.2 Tri–State Ausgang . . . . . . . . . . . . . . . . . . . . . . . 74
3.1.1.3 Verbesserung der TTL–Grundschaltung: Schottky–Technik . 76
3.1.2 Emittergekoppelte Logik ECL (Emitter Coupled Logic) . . . . . . . . 80
3.1.2.1 Prinzip . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
3.1.2.2 Schaltungstechnische Besonderheiten . . . . . . . . . . . . . 84
3.1.2.3 Erweiterung der Funktionalit¨ t . . . . . . . . . . . . . . .
a . 88
3.1.2.4 Wichtige Merkmale der ECL–Familie . . . . . . . . . . . . 93
3.1.2.5 Beurteilung des St¨ rverhaltens von ECL . . . . . . . . . .
o . 94
3.2 CMOS–Schaltungsfamilie . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
3.2.1 Zusammenfassung MOS–Transistor . . . . . . . . . . . . . . . . . . . 95
3.2.2 Grundz¨ ge der CMOS–Schaltungstechnik . . . . . . . . . . . . . . .
u . 99
3.2.2.1 CMOS–Bauelementaufbau . . . . . . . . . . . . . . . . . . 99
3.2.2.2 CMOS–Inverter . . . . . . . . . . . . . . . . . . . . . . . . 100
3.2.2.3 Optimierungsbeispiel: Inverterkette . . . . . . . . . . . . . 108
3.2.2.4 Latchup . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
3.2.3 Statische CMOS–Schaltungstechnik . . . . . . . . . . . . . . . . . . . 112
3.2.3.1 Dynamisches Verhalten . . . . . . . . . . . . . . . . . . . . 114
3.2.3.2 Schaltungen mit Transmission Gate . . . . . . . . . . . . . . 117
3.2.3.3 Transmission Gates in statischer CMOS–Schaltungstechnik . 120
3.2.4 Dynamische CMOS–Schaltungstechnik . . . . . . . . . . . . . . . . . 121
3.2.4.1 Dynamische CMOS–Logik . . . . . . . . . . . . . . . . . . 122
3.2.4.2 4–phasige Taktung mit uberlappenden Taktsignalen . . . .
¨ . 124
3.2.4.3 2–phasige Taktung mit nicht¨ berlappenden Taktsignalen . .
u . 126
3.2.4.4 Dominologik . . . . . . . . . . . . . . . . . . . . . . . . . . 126
3.2.4.5 Modifizierte Dominologik . . . . . . . . . . . . . . . . . . . 127
3.2.5 Differentielle CMOS–Schaltungstechnik . . . . . . . . . . . . . . . . 130
3.3 Weitere Schaltungsfamilien . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
3.3.1 n–Kanal MOS–Schaltungen (NMOS) . . . . . . . . . . . . . . . . . . 132
3.3.2 Bipolar–CMOS–Schaltungen (BiCMOS) . . . . . . . . . . . . . . . . 133
3.3.3 Gallium–Arsenid–Schaltungen . . . . . . . . . . . . . . . . . . . . . . 138
3.3.3.1 Direct Coupled FET–Logic (DCFL) . . . . . . . . . . . . . . 139
3.3.3.2 Source Coupled FET–Logic (SCFL) . . . . . . . . . . . . . 141
3.4 Vergleich von Schaltungsfamilien . . . . . . . . . . . . . . . . . . . . . . . . 143
3.4.1 Vergleich der dynamischen Verlustleistung: CMOS §ECL . . . . . 145
3.4.1.1 CMOS–Realisierung . . . . . . . . . . . . . . . . . . . . . . 146

5. INHALTSVERZEICHNIS v
3.4.1.2 Hypothetische ECL–Realisierung . . . . . . . . . . . . . . . 146
4 Kippschaltungen 149
4.1 Bistabile Kippschaltungen: Flip–Flops . . . . . . . . . . . . . . . . . . . . . . 149
4.1.1 Grundlagen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
4.1.1.1 RS–Flip–Flop als Basiselement . . . . . . . . . . . . . . . . 149
4.1.1.2 Metastabilit¨ t . . . . . . . . .
a . . . . . . . . . . . . . . . . 150
4.1.1.3 Synchronisation . . . . . . . . . . . . . . . . . . . . . . . . 154
4.1.2 Flip–Flop–Typen und ihr Einsatz . . . . . . . . . . . . . . . . . . . . . 160
4.1.2.1 D–Latch . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
4.1.2.2 Flankengesteuerte Flip–Flops . . . . . . . . . . . . . . . . . 168
4.1.3 Schmitt–Trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
4.2 Schaltungen zur Erzeugung von Impulsen . . . . . . . . . . . . . . . . . . . . 176
4.2.1 Univibratoren (Monoflops) . . . . . . . . . . . . . . . . . . . . . . . . 176
4.2.1.1 Asynchrone Univibratoren . . . . . . . . . . . . . . . . . . 176
4.2.1.2 Synchrone Univibratoren . . . . . . . . . . . . . . . . . . . 179
4.2.2 Quarzoszillatoren . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
5 Zusammengesetzte und regul¨ re Schaltungsstrukturen
a 185
5.1 Speicher . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
5.1.1 Schreib–/Lesespeicher . . . . . . . . . . . . . . . . . . . . . . . . . . 186
5.1.1.1 Statischer Schreib–/Lesespeicher (SRAM) . . . . . . . . . . 187
5.1.1.2 Dynamische Schreib–/Lesespeicher (DRAM) . . . . . . . . 189
5.1.1.3 Vergleich und Einsatz von SRAM und DRAM . . . . . . . . 193
5.1.2 Festwertspeicher . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
5.1.2.1 ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
5.1.2.2 PROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
5.1.2.3 EPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
5.1.2.4 EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
5.1.2.5 Flash Speicher . . . . . . . . . . . . . . . . . . . . . . . . . 197
5.1.3 Einsatzbereiche der Speicher . . . . . . . . . . . . . . . . . . . . . . . 198
5.2 Programmierbare Logik . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
5.2.1 PLA und PAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
5.2.2 Logic Cell Array (LCA) . . . . . . . . . . . . . . . . . . . . . . . . . 204
5.2.3 Field Programmable Interconnect Component (FPIC) . . . . . . . . . . 204
5.3 Gate Arrays bzw. Sea–of–Gates . . . . . . . . . . . . . . . . . . . . . . . . . 207
A Homogene, verlustarme Leitungen 209
¨
B Aquivalenter –Parameter bei der Verschaltung von MOS–Transistoren
¨ 211
C Flankengesteuerte Flip–Flops aus asynchronen Automaten 217
D Layout von Leiterplatten 221
Literaturverzeichnis 227
Stichwortverzeichnis 231

6. vi INHALTSVERZEICHNIS

7. Kapitel 1
Einfuhrung
¨
1.1 Grundbegriffe der Digitaltechnik
1.1.1 Anforderungen
Digitale Schaltungen werden allgemein f¨ r Berechnungs– und Steuerungsaufgaben in der Tech-
u
nik eingesetzt.
Aufgabe der digitalen Schaltungstechnik ist es, Bauelemente und Regeln f¨ r ihren Einsatz und
u
ihre Verbindung zur Verf¨ gung zu stellen, mit denen Funktionen der Schaltalgebra zuverl¨ ssig
u a
implementiert werden k¨ nnen. Mit den Funktionen der Schaltalgebra werden Schaltnetze und
o
Schaltwerke aufgebaut, aus diesen wiederum Steuerwerke und Rechnerstrukturen.
¨
Die digitalen Schaltungen m¨ ssen damit den Ubergang von der analogen Welt der Elektronik
u
(oder der Optik) in die zeit– und wertdiskrete Welt der Schaltalgebra und der Schaltwerkstech-
nik vollziehen.
1.1.2 Kenngr¨ ßen von Digitalschaltungen
o
Digital– und Analogtechnik unterscheiden sich grunds¨ tzlich durch das verwendete Signalmo-
a
dell. Wir beschr¨ nken uns in diesem Buch auf Signale im Zeitbereich. Die zu spezifizierenden
a
Parameter sind demnach die Zeit und der Signalwert. F¨ r beide Parameter wird unterschieden
u
in zwei Darstellungsformen.
Zeit:
© zeitkontinuierlich: Das Signal andert seinen Wert kontinuierlich in der Zeit.
¨
© zeitdiskret: Das Signal andert seinen Wert nur zu festen, diskreten Zeitpunkten.
¨
Signalwert:
© wertkontinuierlich: Das Signal nimmt beliebige Werte einer kontinuierlichen Werteska-
la an.
© wertdiskret: Das Signal kann nur diskrete Werte annehmen.

8. 2 1 Einfuhrung
¨
Zeit zeitkontinuierlich zeitdiskret
Wert
Signalwert Signalwert
wert-
konti-
nuier-
lich
t
t
Analogsignal
Signalwert Signalwert
wert-
diskret
t
t
Beispiel in Digitalsignal
asynchroner Digitaltechnik (synchrone Digitaltechnik)
Tabelle 1.1: Hauptgruppen f¨ r die Darstellung von Signalen (nach [2])
u
Die daraus abgeleiteten vier Signaltypen sind in Tabelle 1.1 einander gegen¨ bergestellt.
u
Wir definieren:
© Analogsignale sind zeit– und wertkontinuierlich.
© Digitalsignale sind zeit– und wertdiskret.
Diese Definition der Digitalsignale geht von der Betrachtung eines synchronen Systems aus,
d. h. eines Systems, in dem Zustands¨ nderungen in festen, von einer Zeitbasis (Takt) bestimm-
a
ten Zeitintervallen stattfinden. Im Fall einer nicht vorgegebenen, diskreten Zeitbasis liegt ein
asynchrones System vor. In einem solchen asynchronen System k¨ nnen Signal¨ nderungen zu
o a
beliebigen Zeitpunkten stattfinden. Man muß die Signale eines solchen Systems daher streng
genommen zu den zeitkontinuierlichen Signalen z¨ hlen.
a
Um den Wert eines Signals zu bestimmen, muß festgelegt werden, wie die Information zu ubert-
¨
ragen ist. Wir besch¨ ftigen uns vorwiegend mit elektronischen Systemen, in denen Signale
a
durch eine Spannungs- oder Stromamplitude ubertragen werden. Die Amplitude gibt dann den
¨
Wert an, sie ist der Informationsparameter.

9. 1.1 Grundbegriffe der Digitaltechnik 3
Hier sei angemerkt, daß es neben der Amplitude noch eine Vielzahl weiterer Informationspara-
meter gibt, die zur Wertedarstellung brauchbar sind. Dies sind z. B.
© die Frequenz einer Schwingung (z.B. Modem) oder
© die Form eines Impulses (z.B. Puls–Weiten–Modulation),
auf die wir jedoch nicht n¨ her eingehen werden. In digitalen Schaltungen wird Information fast
a
ausschließlich uber zweiwertige (bin¨ re) Signale ubertragen und zwar mit der Spannungsam-
¨ a ¨
plitude als Parameter.
U
H-Pegel
UIH
undefiniert
U IL
L-Pegel
Abbildung 1.1: G¨ ltige und undefinierte Pegelbereiche
u
Der gesamte zur Verf¨ gung stehende Amplitudenbereich wird in drei Abschnitte aufgeteilt
u
(Abb. 1.1):
$
#!
: Signal nimmt H–Pegel (H) an.
% '
!
: Signal nimmt L–Pegel (L) an.
'(
! ) ) #$!
: Signal hat einen undefinierten Pegel.
Ein Wechsel zwischen den beiden definierten Pegeln wird auch als Schalten bezeichnet. Der
undefinierte, schraffiert dargestellte Bereich ist f¨ r die Umschaltvorg¨ nge zwischen H– und L–
u a
Pegel reserviert.
¨
Den Ubergang zur Schaltalgebra bildet die Abbildung dieser Pegel auf die logischen Werte 0“
”
oder 1“. Wie der Tabelle 1.2 zu entnehmen ist, repr¨ sentiert der H–Pegel in positiver“ Logik
a
” ”
eine logische 1“, in negativer“ Logik eine logische 0“.
” ” ”
Will man die Logikwerte miteinander verkn¨ pfen, um logische Funktionen zu realisieren, wer-
u
den Gatter ben¨ tigt, die diese Pegel verarbeiten. Ein Gatter repr¨ sentiert eine elementare Schal-
o a
tung, die uber wertdiskrete Signale mit der Umgebung kommuniziert. Das Gatter implementiert
¨
eine Funktion der Schaltalgebra (z. B. Inverter, AND, OR, EXOR) bzw. eine Speicherfunktion
(z. B. ein Flip–Flop).

10. 4 1 Einfuhrung
¨
Pegel logischer Wert
H 1
positive
L 0
Logik undefiniert
H 0
negative
L 1
Logik undefiniert
Tabelle 1.2: Zuordnung der Pegel zu den logischen Werten
1.1.2.1 Statische Kenngr¨ ßen
o
Die Kenngr¨ ßen eines Gatters sollen anhand eines Beispiels eingef¨ hrt werden. Die in Abb. 1.2
o u
angegebene Schaltung liefert zu einem definierten H– oder L–Pegel am Eingang den jeweils
entgegengesetzten am Ausgang. Der logische Wert wird also invertiert, die Schaltung repr¨ sen-
a
tiert einen Inverter.
2
UB = 5V
RC = 5kΩ
1
RL : Last
3
RB = 9kΩ
RL = 5kΩ
2
2
Ue Ua
4 0
Eingang Ausgang
a) Inverterschaltung b) Schaltbilder
Abbildung 1.2: Beispiel einer einfachen Inverterschaltung
Der Ausgang des Inverters werde nun, z. B. durch eine nachfolgende Schaltung, mit einer ohm-
CA97
B @ 8 6 ¨ R(IGE(
QP H F 6 D
schen Last von 5 belastet. Die resultierende Ubertragungskennlinie ist
P ( V(
¨U D 6 W
in Abb. 1.3 dargestellt. Die Stellen mit markieren den Ubergang zwischen
S T ST
Wb) W W b)
den Bereichen mit einer Verst¨ rkung
a und . F¨ r
u
SY SX wird eine St¨ rung
aY SX
` S o S Y SX
des Eingangssignals ged¨ mpft. Das soll in der Digitaltechnik erreicht werden. Entsprechend
a

11. 1.1 Grundbegriffe der Digitaltechnik 5
d
Ua e maximale Ausgangsspannung bei
d minimaler Eingangsspannung
UHmax
d f
2,3V UOH Steigung - 1
f
SH
d
UIH
d
UIL
minimale Ausgangsspannung g
f
SL bei maximaler Eingangsspannung
c d
0,3V UOL
d
ULmin
c d d d d d
0 ULmin UIL UIH UHmax Ue
c
0,25V 1,2V 1,7V 2,5V
¨ CAhY
B @ 8 6
Abbildung 1.3: Ubertragungskennlinie des Inverters f¨ r eine Last von
u 5
W i6
w¨ hlen wir
a S E SX als Grenze zwischen definiertem und undefiniertem Pegel. Der Bereich
des undefinierten Pegels sollte eine m¨ glichst große Verst¨ rkung aufweisen, um eine geringe
o a
St¨ rungsempfindlichkeit zu erreichen (siehe Definition St¨ rabstand). Anhand dieser Konstruk-
o o
$(
#! $(
!
tion definieren wir hier und als minimale bzw. maximale Eingangsspannung, bei der
srhp(
q % D vut(
# q D
noch ein definierter Pegel am Ausgang ( , ) anliegt.
Störung
y y
€ G1 G2 €
Ue1 € € Ua2
Ua1 Ue2
w x
Gatter 1 Gatter 2
Abbildung 1.4: St¨ rung der Signal¨ bertragung
o u
Zwei der beschriebenen Inverter seien als Gatter und in einem Versuchsaufbau hin-  ¡ 
¥
tereinander geschaltet (Abb. 1.4). Zur Bestimmung der statischen St¨ rsicherheit ermitteln wir
o
diejenige St¨ rspannung, die bei der Signal¨ bertragung auftreten darf, ohne daß der Signalpegel
o u
verf¨ lscht wird. Die H¨ he dieser Spannung gibt den St¨ rabstand an.
a o o

12. 6 1 Einfuhrung
¨
Definition: Statischer St¨ rabstand
o
Der statische St¨ rabstand wird durch die Spannungsdifferenz zwischen dem
o
maximalen bzw. minimalen Ausgangspegel eines Gatters des gleichen Typs
und der Spannungsgrenze des definierten Eingangspegels bestimmt. Die Be-
rechnung erfolgt abh¨ ngig vom Pegel durch
a
6 ƒ# ‚ $(‰ˆ'…
#! ‡ †D „ # 6  ‚ –”’(‰‘'(
•“ „ ‡ !
und
S . S S S
Im angegebenen Beispiel bestimmen wir den statischen St¨ rabstand aus
o
$(”
†D „ # ™ d8 '
! W ™
= ˜ C— , = — ¤˜ ,
f(e
•“ „ ™ A8 $
#! ™ W
= —¤hg˜ , = i¤˜ ,
j # ‚ ™ kud8 W ‡ ™ ™
= i ¤˜ CdS
˜ — S = mhg
l˜ ,
‚ ™ A8 ‡ u™ W ™ A8
= ¤hg
— ˜ — ¤˜ S S = nmhg˜ .
Bei der Definition des statischen St¨ rabstands sind wir von einer ungest¨ rten Eingangsspan-
o o
nung am Gatter  der Abb. 1.4 ausgegangen. F¨ r den praktischen Einsatz muß jedoch davon
u
¥ P (
ausgegangen werden, daß der Eingangspegel bereits gest¨ rt ist. Im ung¨ nstigsten Fall ist
o u
¥ #orq
bereits so stark gest¨ rt, daß am Ausgang von
o gerade noch die g¨ ltigen Ausgangspegel
u 
o
q ¥
bzw. anliegen.
Definition: Kettenst¨ rabstand
o
Als Kettenst¨ rabstand wird die maximale St¨ rspannung bezeichnet, die in ei-
o o
nem Schaltkreis auftreten darf, ohne daß auch nur ein Eingangspegel den de-
finierten Pegelbereich verl¨ ßt. Damit gilt fur die Kettenst¨ rabst¨ nde
a ¨ o a
6 p# ‚ s(rqv
#! ‡ # q 6 t ‚ sr‘'(
q ‡ !
S und . S S S
$(”vuor
†D „ # ) # q o
q –”’(
•“ „
Der Kettenst¨ rabstand ist wegen
o und kleiner als der statische `
St¨ rabstand, wie auch unser Beispiel mit Hilfe der Abb. 1.3 verdeutlicht:
o
$(
#! W ™ sr
q ™
= i m˜ , = mhg
w˜ ,
'(
! W ™ or
# q ™
= —m˜ , = wmC—
˜ ,
j # ‚ xu™
W ‡ ™ ™
= i ¤˜ RC’S
w˜ — S = mhg
y˜ ˜
‚ ™ ‡ u™ W z{™
= mhg
w˜ — m˜ S S = nmhg˜
Der St¨ rabstand ist ein Maß f¨ r die St¨ rsicherheit eines digitalen Systems. Weitere Ausf¨ hrun-
o u o u
gen zum Thema St¨ rabstand sind in [1] zu finden.
o

13. 1.1 Grundbegriffe der Digitaltechnik 7
1.1.2.2 Dynamische Kenngr¨ ßen
o
Zur Charakterisierung des Verhaltens eines Gatters ist es nicht ausreichend, sein statisches Ver-
halten zu untersuchen. Um uber die Einsatzm¨ glichkeit zu entscheiden, muß ebenfalls bekannt
¨ o
sein, wie es auf transiente Ver¨ nderungen der Eingangangsgr¨ ßen reagiert.
a o
In der Analogtechnik wird das dynamische Verhalten durch Bode–Diagramme, Ortskurven oder
Differentialgleichungen beschrieben, in der Digitaltechnik hingegen durch die Angabe von
Verz¨ gerungszeiten.
o

Ue
~ Ue
€
50%
 t
| t
 
~ Ua

Ua tpdHL tpdLH
}
90%
€
50%
10%
|
tv tf
| tst
| tr t  t
Rechteckverhalten des Inverters Gatterverz¨ gerungszeiten
o
ƒ I‚ ¤…‚
† „
: Verz¨ gerungszeit (delay time)
o : propagation delay time
6 ‡…‚
† „ s(# ¤…‚ ‰A ¤…‚ H
Q † „ ˆ # † „
¥¡
Š $‚ A ¤…‚
# † „
: Abfallzeit (fall time) u ¨
: Verz¨ gerung f¨ r Ubergang L
o ‹ H
…Œ$‚
: Speicherzeit (storage time)
Ž I‚ (# ¤…‚
† „
: Anstiegszeit (rise time) u ¨
: Verz¨ gerung f¨ r Ubergang H
o ‹ L
Abbildung 1.5: Definition gatterspezifischer Verz¨ gerungszeiten (nach [3])
o
Durch Einf¨ hrung der Verz¨ gerungszeiten aus Abb. 1.5 ergibt sich gegen¨ ber der Analogtech-
u o u
nik eine Vereinfachung des Entwurfs und der Absch¨ tzung des dynamischen Verhaltens ei-
a
ner Schaltung durch Abstraktion. Es wird nicht eine Vielzahl von Schaltungsparametern bei
der Dimensionierung ber¨ cksichtigt, sondern lediglich eine geringe Parameterzahl abstrahierter
u
Werte. Beim Schaltungsentwurf ist jedoch eine Toleranz dieser Verz¨ gerungszeiten zu ber¨ ck-
o u
sichtigen:
–”„ ‡…‚
% •“ † „ ¤…‚
† „ % '„ ¤…‚
†D † „
˜
%–”„ I‚
•“ Ž Ž I‚ % zA$(„ I‚
†D Ž
Diese Toleranzen sind bestimmt durch Temperatur–, Fertigungs– und Betriebsspannungsschwan-
kungen. Ein sicherer Schaltungsentwurf erfordert, daß die Schaltung auch mit der jeweils ung¨ nstig-
u

14. 8 1 Einfuhrung
¨
sten Kombination von Verz¨ gerungszeiten in den gegebenen Toleranzbereichen noch funkti-
o
onsf¨ hig ist. Dabei d¨ rfen aber ggf. gleiche Parameterwerte (z. B. gleiche Fertigungsdaten und
a u
Sperrschichttemperatur auf einer integrierten Schaltung) ausgenutzt werden. Eine detaillierte
Untersuchung der Zeitbedingungen erfolgt in Abschnitt 4.1.2.
Zum Aufbau von synchronen Schaltungen werden Speicherfunktionen, Flip–Flops“, ben¨ tigt, o
”
die ihre Ausgangssignale in Abh¨ ngigkeit von Taktsignalen nur in bestimmten Zeitintervallen
a
andern. Takt– und Eingangssignal dieser Gatter d¨ rfen sich dabei nicht beliebig zueinander
¨ u
andern, da sonst undefinierte Ausgangssignale, im ung¨ nstigsten Fall (Abschnitt 4.1.1.2) sogar
¨ u
metastabile Zust¨ nde (labile Gleichgewichtszust¨ nde) oder Oszillationen auftreten.
a a
‘ Eingangs-
Ue ’
E signal
 t
‘ •
UTakt Takt-
Ue D Q Ua signal
UTakt   
ts th t
‘ ”
Ua Ausgangs-
signal
“  t
Ü
a) Schaltzeichen b) Signalverl¨ ufe
a
Abbildung 1.6: Dynamische Kenngr¨ ßen getakteter Gatter am Beispiel eines positiv–
o
flankengetriggerten D–Flip–Flops
Aus diesen Randbedingungen ergeben sich zus¨ tzliche dynamische Kenngr¨ ßen (Abb. 1.6):
a o
Œ $‚ – '‚
: Setup–Zeit und : Hold–Zeit.
In einem Entscheidungsintervall E um den Triggerzeitpunkt (z. B. Taktflanke) darf sich das Ein-
Œ $‚
gangssignal nicht andern. Dieses Entscheidungsintervall wird bestimmt durch die Zeiten und
¨
– '‚ ¨
. Der Zeitraum, in dem sich der Ausgangspegel aufgrund der Ubernahme des Eingangswertes
¨
andern kann, wird als Ubergangsintervall U
¨ ¨ bezeichnet.
Auf die Bedeutung beider Intervalle wird in Kapitel 4 genauer eingegangen, in dem die Stabilit¨ t
a
synchroner Schaltwerke untersucht wird. Wir formulieren vorab eine notwendige Bedingung f¨ r u
stabile Zust¨ nde eines synchronen Schaltwerks:
a

15. 1.1 Grundbegriffe der Digitaltechnik 9
Stabilit¨ t synchroner Schaltwerke
a
¨
Das Ubergangsintervall (auch: Reaktionsintervall) am Eingang eines Folgegat-
ters darf sich mit dem Entscheidungsintervall des Gatters nicht uberlappen.
¨
Allein das Einhalten des oben definierten Zeitlimits garantiert noch nicht die Funktionst¨ chtig-
u
o o ¨
keit einer Schaltung. Dynamische St¨ rungen k¨ nnen ebenfalls zur Uberlappung von Entschei-
¨
dungs– und Ubergangsintervall und damit zu undefinierten Pegeln f¨ hren, die letztendlich ein
u
fehlerhaftes Schaltverhalten verursachen. Gef¨ hrlich sind insbesondere dynamische St¨ rungen
a o
auf Taktleitungen, da sie eine unkontrollierte Taktung hervorrufen k¨ nnen. Zur Quantifizierung
o
der St¨ reinfl¨ sse definieren wir den dynamischen St¨ rabstand wie folgt:
o u o
Definition: Dynamischer St¨ rabstand
o
Der dynamische St¨ rabstand gibt ein Maximum fur die Breite und Amplitude
o ¨
oder die Energie eines St¨ rimpulses auf einer Eingangsleitung an, so daß kein
o
vorubergehend undefinierter oder fehlerhafter Ausgangspegel entsteht.
¨
Die Abb. 1.7 aus [4] veranschaulicht die Auswirkungen einer dynamischen St¨ rung. Das Dia-
o
gramm zeigt, wie groß der Spannungseinbruch am Ausgang des Gatters in Abh¨ ngigkeit von
a
der Pulsbreite an seinem Eingang ist.
˜ UB = 5,0 V
4
˜ UPuls / V
30 %
(Pulshöhe) (z.B. Taktungsfehler)
™ tPuls 3
˜ UB
˜ 30 %
UPuls Gnd 30 %
2
1
0 5 10 15 20 25 30 35
— —
40 45 50
™
tPuls / ns
(Pulsweite)
(Pulsweite)
Abbildung 1.7: Dynamischer St¨ rabstand eines Inverters der Digitalschaltungsfamilie FACT
o
(nach [4])
Die Ausf¨ hrungen zeigen, daß die Ausbreitung und die gegenseitige Beeinflussung von im-
u
pulsf¨ rmigen Signalen einen wesentlichen Problemkreis der Digitaltechnik bildet. Die Theorie
o
hierzu liefert die Impulstechnik, deren Grundlagen in Abschnitt 2.1 ausf¨ hrlich behandelt wer-
u
den.

16. 10 1 Einfuhrung
¨
1.2 Beispiel einer digitalen Schaltungsfamilie: TTL
Im Laufe der Jahre sind eine Vielzahl von Schaltungstechnologien entwickelt worden, die sich
¨
durch st¨ ndige Verbesserungen in diverse Familien verzweigt haben. Um einen Uberblick und
a
eine Vorstellung von den Problemen des Aufbaus und der Verbindung von Digitalschaltungen
zu geben, soll bereits in diesem einf¨ hrenden Kapitel eine der Schaltungstechniken exempla-
u
risch erl¨ utert werden. Wir w¨ hlen die Transistor–Transistor–Logik als die erste verbreitete
a a
integrierte digitale Schaltungsfamilie.
ž
Us = 5V
R1 R2 R4
4k Ω 1.6k Ω 130 Ω
ΙΒ1
Τ1 › Τ4
Ie1 IC1 IC2
E1 Τ2
œ š
Ie2 D UD
E2 ›
Ia 
š š A
U1 U2 Τ3 š
Ua
R3
1k Ω
Eingangsschaltung mit
Ÿ Phasenaufspaltung
Totem-Pole- ¡
Multiemittertransistor Gegentaktendstufe
Abbildung 1.8: Standard–TTL–Gatter 7400 (nach [5])
In Abb. 1.8 ist der Aufbau des Standard–TTL–Gatters 7400 dargestellt, dessen Wirkungsweise
im folgenden erkl¨ rt werden soll. Die TTL–Logik basiert auf npn–Bipolartransistoren. Man gibt
a
den npn–Transistoren den Vorzug vor pnp–Transistoren, da sie bei gleicher Geometrie schnel-
lere Schaltungen erm¨ glichen (siehe Kapitel 3).
o
Zur Vereinfachung der Analyse nutzen wir den exponentiellen Strom–Spannungszusammenhang
¨
an einem pn–Ubergang aus. In Schaltungen, bei denen die auftretenden Str¨ me durch Wi-
o
derst¨ nde begrenzt sind, werden aufgrund dieses Zusammenhangs nur sehr kleine Spannungs-
a
¨
schwankungen an leitenden pn–Uberg¨ ngen auftreten. In ausreichender N¨ herung d¨ rfen wir
a a u
% ¢• „ ™
ansetzen, daß f¨ r Spannungen
u nur ein vernachl¨ ssigbar kleiner Strom fließt ( der
mhg
y˜ a
”

17. 1.2 Beispiel einer digitalen Schaltungsfamilie: TTL 11
¨ % £• „ ™
pn–Ubergang sperrt“), w¨ hrend bei großen Str¨ men ein Maximum von
a o angenom- mhg
l˜
rs¥¤™
% § ¦ % ™
men werden darf. Mithin gilt, daß im aktiven Betrieb ist. Als typischen mCg
y˜ mhg
l˜
¬ª ©sr
« ¨ § ¦ ™
Wert werden wir annehmen. Wir unterscheiden in Abh¨ ngigkeit von den Ein-
a ¤hg
i ˜
gangsspannungen zwei F¨ lle, entweder mindestens einer der Eing¨ nge liegt auf L–Pegel oder
a a
beide auf H–Pegel.
« «
1. g oder ¡ g :
¥
F¨ r diesen Fall ist eine der Basis–Emitterstrecken von
u leitend. Folglich liegt das Ba- ­
¯ ®
¨ ¦ ¯ ©s°«
¨ § ¦ ¥
sispotential unterhalb einer Spannung von 0,8V. Die Reihenschaltung
¨ ¥ ¥
bestehend aus dem Basis–Kollektor–Ubergang von und der Basis–Emitter–Strecke von ­
¥
¡ ­ ist stromlos, denn zur Stromf¨ hrung ist mindestens eine doppelte Dioden–Flußspannung
u
¯ ®
¨ ¦ W ± ™
von erforderlich. Da diese Bedingung nachweislich nicht erf¨ llt ist, sperrt
— m˜ u
¥
¡ ­.
² ³ « Vrˆ µ±´V
P P 6 P
Wegen g errechnet sich der gesamte Eingangsstrom ¡ aus der Bezie-
¥ ¥
hung ¯ ©sr‰¹
¨ § ¦ ‡ ¸
³·¶µ
¦ ‡ « P ‡ ¥6 ³¹«
º W ‡ z
¥ X
¥ 5
¥
Aus den Datenb¨ chern (z.B. [5]) ist ersichtlich, daß f¨ r die TTL–Standard–Familie ein
u u
»Y$Vx´µ
W ‡ 6 ! P º % ¨¡ ™
Eingangsstrom von bei garantiert wird. y m˜ X ½hg
¼˜
¥ ¯ ©o
¨ § ¦ «
Durch das Sperren des Transistors bleibt stromlos. Wegen kann damit ¡ ­ ¾ ˆ5 ¾ g
¨
auch der Basis–Emitter–Ubergang von nicht durchgesteuert werden, sperrt eben- ¾ ¿­ ¾ ¿­
falls. F¨ r den aufgezeigten Fall wirkt die Ausgangsstufe daher wie ein Emitterfolger ( )
u À v­
mit unendlich hohem Emitterwiderstand (gesperrter ). ¾ ®­
¢µ
) D
Beim Anlegen einer Ausgangslast kann durch Leitung von und À v­ Á ein Strom g
·µ
« D
fließen. F¨ r geringe Str¨ me
u o f¨ llt nahezu keine Spannung uber
a ¨ g À ·5 ab, ebensowenig
wie uber :
¨ ¡ 5
¯ ©s‰»Â·(
¨ § ¦ ‡ ¸ « D q‰‡
« Ã z {™
À mhw
y˜
Aufgrund des niedrigen Kollektorstroms liegt das Basispotential unterhalb dem des Kol-
lektors, der Transistor befindet sich damit im aktiven Betriebsbereich. À ¿­
D µ ¯ h³…H ¯ h³
¨ ² ¨ ² ¯ ©µu«
¨ § µµ¤6
Q D
F¨ r ansteigende Str¨ me
u o steigt auch der Kollektorstrom , S S À À À
und es f¨ llt eine Spannung uber
a ¨ ab. Damit sinkt das Kollektorpotential so weit, daß À Ä5
D µ « º e8 Å(IH
« D ™
schließlich bei ) der TransistorS in den S¨ ttigungsbereich
a S X mhw
w˜ À ¿­
¨
wechselt. Der Nachweis wird mit Hilfe folgender Uberlegung gef¨ hrt:
u
¯ ho
¨ ² ¦ ¯ ®±6
¨ ¦ ¢³Æˆ‰‡
Ç ² ˆ ¸ W È« ’eÉB
º 8 Ç 6 ™ A8
À À À Ä5 g Aw X mCg
y˜
¨
Der Basis–Kollektor–Ubergang ist in Durchlaßrichtung gepolt, d.h. der Transistor ist in
S¨ ttigung.
a
Der Basisstrom eines Transistors im aktiven Bereich (hier: T4) kann unber¨ cksichtigt
u
Ìd©³‘·³
Ë Ê U ² ‡ ¦ µ³W
²
bleiben, denn . Damit ist der Spannungsabfall uber
mhg Í
g˜ ¨ vernachl¨ ssig-
a ¡ 5
bar gering.
D µ
Der Widerstand entfaltet hier seine Wirkung als Strombegrenzer, der Strom
À Ä5 steigt S S
D (
fortan nur noch linear bei sinkendem anstatt exponentiell (vgl. Abb. 1.12). Der Innen-
widerstand (Steigung der Kennlinie) in Abb. 1.12 betr¨ gt f¨ r diesen Bereich
a u
« ÏD Î ² ÐÃ Î ˆ
ˆ
˜ ÑÀ Î À Ä5