De processor

775 views
615 views

Published on

Published in: Education
0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total views
775
On SlideShare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
0
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

De processor

  1. 1. De processor De Von Neumann-architectuur Verschillende generaties processoren Bussen Productie van chips Processorkoelers Processoren van de toekomst
  2. 2. DE VON NEUMANN-ARCHITECTUUR Syntra Genk - Bart Raets
  3. 3. Processor <ul><li>= CPU </li></ul><ul><li>= CVE </li></ul>Syntra Genk - Bart Raets
  4. 4. Processor <ul><li>= CPU C entral P rocessing U nit </li></ul><ul><li>= CVE C entrale V erwerkings e enheid </li></ul>Syntra Genk - Bart Raets
  5. 5. John Von Neumann <ul><li>Werkte aan de Harvard Mark I </li></ul><ul><li>Ontwikkelde een efficiënter proces van besturing van de computer en berekening van de gegevens. </li></ul>Syntra Genk - Bart Raets
  6. 6. Instructieafhandeling Syntra Genk - Bart Raets
  7. 7. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  8. 8. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  9. 9. Instructieafhandeling <ul><li>Prefetch Unit haalt eerstvolgende instructie uit geheugen </li></ul><ul><li>Waarom aparte eenheid? </li></ul>Syntra Genk - Bart Raets
  10. 10. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  11. 11. Instructieafhandeling <ul><li>Bus Interface Unit krijgt geheugenadres van adresseringseenheid </li></ul><ul><ul><li>Segment Unit (softwarematig adres) </li></ul></ul><ul><ul><li>Paging Unit (hardwarematig adres) </li></ul></ul>Syntra Genk - Bart Raets
  12. 12. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  13. 13. Instructieafhandeling <ul><li>Bus Interface Unit haalt instructie uit geheugen </li></ul>Syntra Genk - Bart Raets
  14. 14. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  15. 15. Instructieafhandeling <ul><li>Prefetch Unit plaatst instructie in wachtrij </li></ul><ul><li>Door wachtrij moet processor niet lang wachten om volgende instructie uit te voeren </li></ul>Syntra Genk - Bart Raets
  16. 16. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  17. 17. Instructieafhandeling <ul><li>Opdrachteneenheid ontleedt de opdracht </li></ul><ul><li>Vertaling naar begrijpbare instructie voor uitvoeringseenheid </li></ul>Syntra Genk - Bart Raets
  18. 18. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  19. 19. Instructieafhandeling <ul><li>Uitvoeringseenheid = rekenhart van processor </li></ul><ul><ul><li>CU </li></ul></ul><ul><ul><li>ALU </li></ul></ul><ul><ul><li>PTU </li></ul></ul><ul><ul><li>Registers </li></ul></ul><ul><li>CU coördineert de stappen voor instructieafhandeling </li></ul>Syntra Genk - Bart Raets
  20. 20. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  21. 21. Instructieafhandeling <ul><li>PTU controleert adres verkregen van CU </li></ul><ul><ul><li>Is adres in gebruik? </li></ul></ul><ul><ul><li>Mag getal overschreven worden? </li></ul></ul>Syntra Genk - Bart Raets
  22. 22. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  23. 23. Instructieafhandeling <ul><li>ALU haalt twee getallen uit register en voert de instructie uit. </li></ul><ul><ul><li>In dit geval: ADD </li></ul></ul><ul><li>Resultaat wordt bewaard in register </li></ul>Syntra Genk - Bart Raets
  24. 24. Instructieafhandeling Adresseringseenheid Bus Interface Unit Segment Unit Paging Unit Uitvoeringseenheid ALU Registers PTU CU Prefetch Unit Anticipatie-wachtrij Opdrachteenheid (Decode Unit) Externe Bus RAM Syntra Genk - Bart Raets
  25. 25. Instructieafhandeling <ul><li>CU stuurt resultaat naar Bus Interface Unit </li></ul><ul><li>Bus Interface Unit krijgt geheugenadres van adresseringseenheid </li></ul><ul><li>Bus Interface Unit bewaart resultaat in werkgeheugen van computer </li></ul>Syntra Genk - Bart Raets
  26. 26. Instructieafhandeling <ul><li>Samengevat: cyclus van 3 fasen </li></ul><ul><ul><li>Prefetch </li></ul></ul><ul><ul><li>Decode </li></ul></ul><ul><ul><li>Execute </li></ul></ul><ul><li>Verschil tussen processoren: instructieset </li></ul><ul><ul><li>8086-instructieset (‘IBM-compatibles’) </li></ul></ul>Syntra Genk - Bart Raets
  27. 27. Instructieafhandeling <ul><li>Pipelining </li></ul><ul><li>Volgens Von Neumann: </li></ul><ul><li>Prefetch A </li></ul><ul><li>Decode A </li></ul><ul><li>Execute A </li></ul><ul><li>Prefetch B </li></ul><ul><li>Decode B </li></ul><ul><li>Execute B </li></ul><ul><li>Prefetch C </li></ul><ul><li>Decode C </li></ul><ul><li>Execute C </li></ul>Syntra Genk - Bart Raets
  28. 28. Instructieafhandeling <ul><li>Pipelining </li></ul><ul><li>Volgens Von Neumann: </li></ul><ul><li>Prefetch A </li></ul><ul><li>Decode A </li></ul><ul><li>Execute A </li></ul><ul><li>Prefetch B </li></ul><ul><li>Decode B </li></ul><ul><li>Execute B </li></ul><ul><li>Prefetch C </li></ul><ul><li>Decode C </li></ul><ul><li>Execute C </li></ul>Von Neumann-bottleneck Syntra Genk - Bart Raets
  29. 29. Instructieafhandeling <ul><li>Pipelining </li></ul><ul><li>Oplossing: </li></ul><ul><li>Prefetch A </li></ul><ul><li>Prefetch B Decode A </li></ul><ul><li>Prefetch C Decode B Execute A </li></ul><ul><li>Decode C Execute B </li></ul><ul><li>Execute C </li></ul>Syntra Genk - Bart Raets
  30. 30. Instructieafhandeling <ul><li>Pipelining </li></ul><ul><li>Zorgt dus voor snelheidswinst (voor instructies A, B en C 4 klokimpulsen ) </li></ul><ul><li>Wanneer vormt pipelining een probleem? </li></ul>Syntra Genk - Bart Raets
  31. 31. Instructieafhandeling <ul><li>Dynamic Branch Prediction </li></ul><ul><li>Situatie: Als C = WAAR dan </li></ul><ul><li>voer functie A uit </li></ul><ul><li>Zoniet </li></ul><ul><li>voer functie B uit </li></ul><ul><li>Hiervoor moet eerst C worden bepaald. Processor probeert om te voorspellen welke instructie uitgevoerd zal moeten worden. </li></ul>Syntra Genk - Bart Raets
  32. 32. Instructieafhandeling <ul><li>Out of Order Execution (OOO-execution) </li></ul><ul><li>Stel: Instructie A: A  1 </li></ul><ul><li>Instructie B: B  2 </li></ul><ul><li>Instructie C: C  A + B </li></ul><ul><li>Instructie D: D  4 </li></ul><ul><li>Dynamic Branch Prediction kan niet gebruikt worden om C te voorspellen. </li></ul>Syntra Genk - Bart Raets
  33. 33. Instructieafhandeling <ul><li>Out of Order Execution </li></ul><ul><li>De pipeline ziet er dus zo uit: </li></ul><ul><li>Prefetch A </li></ul><ul><li>Prefetch B Decode A </li></ul><ul><li>Decode B Execute A </li></ul><ul><li>Execute B </li></ul><ul><li>Prefetch C </li></ul><ul><li>Prefetch D Decode C </li></ul><ul><li>Decode D Execute C </li></ul><ul><li>Execute D </li></ul>Syntra Genk - Bart Raets
  34. 34. Instructieafhandeling <ul><li>Out of Order Execution </li></ul><ul><li>D is onafhankelijk v.h. resultaat v. C! </li></ul><ul><li>Prefetch A </li></ul><ul><li>Prefetch B Decode A </li></ul><ul><li>Prefetch D Decode B Execute A </li></ul><ul><li>Decode D Execute B </li></ul><ul><li>Prefetch C Execute D </li></ul><ul><li>Decode C </li></ul><ul><li>Execute C </li></ul>Syntra Genk - Bart Raets
  35. 35. Instructieafhandeling <ul><li>Hyper Threading </li></ul><ul><li>Programma’s opsplitsen in parallelle instructiestromen </li></ul><ul><li>Dezelfde bronnen worden gebruikt </li></ul><ul><li>Enkel snelheidswinst bij toepassingen die processor zwaar belast </li></ul>Syntra Genk - Bart Raets
  36. 36. Instructieafhandeling <ul><li>Multicore-processoren </li></ul><ul><li>Twee (of meer) afzonderlijke processorkernen! </li></ul><ul><li>Eigen L1 en L2-cache </li></ul><ul><li>Windows XP Professional is aangepast voor multicore-threading. </li></ul>Syntra Genk - Bart Raets
  37. 37. ALU <ul><li>Rekenkundige bewerkingen </li></ul><ul><li>Logische bewerkingen </li></ul><ul><li>Schuif- en rotatiebewerkingen </li></ul>Syntra Genk - Bart Raets
  38. 38. CU <ul><li>Alle handelingen binnen de processor regelen (juiste volgorde!) </li></ul>Syntra Genk - Bart Raets
  39. 39. Registers <ul><li>Vroeger: 16-bits Nu: 32- of 64-bits </li></ul><ul><li>Opgebouwd uit flipflops </li></ul><ul><li>Bijzonder snel! </li></ul>Syntra Genk - Bart Raets
  40. 40. Soorten registers <ul><li>Algemeen gebruik Voor gegevens uit ALU </li></ul><ul><li>Adresregisters Instructieadres Program Counter (stackbewerkingen) </li></ul><ul><li>Vlagregister </li></ul><ul><li>16-bits - sign flag - parity flag - overflow flag </li></ul>Syntra Genk - Bart Raets
  41. 41. Kloksnelheid <ul><li>Klokfrequentie geregeld door kwartskristal dat aan het trillen wordt gebracht. </li></ul><ul><li>Processorkoeling </li></ul>Syntra Genk - Bart Raets
  42. 42. Kloksnelheid <ul><li>Twee snelheden: </li></ul><ul><ul><li>CPU clock speed (tot 5,2 GHz [IBM zEnterprise 196]) </li></ul></ul><ul><ul><li>FSB clock speed (tot 1,6 GHz) </li></ul></ul><ul><li>Risico’s van overclocking </li></ul><ul><ul><li>Oververhitting </li></ul></ul><ul><ul><li>Geschikt voor cache- en werkgeheugen? </li></ul></ul><ul><ul><li>PCI en schijfeenheden snel genoeg? </li></ul></ul><ul><ul><li>Software aangepast? </li></ul></ul>Syntra Genk - Bart Raets
  43. 43. Kloksnelheid <ul><li>Maar: </li></ul><ul><ul><li>FSB tegenwoordig overbodig (Kan trouwens niet overweg met dual/triple channel RAM…) </li></ul></ul>Syntra Genk - Bart Raets
  44. 44. CISC / RISC <ul><li>Processoren hebben nood aan specifieke instructies. </li></ul><ul><li>Vervat in Instruction Sets </li></ul><ul><li>CISC-processoren: 200 gespecialiseerde instructies </li></ul>Syntra Genk - Bart Raets
  45. 45. CISC / RISC <ul><li>Voordeel: instructies kunnen in één cyclus gedecodeerd worden </li></ul><ul><li>Nadeel: duurt langer (vanwege de complexiteit) </li></ul>Syntra Genk - Bart Raets
  46. 46. CISC / RISC <ul><li>VLIW-processoren (Very Long Instruction Word) </li></ul><ul><li>Handiger: instructiesets reduceren </li></ul><ul><li>Nadeel: meer cycli nodig om alles te decoderen </li></ul><ul><li>MAAR: pipelining, DBP, OOO-exec. en stijgende kloksnelheden </li></ul><ul><li> RISC-processoren </li></ul>Syntra Genk - Bart Raets
  47. 47. Coprocessoren <ul><li>In principe: </li></ul><ul><ul><li>Alle berekeningen in ALU van processor  Complexe berekeningen nemen tijd in beslag </li></ul></ul><ul><ul><li>Dus: aparte eenheid (FPU = Floating Point Unit ) </li></ul></ul><ul><ul><ul><li>Synchroon </li></ul></ul></ul><ul><ul><ul><li>Asynchroon </li></ul></ul></ul>Syntra Genk - Bart Raets
  48. 48. 32 vs. 64 bits <ul><li>Gegevens verstuurd tussen CPU en RAM over de databus </li></ul><ul><li>Sinds Pentium-processor: 64 bits breed </li></ul>Syntra Genk - Bart Raets
  49. 49. 32 vs. 64 bits <ul><li>Probleem: adresbus </li></ul><ul><ul><li>Dus niet: hoeveel gegevens kunnen verstuurd worden, wél waar ze bewaard kunnen worden! </li></ul></ul><ul><li>Indertijd: 16 bits, dan 32 bits, intussen 64 bits (door AMD) </li></ul>Syntra Genk - Bart Raets
  50. 50. VERSCHILLENDE GENERATIES Syntra Genk - Bart Raets
  51. 51. Verschillende generaties <ul><li>LSI = Large Scale Integration </li></ul><ul><ul><li>Honderden schakelingen </li></ul></ul><ul><ul><li>Jaren ’70 </li></ul></ul>Syntra Genk - Bart Raets
  52. 52. Verschillende generaties <ul><li>VLSI = Very Large Scale Integration </li></ul><ul><ul><li>Honderdduizenden schakelingen </li></ul></ul><ul><ul><li>Jaren ‘80 </li></ul></ul>Syntra Genk - Bart Raets
  53. 53. Verschillende generaties <ul><li>ULSI = Ultra Large Scale Integration </li></ul><ul><ul><li>Miljoenen schakelingen </li></ul></ul><ul><ul><li>Vanaf jaren ‘90 </li></ul></ul>Syntra Genk - Bart Raets
  54. 54. Verschillende generaties <ul><li>Intel </li></ul><ul><ul><li>Bekendste fabrikant wereldwijd </li></ul></ul><ul><ul><li>Eerste processor (4004): nog steeds basisarchitectuur voor moderne processoren </li></ul></ul>Syntra Genk - Bart Raets
  55. 55. Verschillende generaties <ul><li>Pentium Core i7 </li></ul><ul><ul><li>Codenaam: Nehalem </li></ul></ul><ul><ul><ul><li>Eerste quadcore-processor </li></ul></ul></ul><ul><ul><ul><li>Gebruikt DDR3-werkgeheugen </li></ul></ul></ul><ul><ul><ul><li>Met Intel QuickPath-technologie </li></ul></ul></ul><ul><ul><ul><li>Fysiek groter </li></ul></ul></ul>Syntra Genk - Bart Raets
  56. 56. Verschillende generaties <ul><li>Pentium i.p.v. 80586 </li></ul><ul><ul><li>Was marketingstrategie: merknaam deponeren! </li></ul></ul><ul><ul><li>Versnelde instructieverwerking door pipelining. </li></ul></ul><ul><li>Pentium Pro </li></ul><ul><ul><li>OOO-execution </li></ul></ul><ul><ul><li>Dynamic Branch Prediction </li></ul></ul>Syntra Genk - Bart Raets
  57. 57. Verschillende generaties <ul><li>AMD </li></ul><ul><ul><li>Aanvankelijk productie onder licentie voor Intel </li></ul></ul>Syntra Genk - Bart Raets
  58. 58. Verschillende generaties <ul><li>Phenom-reeks </li></ul><ul><ul><li>Najaar 2007: vervangt Athlon </li></ul></ul><ul><ul><li>Phenom X2: dual-core </li></ul></ul><ul><ul><li>Phenom X4: quad-core </li></ul></ul><ul><ul><li>Phenom II: quad-core met schakelingen op 45 nm en DDR3-controller </li></ul></ul><ul><li>Fusion </li></ul><ul><ul><li>CPU + GPU integreren in één behuizing </li></ul></ul><ul><ul><li>Tegen eind 2010 </li></ul></ul>Syntra Genk - Bart Raets
  59. 59. Verschillende generaties <ul><li>Cyrix </li></ul><ul><ul><li>Texas Instruments </li></ul></ul><ul><ul><li>FPU’s </li></ul></ul><ul><ul><li>Minder performante processoren </li></ul></ul>Syntra Genk - Bart Raets
  60. 60. Verschillende generaties <ul><li>Motorola </li></ul><ul><ul><li>Vooral netwerkcontrollers en automatiseringsrobots </li></ul></ul><ul><ul><li>Superieur aan concurrenten, maar ook duurder. </li></ul></ul><ul><ul><li>Gebruikt door Apple </li></ul></ul><ul><ul><li>Intussen: samenwerking opgezegd </li></ul></ul>Syntra Genk - Bart Raets
  61. 61. Syntra Genk - Bart Raets
  62. 62. Syntra Genk - Bart Raets
  63. 63. BUSSEN Syntra Genk - Bart Raets
  64. 64. Bussen <ul><li>Verbinden van belangrijke onderdelen van pc. </li></ul><ul><li>Reeks parallelle draden </li></ul><ul><ul><li>Binary Unit System? </li></ul></ul><ul><ul><li>Busbar? </li></ul></ul><ul><li>Ingedeeld naar functie of naar plaats </li></ul>Syntra Genk - Bart Raets
  65. 65. Bussen <ul><li>Transport van gegevens: </li></ul><ul><li>Transport van geheugenadressen: </li></ul><ul><li>Signaal van de bewerking en klokpulsen: </li></ul>Syntra Genk - Bart Raets
  66. 66. Bussen <ul><li>Transport van gegevens: DATABUS </li></ul><ul><li>Transport van geheugenadressen: </li></ul><ul><li>Signaal van de bewerking en klokpulsen: </li></ul>Syntra Genk - Bart Raets
  67. 67. Bussen <ul><li>Transport van gegevens: DATABUS </li></ul><ul><li>Transport van geheugenadressen: ADRESBUS </li></ul><ul><li>Signaal van de bewerking en klokpulsen: </li></ul>Syntra Genk - Bart Raets
  68. 68. Bussen <ul><li>Transport van gegevens: DATABUS </li></ul><ul><li>Transport van geheugenadressen: ADRESBUS </li></ul><ul><li>Signaal van de bewerking en klokpulsen: CONTROLEBUS </li></ul>Syntra Genk - Bart Raets
  69. 69. Bussen <ul><li>Adresbus: bepalend voor relatie tussen processor en werkgeheugen </li></ul><ul><li>16 bits: 2 16 = 65 536 bytes </li></ul><ul><li>24 bits: 2 24 = 16 777 216 bytes </li></ul><ul><li>32 bits: 2 32 = 4 294 967 296 bytes </li></ul><ul><li>64 bits: 2 64 = 18,4467 · 10 18 bytes </li></ul>Syntra Genk - Bart Raets
  70. 70. Bussen <ul><li>Interne bussen </li></ul><ul><li>Externe bussen </li></ul><ul><ul><li>Systeembus (processor  werkgeheugen) = local bus = Front Side Bus (FSB) </li></ul></ul><ul><ul><li>I/O-bussen </li></ul></ul>Syntra Genk - Bart Raets
  71. 71. Bussen <ul><li>Over moederbord: lokale bussen </li></ul><ul><li>Randapparaten bedienen: uitbreidingsbussen </li></ul><ul><li>Andere indeling: </li></ul><ul><ul><li>Algemene bussen </li></ul></ul><ul><ul><li>Gedediceerde bussen </li></ul></ul>Syntra Genk - Bart Raets
  72. 72. Bussen <ul><li>PCI-bus </li></ul>Syntra Genk - Bart Raets
  73. 73. Bussen <ul><li>PCI-bus </li></ul><ul><ul><li>PCI-uitbreidingskaarten verbinden met systeembus </li></ul></ul><ul><li>VESA-local bus </li></ul>Syntra Genk - Bart Raets
  74. 74. Bussen <ul><li>PCI-bus </li></ul><ul><ul><li>PCI-uitbreidingskaarten verbinden met systeembus </li></ul></ul><ul><li>VESA-local bus </li></ul><ul><ul><li>Video Electrics Standard Association </li></ul></ul><ul><ul><li>ISA-uitbreidingssloten met systeembus verbinden (vanaf 80486-processor) </li></ul></ul>Syntra Genk - Bart Raets
  75. 75. Bussen <ul><li>(E)ISA-bus </li></ul>Syntra Genk - Bart Raets
  76. 76. Bussen <ul><li>(E)ISA-bus </li></ul><ul><ul><li>(Extended) Industry Standard Architecture </li></ul></ul><ul><ul><li>ISA-uitbreidingssloten met systeembus verbinden (voor 80486-processor) </li></ul></ul><ul><li>AGP-bus </li></ul>Syntra Genk - Bart Raets
  77. 77. Bussen <ul><li>(E)ISA-bus </li></ul><ul><ul><li>(Extended) Industry Standard Architecture </li></ul></ul><ul><ul><li>ISA-uitbreidingssloten met systeembus verbinden (voor 80486-processor) </li></ul></ul><ul><li>AGP-bus </li></ul><ul><ul><li>Advanced Graphics Port </li></ul></ul><ul><ul><li>AGP-uitbreidingsslot verbinden met systeembus </li></ul></ul>Syntra Genk - Bart Raets
  78. 78. Bussen <ul><li>PCX-bus </li></ul>Syntra Genk - Bart Raets
  79. 79. Bussen <ul><li>PCX-bus </li></ul><ul><ul><li>PCI-Express uitbreidingskaarten verbinden met systeembus </li></ul></ul>Syntra Genk - Bart Raets
  80. 80. Bussen <ul><li>SCSI-bus </li></ul>Syntra Genk - Bart Raets
  81. 81. Bussen <ul><li>SCSI-bus </li></ul><ul><ul><li>Small Computer System Interface </li></ul></ul><ul><ul><li>SCSI-connectoren op het moederbord met systeembus verbinden </li></ul></ul>Syntra Genk - Bart Raets
  82. 82. Bussen <ul><li>ATA-bus </li></ul><ul><li>(E)IDE-bus </li></ul>Syntra Genk - Bart Raets
  83. 83. Bussen <ul><li>ATA-bus </li></ul><ul><ul><li>Advanced Technology Attachment </li></ul></ul><ul><li>(E)IDE-bus </li></ul><ul><ul><li>(Enhanced) Integrated Drive Electronics </li></ul></ul><ul><ul><li>IDE-connectoren met systeembus verbinden </li></ul></ul>Syntra Genk - Bart Raets
  84. 84. Bussen <ul><li>SATA-bus </li></ul>Syntra Genk - Bart Raets
  85. 85. Bussen <ul><li>SATA-bus </li></ul><ul><ul><li>Serial Advanced Technology Attachment </li></ul></ul><ul><ul><li>SATA-connectoren met systeembus verbinden </li></ul></ul>Syntra Genk - Bart Raets
  86. 86. Busoperaties Syntra Genk - Bart Raets Lees Processor Geheugen
  87. 87. Busoperaties Syntra Genk - Bart Raets Schrijf Processor Geheugen
  88. 88. PRODUCTIE VAN CHIPS Syntra Genk - Bart Raets
  89. 89. Processor (de)monteren <ul><li>Montage </li></ul><ul><li>Demontage </li></ul>Syntra Genk - Bart Raets
  90. 90. PROCESSORKOELING Syntra Genk - Bart Raets
  91. 91. Processorkoeling <ul><li>Combinatie van aluminium plaatje (koelvinnen) met een ventilator </li></ul><ul><li>Soms: warmtegeleidende gel (‘koelpasta’) </li></ul><ul><li>Waterkoeling </li></ul>Syntra Genk - Bart Raets
  92. 92. Processorkoeling Syntra Genk - Bart Raets
  93. 93. Processorkoeling <ul><li>Hardware Sensors Monitor </li></ul><ul><li>Reinigen: </li></ul><ul><ul><li>Met stofzuiger het stof uit ventilator zuigen </li></ul></ul>Syntra Genk - Bart Raets
  94. 94. Processorkoeling <ul><li>Laptops </li></ul>Syntra Genk - Bart Raets
  95. 95. PROCESSOREN VAN DE TOEKOMST Syntra Genk - Bart Raets
  96. 96. Toekomst? <ul><li>Quantum-processoren </li></ul><ul><ul><li>Basiseenheid huidige processoren: bit </li></ul></ul><ul><ul><li>Basiseenheid quantumprocessoren: qubit </li></ul></ul><ul><ul><ul><li>Kan veel meer waarden aannemen </li></ul></ul></ul><ul><ul><li>Nog niet voor nabije toekomst! </li></ul></ul><ul><ul><li>http://www.qubit.org/ </li></ul></ul>Syntra Genk - Bart Raets
  97. 97. Toekomst? <ul><li>DNA-processoren </li></ul><ul><ul><li>Leonard Adleman </li></ul></ul><ul><ul><li>Hamilton Path probleem </li></ul></ul>Syntra Genk - Bart Raets
  98. 98. DOELSTELLINGEN Syntra Genk - Bart Raets
  99. 99. <ul><li>De onderdelen van een processor kunnen benoemen. </li></ul><ul><li>De werking van een processor kunnen uitleggen. </li></ul><ul><li>Kunnen verklaren hoe een programma wordt uitgevoerd gebruikmakend van de Von Neumann-architectuur. </li></ul><ul><li>De verschillende manieren om processoren te versnellen (pipelining, hyperthreading, multi-cores …) kunnen uitleggen. </li></ul><ul><li>Een processor op een moederbord kunnen monteren/demonteren. </li></ul><ul><li>Een bus schematisch kunnen weergeven. </li></ul><ul><li>De werking van een bus kunnen toelichten. </li></ul>Syntra Genk - Bart Raets
  100. 100. Syntra Genk - Bart Raets

×