Manejo de Puertos en PIC16F84

1. INSTITUTO TECNOLOGICO SUPERIOR
DE IRAPUATO
DIVISION DE INGENIERIA ELECTRONICA
ACTIVIDAD 01
MANEJO DE PUERTOS
HABILITACION DE PUERTO B Y PUERTO A
INTEGRANTES:
CASTAÑEDA ORNELAS JOSE ALBERTO IS09110436
CONTRERAS SOTO ANTONIO IS09111015
VELAZQUEZ CORDOVA GADIEL DZAHUINDANDA IS09160545
INGENIERIA ELECTRONICA
MICROCONTROLADORES
MIGUEL ANGEL SOSA TORRES
07 FEBRERO 2013

2. INTRODUCCION
El PIC16F84 dispone de dos puertos digitales de E/S paralelos de uso general denominados
Puerto A y Puerto B.
Puerto A
El puerto A dispone de 5 líneas de la RA0 a la RA4, en la que hay que distinguir la A4 o
T0CKI (Timer 0 Clock Input) que está compartida con la entrada para el Timer 0 (TMR0) a
través de un trigger Schmitt y que cuando se configura como salida es de drenador
abierto, por lo que debe colocarse una resistencia de polarización.
Diagrama de bloques de RA3:RA0 Diagrama de bloques de RA4
Puerto B
El puerto B dispone de 8 líneas de E/S que van desde la RB0 a la RB7 (la línea RB0 o INT
es compartida con la entrada de interrupción externa). Además, las líneas RB4 a RB7
puede programarse una interrupción por cambio de estado de cualquiera de estas líneas.
1

3. Diagrama de bloques de RB7:RB4 Diagrama de bloques de RB3:RB0
MATERIAL
PIC16F84A
LEDS
RESISTENCIAS
CRYSTAL 4MHZ
2 CAPACITORES 22pF
ALAMBRE
MPLAB
PROTEUS
2

4. DESARROLLO
Se implemento el siguiente código en MPLAB para el manejo de puertos:
__CONFIG _CP_OFF & _WDT_OFF & _PWRTE_ON & _XT_OSC
LIST P=16F84A
INCLUDE<P16F84A.INC>
Consta1 EQU b'11111111'
Consta2 EQU b'11111'
ORG 0
Inicio bsf STATUS,RP0
clrf TRISA
bcf STATUS,RP0
movlw Consta2
bsf STATUS,RP0
clrf TRISB
bcf STATUS,RP0
movlw Consta1
Principal
movwf PORTA
movwf PORTB
goto Principal
END
Para poder implementar y comprobar si esta bien el circuito se realizo una simulación en
Proteus
3

5. Funcionando:
4