• Share
  • Email
  • Embed
  • Like
  • Save
  • Private Content
Ejercicios tema5
 

Ejercicios tema5

on

  • 350 views

 

Statistics

Views

Total Views
350
Views on SlideShare
350
Embed Views
0

Actions

Likes
0
Downloads
0
Comments
0

0 Embeds 0

No embeds

Accessibility

Categories

Upload Details

Uploaded via as Adobe PDF

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

    Ejercicios tema5 Ejercicios tema5 Document Transcript

    • Ejercicios del tema de ProcesadorEjercicio 1. Considere un procesador de 32 bits con una velocidad de 500 MHz con la estructura del mostrado en elEjercicio 3. La memoria se direcciona por bytes y requiere dos ciclos para realizar las operaciones de lectura yescritura.Se pide:a) Indicar las operaciones elementales correspondientes a la instrucción del MIPS32 : lw R1, (R2)b) Si el número medio de ciclos de reloj necesario para ejecutar una instrucción es de 25, calcule el número medio deinstrucciones que este computador puede ejecutar en un segundo.Ejercicio 2. Considere el procesador mostrado en el ejercicio 3 y las siguientes señales de control que se generan encada ciclo de reloj (no se incluye el fetch). El resto de selas señales se encuentra a 0C1: T8, C1C2: L, TdC3: L, C2C4: RC= R1, T3, SCSe pide: a) las operaciones elementales que se realizan en cada ciclo de reloj. b) ¿A qué instrucción máquina se corresponde n las operaciones elementales anteriores?Ejercicio 3. Considere el siguiente esquema de procesador de 32 bits. L Memoria principal EBus de direcciones Bus de datos Bus de control Procesador Td Ta 4 Señales de control + C2 Unidad de C1 MAR MBR PC C4 C6 RI C3 C5 Control Señales de T3 T4 T8 interrupción Bus interno T7 T1 T2 C9 C10 RT1 RT2 T5 RE C7 C8 A B 0 1 0 1 T6 MA MUX A MB MUX B RA RB Banco de RC registros ALU SC Cod. OP E C11 RT3
    • Indique las operaciones elementales correspondientes a la instrucción máquina SWAP R1, dir. Esta instrucciónocupa dos palabras y su formato es el siguiente: CO Reg dirEsta instrucción intercambia el contenido del registro indicado en la instrucción (Reg) con el contenido almacenado enla posición de memoria dir.Ejercicio 4. Considere un computador de 32 bits, con la estructura que se muestra en la siguiente figura, que disponede un banco de 16 registros, que se encuentra conectado a una memoria, que se direcciona por bytes y que requiere dosciclos para las operaciones de lectura y escritura. La unidad aritmético-lógica es capaz de realizar 20 operacionesaritméticas y lógicas (sumar, restar, multiplicar, dividir, incrementar, disminuir en uno, etc.). FP PC CM “0100” L A B E 0 1 2 3 0 1 2 3 XX Mux. X XY Mux. Y Memoria Estado D Principal Banco de OP Operador DB DA Registros TP Bus de Direcciones FRA1 FRA2 RA TD TRD TSA FD A CR SP FSA FSD TBRA FLM RM TRA TA TSD FEM TRM TI Bus de Datos =0 FI <0 I Oscilador Desbord. Unidad Compa- Estado Reloj rador Acarreo Interr. de . Control Inhib. Int. Señales de Control Núcl./Usu. Control de E/S FEST DA DB OP XX XY ........Se pide: a) Indique los modos de direccionamiento presentes en la siguiente instrucción del MIPS32: sw $t1, 80($t2). b) Indique las operaciones elementales y las señales de control necesarias para la ejecución de la instrucción anterior.