• Share
  • Email
  • Embed
  • Like
  • Save
  • Private Content
Memoria del computador
 

Memoria del computador

on

  • 17,108 views

 

Statistics

Views

Total Views
17,108
Views on SlideShare
16,944
Embed Views
164

Actions

Likes
2
Downloads
444
Comments
1

5 Embeds 164

https://jujo00obo2o234ungd3t8qjfcjrs3o6k-a-sites-opensocial.googleusercontent.com 52
http://www.slideshare.net 49
http://sofi.hostzi.com 37
http://jujo00obo2o234ungd3t8qjfcjrs3o6k-a-sites-opensocial.googleusercontent.com 20
http://webcache.googleusercontent.com 6

Accessibility

Categories

Upload Details

Uploaded via as Microsoft PowerPoint

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel

11 of 1 previous next

  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
  • los manuales estan muy buenos pero quiero saber como se pueden hajar por favor
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

    Memoria del computador Memoria del computador Presentation Transcript

    • Capítulo III
      Arquitectura de Computadores
      1
      Organización y Arquitectura de Computadores
      CAPÍTULO III
      “MEMORIA”
      ING. GREYSON PAUL ALBERCA PRIETO
    • Organización del Computador
      Componentes de computador y Buses
      MEMORIA
      Entrada/Salida
      Bibliografía・Organización y Arquitectura de Computadores, William Stalling
      Capítulo III
      2
      CONTENIDOS
    • Capítulo III
      Arquitectura de Computadores
      3
      OBJETIVOS
      • Identificarlos diferentes tipos de memoria junto con sus características principales
      • Conocer las jerarquía de los sistemas de memoria y así poder diferenciar capacidades, rapidez, costos.
      • Ejemplificar los tipos de memoria de acuerdo a la aplicabilidad y uso adecuados.
    • Capítulo III
      Arquitectura de Computadores
      4
      UNIDAD DE TRANSFERENCIA
    • Capítulo III
      Arquitectura de Computadores
      5
      UNIDAD DE TRANSFERENCIA
    • Capítulo III
      Arquitectura de Computadores
      6
      UNIDAD DE TRANSFERENCIA
    • Capítulo III
      Arquitectura de Computadores
      7
      MÉTODO DE ACCESO
      M. cache
    • 8
      VELOCIDAD
      .
    • 9
      VELOCIDAD
      .
    • 10
      VELOCIDAD
      .
    • Capítulo III
      11
      DISPOSITIVOS FÍSICOS
      Los sistemas de memorias empleados en los computadores utilizan diferentes dispositivos físicos.
      • Para la MEMORIA PRINCIPAL se utilizan memorias semiconductoras.
      • Para MEMORIA SECUNDARIA, ya que responden a la necesidad de almacenar grandes cantidades de información, se emplean:
      • Memorias magnéticas, cintas, discos, etc.
      • Memorias ópticas, utilizadas.
      • Memorias magneto−ópticas.
    • ALTERABILIDAD. Memorias ROM (ReadOnlyMemory) y RWM (ReadWritableMemory).
      PERMANENCIA DE LA INFORMACIÓN. Relacionado con la duración de la información almacenada en memoria:
      LECTURA DESTRUCTIVA. Memorias de lectura destructiva DRO (DestructiveReadOut) y memorias de lectura no destructiva NDRO (Non DestructiveReadOut).
      VOLATILIDAD. corte en el suministro eléctrico. Memorias volátiles y no volátiles.
      ALMACENAMIENTO ESTÁTICO/DINÁMICO. SRAM (StaticRandom Access Memory) DRAM (DynamicRandom Access Memory)
      12
      CARACTERÍSTICAS FÍSICAS
    • Capítulo III
      Arquitectura de Computadores
      JERARQUÍA DE MEMORIA
      “La vida es cuestión de prioridades”
      Costo por bit
      Capacidad
      Tiempo de acceso
      Frecuencia de acceso
    • Capítulo III
      14
    • Capítulo III
      Arquitectura de Computadores
      15
      MEMORIA SEMICONDUCTORA
    • La CPU y la memoria tienen tiempos de acceso muy diferentes. Para mejorar la situación se inserta una memoria intermedia
      Capítulo III
      MEMORIA CACHÉ
      CPU
      CACHE
      MEMORIA RAM
    • Capítulo III
      Arquitectura de Computadores
    • Capítulo III
      Arquitectura de Computadores
      LECTURA DE UNA CACHE
    • Arquitectura de Computadores
      19
    • Tamaño
      Función de correspondencia
      Algoritmo de sustitución
      Política de escritura
      Tamaño del bloque
      Número de caches
      Capítulo III
      Arquitectura de Computadores
      20
      ELEMENTOS DE DISEÑO DE CACHE
    • Capítulo III
      Arquitectura de Computadores
      21
    • Capítulo III
      Arquitectura de Computadores
      22
      • Correspondencia directa
      • Cada bloque tiene solamente un lugar donde puede
      aparecer en la cache.
      • Correspondencia asociativa.
      • Se puede colocar un bloque en cualquier parte.
      • Correspondencia asociativa por conjuntos.
      • Primero se determina un conjunto de forma directa, y
      dentro del conjunto puede ubicarse en cualquier lugar.
      • Un conjunto es un grupo de bloques.
      • Si hay n bloques en un conjunto, la caché se dice
      asociativa por conjuntos de n vias (n-asociativa).
    • Cada bloque(memoria principal) solo puede ir en una posición de la cache
      Capítulo III
      CORRESPONDENCIA DIRECTA
      Cj Mi si i= j (mod C).
      Siendo
      Cj = línea j de la cache
      Mi = bloque i de la M. principal
      C = nº de líneas de la cache
    • FORMATO DE INSTRUCCIÓN
      codifica el nº de línea de cache donde se realiza la búsqueda
      codifica el nº de palabras de memoria de cada bloque de memoria
      codifica el bloque de memoria asociado a esa línea de cache
    • ESTRUCTURA DE LA DIRECCIÓN
      Dirección de 24 bits
      bloques de
      4 bytes
      • Identificador de bloque de 22 bits.
      Etiqueta de 8 bits (=22-14).
      Ranura o línea de 14 bits.
      • Ninguno de los dos bloques en la misma línea tiene el mismo campo de etiqueta.
      Compruebe los contenidos de la cache mediante la búsqueda de la línea y la comprobación de la etiqueta.
    • Capítulo III
      Arquitectura de Computadores
      26
      MECANISMO DE BÚSQUEDA
    • Capítulo III
      Arquitectura de Computadores
      27
      EJEMPLO
      Podemos ver un ejemplo con una memoria principal de 32 Kpalabras y una cache de 512 palabras con bloques de 8 palabras. El n°de bits de cada campo será:
      Analizando vemos que:
      M. Principal = 32 kpalabras
      Cache = 512 palabras
      Cada bloque = 8 palabras
    • 28
      EJEMPLO
      Analizando vemos que:
      M. Principal = 32 kpalabras
      Cache = 512 palabras
      Cada bloque = 8 palabras
      Ahora para saber cuantos bloques tendrá la M. principal debemos dividir las 32 kpalabras para las 8 palabras que contiene cada bloque
      El # de bloques de la M. principal es 4 kbloques
    • EJEMPLO
      Analizando vemos que:
      M. Principal = 32 kpalabras
      Cache = 512 palabras
      Cada bloque = 8 palabras
      para saber cuantas líneas tendrá la M. cache debemos dividir las 512 palabras para las 8 palabras que contiene cada bloque
      El # de líneas de la cache es 64 líneas
    • EJEMPLO
      Analizando vemos que:
      M. Principal = 32 kpalabras
      Cache = 512 palabras
      Cada bloque = 8 palabras
      Tenemos:
      # de bits
    • EJEMPLO
      Analizando vemos que:
      M. Principal = 32 kpalabras
      Cache = 512 palabras
      Cada bloque = 8 palabras
      Por ultimo debemos calcular w
      8 palabras = 23
      W = 23
    • EJEMPLO
      Ahora vamos a colocar los datos obtenidos en la grafica de la dirección de memoria
      Recordemos que w = 23 es decir se necesitan 3 bits en la palabra
    • EJEMPLO
      Ahora vamos a colocar los datos obtenidos en la grafica de la dirección de memoria
      También teníamos que la línea tiene o necesita 6 bits
    • EJEMPLO
      Ahora vamos a colocar los datos obtenidos en la grafica de la dirección de memoria
      Finalmente la etiqueta es igual a s-r, en nuestro ejemplo 12-6 = 6
    • Capítulo III
      Arquitectura de Computadores
      35
      EJEMPLO
    • Simple, sin algoritmos de reemplazo
      Poco costosa
      Hay una posición concreta para cada bloque dado:
      Si un programa accede a dos bloques que se corresponden a la misma línea de forma repetida, las pérdidas de cache son muy grandes (ocupación de cache ineficiente)
      36
      VENTAJAS Y DESVENTAJAS
    • Cada bloque(memoria principal) puede ir en cualquier posición(línea) de cache
      Capítulo III
      Arquitectura de Computadores
      37
      CORRESPONDENCIA ASOCIATIVA
    • Etiqueta indica el nº de bloque de memoria principal que se está buscando
      Capítulo III
      Arquitectura de Computadores
      38
      FORMATO DE INSTRUCCIÓN
    • La etiqueta de 22 bits está almacenada con cada bloque de datos de 32 bits.
      Compare el campo de etiqueta con la entrada de etiqueta en la cache para comprobar si ha tenido éxito.
      La dirección de 2 bits menos significativa identifica qué palabra de 16 bits se necesita en un bloque de datos de 32 bits.
      Ejemplo:
      Dirección Etiqueta Datos Línea de cache
      FFFFFC FFFFFC 24682468 3FFF
      Capítulo III
      ESTRUCTURA DE LA DIRECCIÓN
    • Capítulo III
      Arquitectura de Computadores
      40
      MECANISMO DE BÚSQUEDA
    • Capítulo III
      Arquitectura de Computadores
      41
      EJEMPLO
    • Necesita el uso de memorias asociativas
      Necesita algoritmos de reemplazo
      Es la mas eficiente en la ocupación de la cache.
      Capítulo III
      Arquitectura de Computadores
      42
      VENTAJAS Y DESVENTAJAS
    • Conjunto: grupo de línea de la cache
      Primero las líneas de memoria caché se asocian en conjuntos y la correspondencia se establece de forma directa entre cada bloque de la memoria principal y cada conjunto de la caché.
      Capítulo III
      Arquitectura de Computadores
      43
      ASOCIATIVA POR CONJUNTO
    • Dentro de cada conjunto la correspondencia es asociativa.
      Al número de bloques del conjunto se le llama número de vías o grado de asociatividad.
      Capítulo III
      Arquitectura de Computadores
      44
    • Capítulo III
      Arquitectura de Computadores
      45
      FORMATO DE LA INSTRUCCIÓN
      codifica el nº de conjunto de cache donde se realiza la búsqueda
      codifica el nº de palabras de memoria
      codifica el bloque de memoria asociado a ese conjunto
    • ESTRUCTURA DE LA DIRECCIÓN
      Dirección de 24 bits
      Utilice los campos de conjunto a la hora de determinar el conjunto de cache que necesita para poder verlo.
      Compare los campos de etiqueta para ver si tenemos éxito:
      Ejemplo:
      Dirección Etiqueta Datos Número de conjuntos
      1FF 7FFC 1FF 12345678 1FFF
      001 7FFC 001 11223344 1FFF
    • Capítulo III
      Arquitectura de Computadores
      47
      MECANISMO DE BÚSQUEDA
    • EJEMPLO
      Un bloque determinado se hace corresponder a cualquier línea en un conjunto determinado.
      Ejemplo: El bloque B puede asignarse en cualquiera de las líneas del conjunto i.
      Ejemplo: 2 líneas por conjunto.
      Correspondencia asociativa de 2 vías.
      Un bloque determinado puede asignarse en una de las dos líneas en un único conjunto.
    • Capítulo III
      Arquitectura de Computadores
      49
      ASOCIATIVA DE DOS VÍAS
    • Capítulo III
      Arquitectura de Computadores
      50
    • Capítulo III
      Arquitectura de Computadores
      51
      EJEMPLO
    • Capítulo III
      Arquitectura de Computadores
      52
      EJEMPLO
      Considere que una cache asociativa por conjuntos consta de 64 líneas divididas en conjuntos de 4 líneas.
      La memoria principal contiene 4K bloques de 128 palabras cada uno.
    • EJEMPLO
      Primero vamos a ver de cuantos bits será el total de la memoria
      4*1024*128 = 524288 esto equivale a 219 palabras entonces el tamaño del formato de dirección de memoria principal en bits es 19
      Dirección de 19 bits
    • 54
      EJEMPLO
      Para encontrar el valor de la palabra:
      Sabemos que la memoria principal tiene 4k bloque de 128 palabras a estas 128 debemos sacar su equivalente en 2n
      y es 27 , entonces w = 7, es decir que se necesitan 7 bits para direccionar las palabras que están dentro del bloque de memoria
    • EJEMPLO
      Recordemos que el total de bits del es de 19 ya sabemos que la palabra es 7 entonces la diferencia entre
      19 – 7 = 12.
      12 bis son los que necesitamos para la etiqueta y el conjunto
      Dirección de 19 bits
      12 bits
    • EJEMPLO
      Sabemos que la cache tiene 64 líneas que están divididas en conjuntos de 4 y queremos saber cuantos conjuntos hay.
      Esto es 24 entonces el número de conjuntos que tiene la memoria cache es de 4
      Dirección de 19 bits
      12 bits
    • EJEMPLO
      Finalmente restamos 4 – 12 y nos da el valor de la etiqueta que es 8
      Dirección de 19 bits
      12 bits
    • La memoria es cara, por ello si queremos una memoria rápida deberá ser pequeña. Las memorias cada vez son más rápidas, grandes y baratas, pero no avanzan solas, las memorias cache no se quedan atrás. De todas maneras la diferencia de velocidad entre el procesador y la memoria sigue siendo un hecho, y mientras no se igualen, se seguirá usando la cache.
      La jerarquización de la memoria en niveles no será posible sin el principio de localidad, el cual nos permite acceder lo mínimo posible a los niveles más lentos.
      58
      CONCLUSIONES