Comparación de código en ejecución considerando un procesador con dos pipelines Por Stalin Rojas Morocho

PRIMERO El primera secuencia de código para en Superscalar execution 0 2 4 6 7 IF ID OF Load R1, @1000 IF ID OF Load R2, @1008 IF ID OF E Add R1, @1004 IF ID OF E Add R2, @100C IF ID NA E Add R1, R2 IF ID NA WB Store R1, @2000

El primera secuencia de código para en Superscalar execution

SEGUNDO La segunda secuencia de código ejecutada en Superscalar execution 0 2 4 6 8 IF ID OF Load R1, @1000 IF ID OF E Add R1, @1004 IF ID OF E Add R1, @1008 IF ID OF E Add R1, @100C IF ID NA WB Store R1, @2000

La segunda secuencia de código ejecutada en Superscalar execution

TERCERO La tercera secuencia de código ejecutada en Superscalar execution 0 2 4 6 8 IF ID OF Load R1, @1000 IF ID OF E Add R1, @1004 IF ID OF Load R2, @1008 IF ID OF E Add R2, @100C IF ID NA E Add R1, R2 IF ID NA WB Store R1, @2000

La tercera secuencia de código ejecutada en Superscalar execution

Conclusión Las tres secuencias llegan al mismo objetivo, siempre y cuando R1 y R2 sean el valor de 1, con este valor se comprobó, esta dependencia se da por el código de la primera y segunda. La primera ejecución se realiza en menor número de ciclo que las demás, ya que la segunda y tercera son de igual tiempo. Además el segunda secuencia de instrucciones realiza menor trabajo correspondiente a memoria física.

Las tres secuencias llegan al mismo objetivo, siempre y cuando R1 y R2 sean el valor de 1, con este valor se comprobó, esta dependencia se da por el código de la primera y segunda.

La primera ejecución se realiza en menor número de ciclo que las demás, ya que la segunda y tercera son de igual tiempo.

Además el segunda secuencia de instrucciones realiza menor trabajo correspondiente a memoria física.