Les processeurs ARM des systèmes embarqués 20121Introduction :...............................................................
Les processeurs ARM des systèmes embarqués 20122Introduction :De plus en plus, développeurs de systèmes embarqués et les c...
Les processeurs ARM des systèmes embarqués 20123Ces règles de conception permettent un processeur RISC dêtre simple, et do...
Les processeurs ARM des systèmes embarqués 20124Est un composant matériel qui traite les registres dentrée de saisie. Il e...
Les processeurs ARM des systèmes embarqués 20125Le processeur ARM : exécute les programmes, contrôle et supervise le dispo...
Les processeurs ARM des systèmes embarqués 20126AHB offre un débit de données supérieur ASB, car il est basé sur un systèm...
Les processeurs ARM des systèmes embarqués 20127Le cache est placé entre la mémoire principale et le noyau. Il est utilisé...
Les processeurs ARM des systèmes embarqués 20128Il y a beaucoup de différents types de mémoire. Dans cette section, nous d...
Les processeurs ARM des systèmes embarqués 20129connectant à dautres appareils ou capteurs qui sont hors de la puce. Chaqu...
Les processeurs ARM des systèmes embarqués 201210Les points clés dune philosophie de conception RISC sont daméliorer les p...
Upcoming SlideShare
Loading in...5
×

Arm système embarqué

1,493

Published on

0 Comments
1 Like
Statistics
Notes
  • Be the first to comment

No Downloads
Views
Total Views
1,493
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
61
Comments
0
Likes
1
Embeds 0
No embeds

No notes for slide

Transcript of "Arm système embarqué"

  1. 1. Les processeurs ARM des systèmes embarqués 20121Introduction :....................................................................................................................................... 2L’architecture Risc ............................................................................................................................... 2Principes de l’architecture ARM.......................................................................................................... 3Jeu dinstructions pour les systèmes embarqués :.............................................................................. 3Matériel Systèmes Embarqués............................................................................................................ 4Technologie de bus ARM................................................................................................................. 5Le protocole de Bus AMBA........................................................................................................... 5Mémoire.......................................................................................................................................... 6Hiérarchie des mémoires : .......................................................................................................... 6Largeur (débit) de mémoire: ...................................................................................................... 7Types de mémoires : ................................................................................................................... 7Périphériques : ................................................................................................................................ 8Contrôleur de mémoire............................................................................................................... 9Contrôleurs des interruptions..................................................................................................... 9Récapitulation : ................................................................................................................................... 9
  2. 2. Les processeurs ARM des systèmes embarqués 20122Introduction :De plus en plus, développeurs de systèmes embarqués et les concepteurs de systèmes sur pucesélectionnent des microprocesseurs spécifiques, une famille doutils, des bibliothèques et unensemble des composants pour développer rapidement de nouveaux produits à base demicroprocesseur. Un acteur majeur dans cette industrie est ARM. Au cours des ces dernières années,larchitecture ARM est devenu la plus répandue architecture 32-bit dans le monde. Les processeursARM sont intégrés dans des produits allant des téléphones cellulaires / mobiles à des systèmes defreinage automobile.L’architecture RiscLe noyau ARM utilise une architecture RISC. RISC est une philosophie de conception visant à fournirdes instructions simples mais puissants qui exécutent dans un seul cycle à une vitesse dhorlogeélevée.La philosophie RISC se concentre sur la réduction de la complexité des instructions exécutées par lematériel, car il est plus facile de fournir une plus grande souplesse et dintelligence dans le logicielplutôt que du matériel. En conséquence, une conception RISC place de plus grandes exigences sur lecompilateur.En revanche, le complexe traditionnel jeu dinstructions dordinateur (CISC) se fonde plus sur lematériel pour la fonctionnalité dinstruction, et par conséquent les instructions CISC sont pluscompliquées.La philosophie RISC est mise en œuvre avec quatre règles de conception majeurs:1. Instructions : Processeurs RISC ont un nombre réduit de classes dinstruction. Ces classesoffrent des opérations simples qui peuvent chacune exécuter en un seul cycle. Chaqueinstruction a une longueur fixe pour permettre au pipeline daller chercher les futuresinstructions avant le décodage de linstruction en cours. En revanche, dans les processeursCISC les instructions sont souvent de taille variable et de prendre de nombreux cycles poursexécuter.2. Pipelines : Le traitement des instructions est décomposé en unités plus petites qui peuventêtre exécutées en parallèle par des pipelines. Idéalement, le pipeline avance par une étape àchaque cycle. Les instructions peuvent être décodées dans une étape (étage) de pipeline. Ilnya pas de nécessité dune instruction devant être exécutée par un mini-programme appelémicrocode que sur Processeurs CISC.3. Registres : Machines RISC ont un ensemble important de registres. Tous les registrespeuvent contenir des données ou une adresse. Les registres sont des mémoires localesrapides pour toutes les opérations de traitement des données. En revanche, processeursCISC ont consacré des registres à des fins spécifiques.4. Load-store architecture : Le processeur opère sur les données détenues dans les registres.Séparation entre les instructions de chargement et de stockage des données communiquantavec les registres et celles communiquant avec la mémoire externe. Accès à la mémoire sontcoûteuses, afin de séparation accès à la mémoire de traitement de données fournit unavantage parce que vous pouvez utiliser les éléments de données qui sest tenue à la banquede registres à plusieurs reprises sans avoir besoin de plusieurs accès à la mémoire. Enrevanche, avec un design CISC les opérations de traitement des données peut agir sur lamémoire directement.Remarque :
  3. 3. Les processeurs ARM des systèmes embarqués 20123Ces règles de conception permettent un processeur RISC dêtre simple, et donc le noyau peutfonctionner à des fréquences dhorloge plus élevées. En revanche, les processeurs traditionnels CISCsont plus complexes et fonctionnent à des fréquences dhorloge inférieures. Au cours de deuxdécennies, les processeurs CISC ont mis en œuvre des concepts plus RISC.Principes de l’architecture ARMIl y a un certain nombre de caractéristiques physiques qui ont poussé le design du processeur ARM.Tout dabord, les systèmes embarqués mobiles nécessitent une certaine forme de puissance de labatterie. Le processeur ARM a été spécialement conçu pour être petit pour réduire la consommationdénergie et de prolonger lexploitation de la batterie-essentielle pour des applications telles que lestéléphones mobiles et assistants numériques personnels (PDA).Haute densité du code est une autre exigence majeure depuis les systèmes embarqués ont unemémoire limitée en raison du coût et / ou des restrictions de taille physique. Haute densité du codeest utile pour les applications qui ont limité de mémoire embarquée, tels que les téléphones mobileset dispositifs de stockage de masse.En outre, les systèmes embarqués sont sensibles aux prix et utilisent des dispositifs de mémoire lenteet à faible coût. Pour applications à volume élevé comme les appareils photo numériques, chaquecentime doit être pris en compte dans la conception. La possibilité dutiliser des dispositifs demémoire à faible coût produit des économies substantielles.Une autre condition importante est de réduire la zone de la filière prise par le processeur embarqué.Pour une solution mono-puce, plus la zone utilisée par le processeur embarqué, le plus despacedisponible pour les périphériques spécialisés. Cela réduit le coût de la conception et la fabricationdepuis moins de jetons discrets sont nécessaires pour le produit final.ARM a intégré la technologie de débogage matériel dans le processeur afin que les ingénieurslogiciels puissent voir ce qui se passe tandis que le processeur est dexécuter du code. Avec une plusgrande visibilité, les ingénieurs logiciels peuvent résoudre les problèmes plus rapidement, ce qui a uneffet direct sur le temps de mise sur le marché et réduit les coûts globaux de développement.Le cœur ARM nest pas une architecture RISC pur en raison des contraintes de sa principaleapplication : système embarqué. Dans un certain sens, la force du noyau ARM, cest quil ne prendpas le concept RISC trop loin. Dans les systèmes daujourdhui la clé nest pas la vitesse du processeurbrut, mais au total les performances du système en vigueur et la consommation dénergie.Jeu dinstructions pour les systèmes embarqués :Le jeu dinstructions ARM diffère de la pure définition RISC de plusieurs façons qui font le jeudinstructions ARM pour les applications embarquées:Cycle d’exécution variable pour certaines instructions :Pas toutes les instructions ARM s’exécutent en un seul cycle. Par exemple, les instructions dechargement et de stockage varient dans le nombre de cycles dexécution en fonction du nombrede registres étant transférées. Le transfert peut se produire sur les adresses de mémoireséquentielle, ce qui augmente les performances depuis les accès mémoire séquentiels sontsouvent plus rapides que les accès aléatoires. La densité du code est également amélioréepuisque les transferts de multiples registres sont des opérations courantes au début et à la findes fonctions.Dispositif de décalage en ligne pour la gestion des instructions complexes
  4. 4. Les processeurs ARM des systèmes embarqués 20124Est un composant matériel qui traite les registres dentrée de saisie. Il est utilisé par uneinstruction. Cela élargit la capacité de nombreuses instructions pour améliorer les performancesde base et la densité du code.Thumb : Jeu d’instructions 16-bits :ARM amélioré le cœur du processeur en ajoutant un second jeu d’instruction 16-bit appelé« thumb » qui permet au cœur ARM d’exécuter soit 16 - ou 32-bits instruction. Les instructions16-bits permettent daméliorer la densité du code denviron 30% par rapport à 32-bit delongueur fixe des instructions.Exécution conditionnelleUne instruction est exécutée uniquement si une condition spécifique a été satisfaite. Cettefonctionnalité améliore la performance et la densité code en réduisant les instructions debranchement.des instructions DSP améliorées :Des instructions Digital Signal Processor (DSP) ont été ajoutées au Jeu linstruction ARM poursupporter les opérations rapides multiplicateur 16x16 bits et la saturation. Ces instructionspermettent à un processeur ARM d’être rapide et performant dans certains cas de remplacer lescombinaisons traditionnelles dun processeur plus un DSP.Note :Ces fonctionnalités supplémentaires ont fait le processeur ARM lun des plus courammentutilisé 32-bit noyaux des processeurs embarqués. Bon nombre des entreprises semi-conducteurs, àtravers le monde produisent des produits à base autour du processeur ARM.Matériels Systèmes EmbarquésLes systèmes embarqués peuvent contrôler de nombreux appareils différents, à partir de petitscapteurs se trouvent sur une ligne de production, aux systèmes de contrôle en temps réel utilisés surune sonde spatiale de la NASA. Tous ces dispositifs utilisent une combinaison de composantsmatériels et logiciels. Chaque composant est choisi pour lefficacité et, le cas échéant, est conçu pourune extension future et lexpansion.Le schéma suivant montre un dispositif de type embarqué basé sur un noyau ARM.Chaque case représente une caractéristique ou une fonction. Les lignes reliant les cases sont lesautobus transportant des données. Nous pouvons séparer lappareil en quatre principauxcomposants matériels :
  5. 5. Les processeurs ARM des systèmes embarqués 20125Le processeur ARM : exécute les programmes, contrôle et supervise le dispositif embarqué.Différentes versions du processeur ARM sont disponibles pour répondre aux caractéristiquesde fonctionnement souhaitées. Un processeur ARM comprend un noyau (le moteurdexécution qui traite des instructions et de données manipule) ainsi que les composantsautour de lui ce quil lui permet d’interfacer avec un bus. Ces composants peuvent inclure lagestion de la mémoire et les caches.Contrôleurs : permet de coordonner les importants blocs fonctionnels du système. Deuxcontrôleurs sont couramment trouvés : le contrôleur dinterruption et le contrôleurmémoire.Les périphériques : fournir toutes les capacités dentrée-sortie externe à la puce et sontresponsable de loriginalité de lappareil embarquéLes bus : Un bus est utilisé pour communiquer entre les différentes parties du dispositifTechnologie de bus ARMLes systèmes embarqués utilisent des technologies de bus différents de ceux conçus pour lesordinateurs x86. La technologie PCI la plus courante de bus pour linterconnexion de composantspériphériques, de connecter des appareils tels que les cartes vidéo et contrôleurs de disque dur versle bus de processeur x86. Ce type de technologie est externe ou hors de la puce (c.-à-, le bus estconçu pour se connecter mécaniquement et électriquement à des dispositifs externes à la puce) etest intégré dans la carte mère dun PC.Par contre, les appareils embarqués utilisent un bus sur la puce qui est interne à la puce et quipermet à différents dispositifs périphériques d’être interconnectés avec le cœur ARM.Il y a deux différentes classes de périphériques connectés au bus.dispositif maître de bus : un dispositif logique capable de lancer un transfert de donnéesavec un autre dispositif sur le bus même. Le cœur de processeur ARM est un bus maître.dispositif esclave de bus : Dispositif logique capable seulement de répondre à une demandede transfert à partir dun dispositif maître de bus.Un bus a deux niveaux de larchitecture :Niveau physique : couvre les caractéristiques électriques et la largeur de bus (16, 32 ou 64bits).Niveau logique : les protocoles et les règles logiques qui régissent la communication entre leprocesseur et un périphériqueNote :ARM est principalement une entreprise de conception. Il met en œuvre rarement les caractéristiquesélectriques du bus, mais il précise systématiquement le protocole de bus.Le protocole de Bus AMBALarchitecture avancée microcontrôleur Bus (AMBA : Advanced Microcontroller Bus Architecture) aété introduit en 1996 et a été largement adopté comme larchitecture de bus sur puce utilisée pourles processeurs ARM. Les premiers bus AMBA introduites étaient le bus système ARM (ASB : ARMSystem Bus) et le ARM bus périphérique (APB : ARM Peripheral Bus). Plus tard, ARM a introduit uneautre conception de bus, le bus appelé Performance ARM haute (AHB : ARM High Performance Bus).Utilisation de lAMBA, les concepteurs périphériques peuvent réutiliser le même design sur plusieursprojets. Parce quil ya un grand nombre de périphériques développés avec une interface AMBA, lesconcepteurs de matériel ont un large choix de périphériques testés et prouvés pour lutilisation dansun dispositif.Un périphérique peut simplement être vissé sur le bus sur puce, sans avoir à redessiner une interfacepour chaque architecture de processeur différent. Cette interface plug-and-play pour lesdéveloppeurs de matériel améliore la disponibilité et le temps sur le marché.
  6. 6. Les processeurs ARM des systèmes embarqués 20126AHB offre un débit de données supérieur ASB, car il est basé sur un système centralisémultiplexé régime de bus plutôt que la conception ASB bus bidirectionnel.Ce changement permet au bus AHB à courir à des vitesses dhorloge plus élevées et dêtre le buspremier ARM pour supporter des largeurs de 64 et 128 bits.ARM a introduit deux variations sur le bus AHB:Multi-couche AHBAHB-Lite.Contrairement à la AHB dorigine, ce qui permet à un maître de bus unique dêtre actif sur le bus àtout moment, le bus multi-couche permet à plusieurs AHB maîtres de bus actifs. AHB-Lite est unsous-ensemble de lautobus AHB et elle est limitée à un maître de bus unique. Ce bus a étédéveloppé pour des conceptions qui ne nécessitent pas toutes les fonctionnalités du bus AHBstandard.AHB et multi-couche AHB support le même protocole pour le maître et esclave, mais ont différenteinterconnexions. La nouvelle interconnexion multi-couche AHB est bonne pour les systèmes équipésde plusieurs processeurs. Ils permettent des opérations de se produire en parallèle et permettre desdébits plus élevés.Remarque :Le dispositif exemple de la figure 1.2 a trois bus: un bus AHB pour les périphériques hautesperformances, un bus APB pour les périphériques lents, et un troisième bus pour les périphériquesexternes, propriétaires de cet appareil. Ce bus externe nécessite un pont spécialisé pour seconnecter avec le bus AHB.MémoireUn système embarqué doit avoir une certaine forme de mémoire pour stocker et exécuter du code.Vous devez comparer les prix, les performances et la consommation dénergie au moment de décidersur des caractéristiques de mémoire spécifiques, telles que la hiérarchie, la largeur et le type. Si lamémoire doit courir deux fois plus vite pour maintenir une largeur de bande désirée, puis lademande de puissance de mémoire peut être plus élevée.Hiérarchie des mémoires :Tous les systèmes informatiques ont la mémoire disposés dans une certaine forme de hiérarchie. Lafigure 1.2 montre un dispositif qui prend en charge externe hors de la puce mémoire. Interne auprocesseur il ya une option dun cache (non représenté sur la figure 1.2) pour améliorer lesperformances de la mémoire.La figure 1.3 montre la mémoire des arbitrages: le cache mémoire la plus rapide est physiquementsitué plus près le cœur de processeur ARM et le plus lent de mémoire secondaire est fixé plus loin. Engénéral, la mémoire est plus au cœur de processeur, plus il en coûte et le plus petit de sa capacité.Le cache est placé entre la mémoire principale et le noyau. Il est utilisé pour accélérer le transfert dedonnées entre le processeur et la mémoire principale. Un cache permet une augmentation globalede la performance, mais avec une perte de temps dexécution prévisible.
  7. 7. Les processeurs ARM des systèmes embarqués 20127Le cache est placé entre la mémoire principale et le noyau. Il est utilisé pour accélérer le transfert dedonnées entre le processeur et la mémoire principale. Un cache permet une augmentation globalede la performance, mais avec une perte de temps dexécution prévisible.Bien que le cache augmente la performance générale du système, il ne permet pas d’aider le systèmede répondre en temps réel. Notez que de nombreux petits systèmes embarqués nont pas besoindes avantages de performance dun cache.La mémoire principale est grande autour de 256 Ko à 256 Mo (voire plus), en fonction de lapplicationet est généralement stockée dans des puces séparées.Les instructions de lecture et écriture accèdent à la mémoire principale sauf, si les valeurs ont étéstockées dans le cache pour laccès rapide. De stockage secondaire est la forme la plus grande et laplus lente de la mémoire. Les disques durs et lecteurs CD-ROM sont des exemples de stockagesecondaire. Ces jours de stockage secondaire peut varier de 600 Mo à 60 Go.Largeur (débit) de mémoire:La largeur de mémoire est le nombre de bits de la mémoire renvoie sur chaque accès, généralement8, 16, 32 ou 64 bits. La largeur de mémoire a un effet direct sur la performance globale etrapport coûts.Si vous avez un système non mis en cache à laide de 32 bits ARM-instructions et des puces demémoire 16-bit à léchelle, alors le processeur devra faire deux accès à la mémoire par instruction.Chaque recherche nécessite deux 16-bits lectures. Ceci a évidemment pour effet de réduire lesperformances du système, mais lavantage est que 16-bit de mémoire est moins cher.En revanche, si le noyau exécute les instructions Thumb 16 bits, il permettra datteindre demeilleures performances avec une mémoire de 16 bits. Le rendement plus élevé est le résultat deprocesseur en ne faisant quune seule recherche dans la mémoire pour charger une instruction. Ainsi,en utilisant des instructions Thumb avec des dispositifs de mémoire 16-bit à léchelle fournit à la foisde meilleures performances et un coût réduit.Types de mémoires :
  8. 8. Les processeurs ARM des systèmes embarqués 20128Il y a beaucoup de différents types de mémoire. Dans cette section, nous décrivons certains desdispositifs de mémoire les plus populaires qu’on trouve dans ARM systèmes embarqués :ROM : Mémoire en lecture seule (ROM) est le moins souple de tous les types de mémoire caril contient une image qui est réglée en permanence au moment de la production et ne peutpas être reprogrammé. ROM sont utilisés dans périphériques haut volume qui ne nécessitentpas mises à jour ou des corrections. De nombreux dispositifs aussi utiliser une ROM de tenirle code de démarrage.Flash ROM peut être écrite ainsi que de lire, mais il est lent à écrire si vous ne devriez paslutiliser pour conserver les données dynamiques. Son utilisation principale est pour la tenuedu micrologiciel de lappareil ou le stockage de données à long terme qui doit être préservéeaprès lalimentation est coupée. Le logiciel deffacement et lécriture de FlashROM sontcomplètement contrôlés sans circuity matériel supplémentaire nest requis, ce qui réduit lescoûts de fabrication. FlashROM est devenu le plus populaire des types de mémoire en lectureseule et est actuellement utilisé comme une alternative pour la masse ou de stockagesecondaire.Mémoire dynamique à accès aléatoire (DRAM) est le plus fréquemment pour usedRAMdispositifs. Il a le plus faible coût par mégaoctet par rapport à dautres types de RAM.DRAMest dynamique: il doit avoir ses cellules de stockage rafraîchi et donné une nouvelle chargeélectronique toutes les quelques millisecondes, si vous avez besoin de mettre en place uncontrôleur de DRAM avant dutiliser la mémoireMémoire vive statique (SRAM) est plus rapide que la DRAM plus traditionnelle, maisrequiert une surface plus de silicium. SRAM est statique. la RAM ne nécessite pas derafraîchissement. Le temps daccès pour SRAM est considérablement plus court que la DRAMéquivalent en raison SRAM ne nécessite pas une pause entre les accès de données. En raisonde son coût plus élevé, il est principalement utilisé pour les petites tâches à grande vitesse,comme la mémoire rapide et caches.Mémoire vive dynamique synchrone (SDRAM) est lun des nombreuses sous-catégories deDRAM. Il peut fonctionner à des vitesses dhorloge beaucoup plus élevés que la mémoireconventionnelle. SDRAM se synchronise avec le bus processeur, car il est cadencé. Interne lesdonnées sont récupérées à partir des cellules de mémoire, en pipeline, et enfin mis sur le busdans une salve. La DRAM à lancienne est asynchrone, donc ne pas éclater de manière aussiefficace que la SDRAMDDR SDRAM ou Double Data Rate Synchronous Dynamic Random Access Memory est untype de mémoire à circuit intégré utilisé dans les ordinateurs depuis 2003 et communémentabrégée sous le sigle DDR. La DDR fournit une meilleure bande passante que lordinaireSDRAM en transférant les données à la fois sur le front montant et sur le front descendantdes impulsions dhorloge, ce qui a pour effet de doubler la vitesse daccès à la mémoire, enlecture et en écriture. Cette particularité lui donne son nom : "Double Data Rate" signifie"débit de données double" (par rapport à la SDR SDRAM). Ainsi, une carte mère dotée demémoire DDR-SDRAM et ayant un bus mémoire cadencé à 133 MHz est équivalente en débitde donnés à de la SDRAM à 266 MHz. Les fabricants de mémoire ont eu des difficultés àproduire en masse de la DDR à plus de 400 MHz. Ainsi, depuis 2005, elle est progressivementremplacée par la DDR-2, qui fonctionne selon le même principe que la DDR, mais plus simpleà produire, et permettant des fréquences dhorloge plus élevées. La DDR2 est en compétitionavec la Rambus XDR-DRAM mais devrait devenir le standard, alors que la QDR (Quad DataRate) est trop complexe pour être implémentée. RDRAM est une alternative à la DDRSDRAM, mais de nombreux fabricants ne lutilisent plusPériphériques :Les systèmes embarqués qui interagissent avec le monde extérieur besoin dune certaine forme depériphérique. Un périphérique exerce des fonctions dentrée et de sortie pour la puce en se
  9. 9. Les processeurs ARM des systèmes embarqués 20129connectant à dautres appareils ou capteurs qui sont hors de la puce. Chaque périphérique effectuehabituellement une fonction unique et peut résider sur-puce. Périphériques aller dun dispositif decommunication série simple à un plus complexe 802,11 appareil sans fil.Tous les périphériques ARM sont la mémoire mappée-linterface de programmation est un ensemblede mémoire adressé registres. Ladresse de ces registres est un décalage par rapport à une adressede base périphérique spécifique.Les contrôleurs sont des périphériques spécialisés qui mettent en œuvre des niveaux plus élevés dela fonctionnalité dans un système embarqué. Deux grands types de contrôleurs sont des contrôleursde mémoire et les contrôleurs dinterruption.Contrôleur de mémoireContrôleurs de mémoire connectent différents types de mémoire pour le bus processeur. La misesous tension un contrôleur de mémoire est configuré pour permettre certaines mémoires dedispositifs matériels dêtre actif. Ces dispositifs de mémoire permettent le code dinitialisation à êtreexécutée. Certains dispositifs de mémoire doit être mis en place par le logiciel, par exemple, lors delutilisation DRAM, vous devez dabord mettre en place les timings de la mémoire et le taux derafraîchissement avant quil puisse être consulté.Contrôleurs des interruptionsLorsquun dispositif ou un périphérique nécessite lattention, il déclenche une interruption auprocesseur. Un contrôleur dinterruption fournit une politique programmable qui permet auxlogiciels de déterminer quel dispositif ou périphérique a interrompu le processeur à un momentdonné en définissant les bits correspondants dans les registres du contrôleur dinterruption.Il existe deux types de contrôleur dinterruption disponible pour le processeur ARM: le contrôleurdinterruption standard et le contrôleur dinterruption vecteur (VIC : vector interrupt controller).Le contrôleur dinterruption standard envoie un signal dinterruption au cœur de processeurlorsquun dispositif externe demande de service. Il peut être programmé pour ignorer oumasquer un dispositif individuel ou un ensemble de dispositifs. Le gestionnaire dinterruptiondétermine quel périphérique nécessite un entretien en lisant un registre bitmap dispositifdans le contrôleur dinterruption.Le VIC est plus puissant que le contrôleur dinterruption standard, car il accorde la prioritéaux interruptions et simplifie la détermination de dispositif qui a provoqué linterruption.Après associant une priorité et une adresse de gestionnaire dinterruption à chaqueinterruption, CIV affirme un signal dinterruption seulement au noyau si la priorité duneinterruption nouvelle est supérieure à la gestionnaire dinterruption en cours dexécution.Selon son type, le CIV soit appeler le gestionnaire dexception la standard dinterruption, quipermet de charger ladresse du gestionnaire de lappareil de la CIV, ou d’interrompre leprocesseur pour passer à la gestionnaire de lappareil directement.Récapitulation :Pur RISC vise à haute performance, mais ARM utilise une philosophie de conception modifiée RISCqui vise également la densité du bon code et faible consommation dénergie. Un système embarquése compose dun cœur de processeur entouré de mémoire cache, mémoire et les périphériques. Lesystème est contrôlé par le logiciel système dexploitation qui gère les tâches dapplication.
  10. 10. Les processeurs ARM des systèmes embarqués 201210Les points clés dune philosophie de conception RISC sont daméliorer les performances en réduisantla complexité des instructions, afin daccélérer le traitement des instructions en utilisant un pipeline,afin de fournir un grand registre mis à stocker les données à proximité du cœur, et dutiliser unearchitecture load-store.La philosophie de conception ARM intègre également quelques idées non-RISC:Il permet lexécution de cycle variable sur certaines instructions pour économiser lénergie, lasurface et la taille du code.Il ajoute un décaleur détendre la capacité de certaines instructionsIl utilise le thumb 16-bit jeu dinstructions pour améliorer la densité du codeIl améliore la densité du code et les performances en conditionnant lexécution desinstructionsIl comprend des instructions améliorées pour effectuer les fonctions de traitement designaux de typeUn système embarqué comprend les composants matériels suivants: les processeurs ARM setrouvent intégrés dans des puces. Les programmeurs daccéder par le biais des périphériquesmappés en mémoire des registres. Il est un type spécial de périphérique appelé un contrôleur, qui lessystèmes embarqués utiliser pour configurer fonctions de haut niveau telles que la mémoire et lesinterruptions. Le AMBA sur puce de bus est utilisé pour connecter le processeur et les périphériquesensemble.Un système intégré comprend en outre les composants logiciels suivants: Initialisationcode configure le matériel à un état connu. Une fois configuré, les systèmes dexploitation peut êtrechargé et exécuté. Les systèmes dexploitation fournissent un environnement de programmationcommune pour lutilisation des ressources matérielles et des infrastructures. Les pilotes depériphériques de fournir une interface standard pour les périphériques. Une demande remplit lesfonctions spécifiques à la tâche dun système embarqué

×