Your SlideShare is downloading. ×
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA
Upcoming SlideShare
Loading in...5
×

Thanks for flagging this SlideShare!

Oops! An error has occurred.

×
Saving this for later? Get the SlideShare app to save on your phone or tablet. Read anywhere, anytime – even offline.
Text the download link to your phone
Standard text messaging rates apply

POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKOPOVA

2,194

Published on

ZAVRŠNI RAD

ZAVRŠNI RAD

0 Comments
2 Likes
Statistics
Notes
  • Be the first to comment

No Downloads
Views
Total Views
2,194
On Slideshare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
28
Comments
0
Likes
2
Embeds 0
No embeds

Report content
Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
No notes for slide

Transcript

  • 1. SVEUČILIŠTE U ZAGREBU FAKULTET PROMETNIH ZNANOSTI Marko LeljakPOSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKLOPOVA ZAVRŠNI RAD Zagreb, 2012
  • 2. Sveučilište u Zagrebu Fakultet prometnih znanosti ZAVRŠNI RAD POSTUPCI ANALIZE I SINTEZE SEKVENCIJALNIH LOGIČKIH SKLOPOVAMentor: prof. dr. sc. Šarić SlavkoStudent: Marko Leljak 0135206352 Zagreb, 2012
  • 3. Sadržaj1. Uvod ................................................................................................................................................ 12. Logički sklopovi .............................................................................................................................. 2 2.1. Obrada digitalnih podataka .......................................................................................................... 3 2.2. Logika sudova .............................................................................................................................. 5 2.3. Osnovni logički sklopovi .............................................................................................................. 5 2.4. Tehnike realizacije logičkih sklopova .......................................................................................... 73. Sekvencijalni sklopovi .................................................................................................................... 8 3.1 Sinkroni sekvencijalni sklopovi .............................................................................................. 8 3.2 Asinkroni sekvencijalni sklopovi ........................................................................................... 9 3.3 Bistabili ................................................................................................................................. 10 3.4 Tipovi bistabila ...................................................................................................................... 11 3.4.1. SR – bistabil ........................................................................................................................ 11 3.4.2. JK – bistabil ......................................................................................................................... 11 3.4.3. T – bistabil ........................................................................................................................... 12 3.4.4. D – bistabil .......................................................................................................................... 13 3.4.5. Master slave bistabil ............................................................................................................ 144. Metode analize sekvencijalnih logičkih sklopova ......................................................................... 15 4.1. Metode analize sinkronih sekvencijalnih sklopova .................................................................... 15 4.1.1. Sklop s T-bistabilima........................................................................................................... 16 4.1.2. Sklop s JK – bistabilima ...................................................................................................... 19 4.1.3. Sklop s D-bistabilima .......................................................................................................... 22 4.2. Metode analize sekvencijalnih asinkronih sklopova .................................................................. 255. Metode sinteze sekvencijalnih logičkih sklopova ......................................................................... 26 5.1. Unos modela konačnog automata ............................................................................................... 27 5.2. Reduciranje broja stanja ............................................................................................................. 27 5.3. Kodiranje stanja.......................................................................................................................... 29 5.4. Izbor memorijskih elemenata ..................................................................................................... 30 5.5. Optimizacija i tajming ................................................................................................................ 31Zaključak ............................................................................................................................................... 32Kratice i strane riječi ............................................................................................................................. 33Popis slika ............................................................................................................................................. 34
  • 4. Popis tablica .......................................................................................................................................... 35Literatura ............................................................................................................................................... 36
  • 5. 1. UvodPrijenos različitih informacija (govorni signal, audio signal, video signal...) digitalnimsignalom danas je, više nego ikada, realnost. Iako je digitalni način prijenosa diskretnihsignala vremenski stariji od analognog, ipak se on tek od šezdesetih godina znatnije koristi zaprijenos prije spomenutih vrsti signala te tako digitalni signali postaju obilježje sadašnjice.Logički sklopovi povezani u raznolike funkcionalne cjeline sastavni su dio računala injegovih dodatnih ureĎaja. Razvoj logičkih sklopova i projektiranje logičkih cjelina u uskoj jevezi s razvojem tehnologije. U sekvencijalnoj logici signali moraju slijediti u odreĎenom reduda bi se na izlazu dobio željeni signal. To znači da sekvencijalni logički sklopovi moraju imatii neki oblik memorije, radi "pamćenja" dijela signala koji su već stigli na ulaz. Ovajmemorijski efekt postiže se korištenjem odreĎene povratne veze. Sekvencijalni sklopovisastoje se od meĎusobno povezanih bistabila i obično još od kombinacijskih sklopova.U završnome radu govoriti će se o metodama analize i sinteze sekvencijalnih logičkih sklopova.U prvome dijelu govori se o logičkim sklopovima općenito, o obradi digitalnih podataka, logicisudova, definirati će se osnovni logički sklopovi i tehnike realizacije osnovnih logičkih sklopova.Drugi dio sažima logičke sklopove i izdvaja sekvencijalne logičke sklopove te ih dijeli na sinkrone iasinkrone, te govori o bistabilima koji su zapravo sekvencijalni sklopovi digitalne elektronike kojimogu zapamtiti podatak veličine jedan bit, te i o tipovima bistabila.Treći dio govori o metodama analize sekvencijalnih logičkih sklopova, te razlučuje metode na analizusinkronih i analizu asinkronih sekvencijskih sklopova.Četvrti dio govori o metodama sinteze sekvencijalnih logičkih sklopova.Zaključak donosi rezime rada i saznanja proizašla iz istraživanja. 1
  • 6. 2. Logički sklopoviPrikupljanje, obrada i komunikacija podataka predstavljaju bitnu svakodnevnu i neprekidnuaktivnost ljudi kao pojedinca i ljudskog roda u cjelini te se smatra da je upravo sposobnostobrade podataka i razmjene tako stvorenih informacija bila ključni korak u razvojučovječanstva. Obrada podataka je proces kojim se skup podataka pretvara u informaciju;jedan ili više senzora prikupljaju podatke o nekoj dinamičkoj sceni i pojavama koje se ondjedogaĎaju. Informacija je rezultat takve obrade podataka koja skupu prikupljenih činjenicadaje smisao i pri tome je bitno da je formirana tako da je njen sadržaj shvatljiv drugimljudima. Prijenos informacija obavlja se porukama.Najpoznatiji sustav digitalne elektronike predstavlja digitalno elektroničko računalo -kompjutor. Matematika predstavlja temeljni jezik za modeliranje odnosa i zakonitosti meĎuveličinama u mnogim poslovnim, proizvodnim i znanstvenim disciplinama. Izražavajućiodnose i zakonitosti u obliku algoritama, tj. pravila postupka rješavanja postavljenog zadatkakoji u konačnom broju koraka dovode do rješenja, digitalno elektroničko računalo rješavapostavljeni zadatak vrlo brzo i točno. Postoji čitav niz ureĎaja koji su sastavljeni od digitalnihsklopova u vidu digitalnih elemenata ili kompjutorskih sustava, kao npr. procesorskiupravljane prespojne središnjice, digitalni voltmetri, mjerači brzine, ABS sustavi, brojilafrekvencije i mnogi drugi.1Za prikazivanje digitalnih podataka može se upotrijebiti bilo kakav brojevni sustav a da bi seon uspješno realizirao u nekom tehničkom sustavu potrebno je na prikladan način prikazatiznamenke. Svaka se znamenka mora realizirati nekim posebnim fizičkim stanjem. Za pouzdanrad ta stanja se moraju moći jasno prepoznavati i dovoljno meĎusobno razlikovati.2Rad računala može se prikazati kombinacijom dvaju stanja binarnog brojevnog sustava. Brojtipova elemenata od kojih se gradi računalo relativno je malen, ali broj istovrsnih elemenata jevrlo velik. Osnovni elementi pomoću kojih se gradi računalo napravljeni su prema zakonimaelektrotehnike i tehnologije, a mogu se promatrati s elektrotehničkog ili logičkog stajališta.1 Internet: http://www.fpz.unizg.hr/hgold/ES/DE/uvod1.htm (pristupljeno 20.08.2012.)2 Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 16. 2
  • 7. Osnovne jedinice od kojih se tvore računala su logički sklopovi. Njihova izvedba zavisna je otehnologiji vremena u kojim su izraĎene te mogu biti: mehanička, elektromehanička,elektronička, optička, kvantna, biološka, kemijska itd. Logički sklopovi imaju osnovu umatematičkoj logici, a tvore se oko osnovnih logičkih operacija: I (engl. AND), ILI (engl.OR), NE (engl. NOT).Napredak tehnologije omogućio je izradu mikroprocesora koji sadrži do nekoliko milijunatranzistora ukomponiranih na silicijskoj pločici upakiranoj u plastično kućište. Sklopovljejednog mikroprocesora se bazira na manjim elementima koje nazivamo logički sklopovi ililogička vrata (gate) koja su jednostavni sklopovi sastavljeni od manjeg broja tranzistora ipasivnih komponenti. Elektroničke sklopove možemo klasificirati ovisno o broju standardnihlogičkih vrata koja sadrže, tj. klasificiramo ih ovisno o njihovu stupnju integracije.U skupinu digitalnih sklopova spadaju logički sklopovi, koji mogu imati jedan ili više ulaza iisto tako izlaza. Signali na ulazima i izlazima mogu imati vrijednosti unutar područja kojaodgovaraju binarnim znamenkama 0 ili1. Kod logičkih sklopova izmeĎu stanja na ulazima istanja izlaza postoji odreĎena logička veza, pa ti sklopovi obavljaju logičke operacije odnosnofunkcije. Postoji mnogo načina na koji se osnovni logički sklopovi mogu kombinirati radiizvoĎenja raznih korisnih logičkih operacija. Digitalni logički sklopovi mogu se podijeliti nakombinacijske i sekvencijalne sklopove. Sekvencijalni se sklopovi mogu podijeliti naasinkrone i sinkrone. Kombinacijski logički sklopovi su oni sklopovi kod kojih stanje izlazaovisi o trenutnom stanju ulaza. Sekvencijalni logički sklopovi su sklopovi kod kojih stanjeizlaza ovisi o stanju ulaza i o prethodnom stanju na izlazu.2.1. Obrada digitalnih podatakaPodaci se mogu podijeliti na brojeve, znakove i upravljačke znakove. Ako ti podacipredstavljaju brojeve, njihova obrada sastoji se u primjeni odabranih računarskih operacija. Uslučaju znakova, obrada se svodi na organizaciju zapisa, sortiranje, pretraživanje i slično, dok 3
  • 8. se u slučaju upravljačkih (kontrolnih) podataka obrada svodi dominantno na dekodiranje tj.Prepoznavanje značenja i izvršavanje predviĎenih akcija.Kada se radi o brojevima, jedna od elementarnih operacija svakako je zbrajanje. Zbrajanje ćese provoditi u skladu sa pravilima prikazanim u tabeli 1.Tabela 1: Zbrajanje dvaju binarnih znamenaka 2⁰ 2¹ Ai Bi Si Ci 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 42.U slučaju da treba zbrojiti 1 i 0; koristeći se navedenom tablicom, zbrajanje će, primjerice zaslučaj opisan trećim retkom tablice, slijediti proceduru: Ako je (A=1 i B=0) onda je A+B=1Navedeni algoritam predstavlja omjer logičkog zaključivanja uz upotrebu nekih unaprijedpoznatih činjenica, kao što je tablica zbrajanja.3U svakodnevnome životu neprestano se donose odluke temeljene na logičkom zaključivanju,a logički procesi izraženi govornim jezikom obično sadržavaju riječi kao što su: „ako“,„onda“, „i“, „ili“, „ne“. Svi ti primjeri pokazuju da za obradu podataka treba imati ureĎaje, tj.Sklopove koji će moći obavljati logičke operacije.3 Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 79. 4
  • 9. 2.2. Logika sudovaMatematičku analizu logike sudova prvi je proveo engleski matematičar George Boole 1847.godine pa se i algebra za analizu logike tzv. logička algebra zove po njemu Booleova algebra.Opći interes za tu granu matematike pojavio se 1938. kada je C. E. Shannon pokazao da seona može efikasno primijeniti za analizu relejnih elektromehaničkih sklopova koji su se u todoba upotrebljavali za izradu računskih strojeva i telefonskih centrala. Jednostavni, odnosnoelementarni sud jest neka tvrdnja ili izjava izražena izjavnom ili afirmativnom rečenicom, kaonpr.: "Sklopka je uključena." Takva tvrdnja može biti bilo točna odnosno istinita ili ispravna,ili pak netočna, odnosno neistinita. Logika sudova razmatra logičke veze izmeĎu jednostavnihsudova i tvorbu na taj način složenih sudova. U logici se sudova ne razmatra konkretansadržaj pojedine tvrdnje, već se promatra je li ta tvrdnja točna ili netočna.42.3. Osnovni logički sklopoviLogički sklopovi povezani u raznolike funkcionalne cjeline sastavni su dio računala injegovih dodatnih ureĎaja. Razvoj logičkih sklopova i projektiranje logičkih cjelina je u uskojvezi s razvojem tehnologije kojoj je opći cilj da se u što manjem volumenu smjesti što višelogičkih sklopova i da im je brzina rada što veća. Takav skup sklopova, smješten uzajedničkom kućištu s izvodima za spajanje s okolišem, popularno se naziva integrirani sklop- čip i nerijetko sadrži tisuće logičkih sklopova koji izvršavaju razne instrukcije dateračunalu.5Logičke funkcije mogu se realizirati s pomoću digitalnih elektroničkih sklopova. Sklopkemogu biti obične, upravljane rukom ili električki upravljani kontakti. Mehanički kontakti4 Ibid, str. 80.5 Internet: http://www.informatika.buzdo.com/s080.htm (pristupljeno 25.08.2012.) 5
  • 10. imaju meĎutim niz nedostataka od kojih je najveći njihova mehanička tromost koja nedopušta brz rad. Elektronički sklop koji obavlja istu funkciju može se dobiti jednostavnomzamjenom mehaničkih sklopova elektroničkim. Logičko svojstvo sklopa tj. njegovasposobnost obavljanja odreĎene logičke funkcije biti će vidljivo kad se razmotri izlaz kaoposljedica odreĎenih vrijednosti ulaznog signala.6Slika 1: Osnovni logički sklopoviIzvor: http://www.informatika.buzdo.com/s080.htm (pristupljeno 20.08.2012.)6 Ibid, str. 85. 6
  • 11. 2.4. Tehnike realizacije logičkih sklopovaPostoji više tehnika realizacija logičkih sklopova tzv. logičkih familija. Svaka od ovih tehnikaima prednosti i nedostatke tako da ne postoji idealna tehnika koja bi ispunila sve zahtjeve:neke rade na velikim brzinama, druge imaju mali utrošak snage a treće su vrlo otporne našum. Logičke familije integriranih sklopova mogu se podijeliti u dvije osnovne grupe:sklopove koji se temelje na radu bipolarnih tranzistora i one koji koriste MOSFET tranzistore.Tehnike koje su se tokom godina pokazale najuspješnijima jesu:7  Otpornik – tranzistor logika (RTL)  Diodna logika (DL)  Diodno-tranzistorska logika (DTL)  Tranzistor – tranzistor logika (TTL)  Logika zajedničkog emitera (ECL)  MOSFET (MOS)  Komplementarni MOSFET (CMOS)8Od navedenih tehnika, diodna logika se ne koristi u integriranim sklopovima dok se RTL iDTL tehnike više ne primjenjuju. Logički sklopovi mogu biti realizirani u pozitivnoj inegativnoj logici. Pozitivna logika je ona kod koje je nivo „1“ pozitivniji od nivoa „0“ tj.U(1)>U(0), a negativna logika je ona kod koje je nivo „1“ negativniji od nivoa „0“ tj.U(1)<U(0).7 Papić, V.: Osnove elektronike, Sveučilište u Splitu, Split, 2005., str. 148.8 Tehnologija za izradu digitalnih i analognih mikroelektroničkih sklopova 7
  • 12. 3. Sekvencijalni sklopoviU sekvencijalnoj logici signali moraju slijediti u odreĎenom redu da bi se na izlazu dobioželjeni signal. To znači da sekvencijalni logički sklopovi moraju imati i neki oblik memorije,radi "pamćenja" dijela signala koji su već stigli na ulaz. Ovaj memorijski efekt postiže sekorištenjem odreĎene povratne veze. Sekvencijalni sklopovi sastoje se od meĎusobnopovezanih bistabila i obično još od kombinacijskih sklopova. Prema tome ponašanje sklopaovisi o ulazima i stanju bistabila, dok je izlaz takoĎer u pravilu funkcija stanja bistabila iulaza. Sekvencijalni logički sklopovi općenito se dijele na:9 1. Sinkroni sklopovi ili sustavi - u njima se sve promjene dogaĎaju istovremeno u trenutku odreĎenom nekim upravljačkim signalom zajedničkim za sve ulazne signale. 2. Asinkroni sklopovi ili sustavi - nemaju upravljačkog signala, a promjene u jednom dijelu sklopa izazivaju promjenu u drugom dijelu; promjena se širi brzinom koju odreĎuje rad pojedinog dijela sustava.Sekvencijski sklop koji se sastoji od n-bistabila može imati do 2ᴺ mogućih različitih stanja, tese stoga oni i zovu strojevi stanja. Slijed operacija u sekvencijskom sklopu temelji se na„ugraĎenom“ algoritmu pa se i upotrebljava naziv algoritamski stroj stanja. Sekvencijskisklop je digitalni automat, razumijevajući pod pojmom automata stroj koji obavlja predviĎeneradnje bez čovjekove pomoći.103.1 Sinkroni sekvencijalni sklopoviMoguće su tri varijante opće strukture sinkronog sekvencijskog sklopa, odnosno stroja stanjano razlike meĎu njima nisu velike. Svaki se sklop u osnovi sastoji od tri dijela: ulaznogkombinacijskog sklopa, registra i izlaznog kombinacijskog sklopa. Registar registrira i sastoji9 Internet: http://ebookbrowse.com/pr-9c-sekvencijalni-sklopovi-pdf-d222355081 (pristupljeno 26.08.2012.)10 Peruško, U., Glavinić, V.: Digitalni sustavi..., op.cit. str. 336. 8
  • 13. se od bistabila. Na izlazu iz registra su ulazne vrijednosti svih bistabila koje se vode na ulaznikombinacijski sklop na čijim su ulazima u pravilu i nezavisne ulazne varijable. Izlazikombinacijskog sklopa odreĎuju sljedeće stanje sklopa. Oni se vode na ulaze bistabila i čineuzbudu za sljedeće stanje bistabila. Pod utjecajem te uzbude bistabil će prijeći u sljedećestanje nakon aktivnog brida impulsa takta. Struktura sekvencijskog sklopa kod kojeg su jasnorazlučivi registar i kombinacijski sklopovi za generiranje sljedećeg stanja i izlaza naziva sekanonski oblik sekvencijskog sklopa. Tri moguće varijante razlikuju se u načinu kako seformiraju izlazne varijable.11Asinkroni se sekvencijski sklopovi upotrebljavaju u slučajevima kad sklop mora odmahreagirati na ulaznu promjenu, za razliku od sinkronih sklopova koji reagiraju tek kada naiĎeimpuls takta. Vrlo mali digitalni sustavi mogu se katkad ekonomičnije izvesti asinkrono, jernije potrebno osigurati izvor taktnog impulsa. Konačno, i dijelovi sinkronih sekvencijskihsklopova izvode se asinkrono. Primjerice, osnovni bistabili, koji su osnovica sinkronihbistabila, asinkroni su sklopovi.123.2 Asinkroni sekvencijalni sklopoviAsinkroni sekvencijski sklopovi u svom radu nisu upravljani impulsima takta. Promjena izjednog stanja u drugo zbiva se neposredno pod utjecajem promjene ulazne varijable; dok sekod sinkronih sekvencijskih sklopova stanja sklopa pamte u registru što ga čine sinkronibistabili, asinkroni sekvencijski sklopovi za pamćenje koriste vremensko kašnjenje iliasinkrone bistabile. Asinkroni su sekvencijski sklopovi kombinacijski sklopovi s povratnomvezom. Element za vremensko kašnjenje predstavlja privremenu memoriju koja pamtipostojanje impulsne promjene za vrijeme dok ta promjena polazi od njegova početka do kraja.U realnim sklopovima nije potrebno ugraĎivati posebne elemente za kašnjenje, jer jekašnjenje logičkih sklopova dovoljno. Analiza i projektiranje takvih sklopova složeniji su odanalize i projektiranja sinkronih sekvencijskih sklopova, jer promjena nastupa odmah s11 Ibid12 Ibid 9
  • 14. promjenom ulaza te su moguće situacije u kojima novo stanje nije stabilno. Osiguranjestabilnog rada stoga je osnovna zadaća pri projektiranju.133.3 BistabiliDa bi logički sklop imao memoriju, tj. da bi bio u stanju upamtiti vrijednost ulazne varijable,mora biti tako graĎen da ima logičku povratnu vezu. Najjednostavniji sklop koji ima dvastabilna stanja zove se bistabil, na njemu većina sekvencijalnih logičkih sklopova zasniva svojrad. Bistabil je tzv. regenerativni sklop, koji u osnovi čine dvije meĎusobno povezanesklopke, pri čemu je u svakom trenutku jedna zatvorena, a druga otvorena. Promjena njihovogstanja može se postići sama (nakon odreĎenog vremena) ili pomoću vanjskog impulsa. Udigitalnim sustavima bistabili se grade od univerzalnih logičkih funkcija.Slika 2: Princip bistabilaIzvor: Internet: http://ebookbrowse.com/pr-9c-sekvencijalni-sklopovi-pdf-d222355081 (pristupljeno26.08.2012.)13 Ibid, str. 387. 10
  • 15. 3.4 Tipovi bistabila3.4.1. SR – bistabilNajjednostavniji asinkroni sekvencijalni sklop u integriranoj izvedbi je SR-bistabil. On semože ostvariti na više načina, a najčešće je to s NI logičkim sklopovima. SR-bistabil spada ugrupu tzv. asinkronih bistabila, tj. sklopova koji mogu mijenjati stanje u bilo kojem trenutku,tj. čim se pojavi ulazni signal. Ako je pak potrebno kontrolirano upravljati promjenu izlaznogstanja, (a naročito ako je to potrebno izvršiti istovremeno s velikim brojem istih sklopova),uvodi se dodatni ulaz za taktne (clock) impulse. U takvim tzv. sinkronim bistabilima se uvjetiza promjenu izlaznih stanja ispunjavaju ranije, ali do same promjene dolazi tek u trenutkupojave taktnog impulsa. Korištenjem istog taktnog impulsa za veći broj istovrsnih bistabila,osigurava se njihovo sinkrono (istovremeno) djelovanje.14Slika 3: SR-bistabilIzvor: Pean, M.: Digitalni komunikacijski sustavi, Centar odgoja i usmjerenog obrazovanja zaelektroniku, preciznu mehaniku i optiku, Zagreb, 1985., str. 63.3.4.2. JK – bistabilJK bistabil je najkompliciraniji, ali vjerojatno i najvažniji od svih bistabila. On se možekoristiti kao i prethodni SR bistabil, ali J = K = 1 slučaj (jednak slučaju S = R = 1) ne samo danije neodreĎen, već se i koristi kao prednost. NeodreĎenost u radu SR bistabila se javlja kadsu oba ulaza S i R u stanju logičke jedinice, a CLK ulaz pada s logičke jedinice na logičkunulu. To se može izbjeći tako da se spriječi utjecaj ulaza S i R na master sklop, ali14 Pean, M.: Digitalni komunikacijski sustavi, Centar odgoja i usmjerenog obrazovanja za elektroniku, preciznumehaniku i optiku, Zagreb, 1985., str. 63. 11
  • 16. istovremeno se mora dozvoliti da se izlazno stanje promijeni pri promjeni CLK signala (akosu se promijenili ulazi).15Slika 4: JK-bistabilIzvor: Pean, M.: Digitalni komunikacijski sustavi, Centar odgoja i usmjerenog obrazovanja zaelektroniku, preciznu mehaniku i optiku, Zagreb, 1985., str. 65.3.4.3. T – bistabilT-bistabil za razliku od prethodna dva ima samo jedan ulaz, označen s T. Dobije se iz JK –bistabila tako da se ulazi J i K spoje meĎusobno. Na osnovu tablice stanja JK - bistabila lakoje derivirati sažetu tablicu stanja T-bistabila. Ako je ulaz T u stanju 0, CP-impuls nećeizazvati promjenu i stanje će biti kao i u prethodnom koraku. Ako je T=1, sinkronizacijskiimpuls će izazvati promjenu, odnosno komplementiranje informacije prisutne iz prethodnogintervala. Opisani bistabil radi sinkrono.1615 Ibid, str. 65.16 Internet: http://ebookbrowse.com/pr-9c-sekvencijalni-sklopovi-pdf-d222355081 (pristupljeno 26.08.2012.) 12
  • 17. Slika 5: T-bistabilIzvor: http://www.fpz.unizg.hr/hgold/ES/DE/b.o.bistabili.htm (pristupljeno 20.08.2012.)3.4.4. D – bistabilVrlo korisna verzija SR-bistabila je D-bistabil. On se dobiva tako da se kao R ulaz koristiinvertirani S ulaz. Sklop prema tome ima samo jedan ulaz, koji se označava s D. Ulaznavarijabla dolazi direktno na ulaz S, a invertirana na ulaz R. Kada je na ulazu 0,na S je 0, a naR je 1. Nakon CP impulsa bit će u bistabil upisana 0. Ako je na ulazu 1, onda je i na ulazu S,dok je na ulazu R tada 0.Upisanao će prema tome biti 1. Bistabil jednostavno upisuje podatakkoji mu je dan na ulazu. Može se reći da je to zapravo elementarna ćelija za memoriranjejednog bita. Isto tako D-bistabil se može koristiti kao element za kašnjenje koji informaciju sulaza produžava za jedan vremenski interval.17Slika 6: D-bistabilIzvor: Pean, M.: Digitalni komunikacijski sustavi, Centar odgoja i usmjerenog obrazovanja zaelektroniku, preciznu mehaniku i optiku, Zagreb, 1985., str. 64.17 Ibid, str. 64. 13
  • 18. 3.4.5. Master slave bistabilOvaj sklop osigurava da se izlazi mijenjaju samo u danom trenutku taktnog impulsa, i to prinjegovoj nagloj promjeni (edge triggered). Sastoji se od dva ista taktna SR-bistabila (prvi tzv.master, a drugi tzv. slave). Inverter izmeĎu dva CLK ulaza osigurava da su svaki od bistabilaaktivni tijekom suprotnih dijelova taktnog impulsa, što je bitna karakteristika rada, te se takomože precizno kontrolirati trenutak kad bistabil mijenja svoje stanje. Naime, ako je ulazniCLK impuls na nivou logičke nule, to znači da je CLK za slave na nivou logičke jedinice (iobratno). To pak znači da je master blokiran, tj. da je u njemu spremljeno ono što je bilo nanjegovim ulazima kad je CLK bio logička jedinica.18Slika 7: Master slave bistabilIzvor: http://ebookbrowse.com/pr-9c-sekvencijalni-sklopovi-pdf-d222355081 (pristupljeno26.08.2012.)18 Internet: http://ebookbrowse.com/pr-9c-sekvencijalni-sklopovi-pdf-d222355081 (pristupljeno 26.08.2012.) 14
  • 19. 4. Metode analize sekvencijalnih logičkih sklopovaU analizi i simulaciji sekvencijalnih logičkih sklopova a posebno asinkronih logičkihsklopova, automatska lokacija povratnih petlji u mreži često predstavlja ozbiljne probleme.Metode analize kombinatornih sklopova relativno su jednostavne, a mogu se riješiti pomoćukonvencionalnih simulacijskih tehnika ili praćenja staze izmeĎu ulaza i izlaza. Pri analizisekvencijalnih logičkih sklopova, meĎutim, prisutnost povratne petlje u mreži znači da se ovetehnike više ne primjenjuju. Metoda postupanja u tim slučajevima implicira izoliranjepovratne petlje na neki način (često intuitivno), a zatim primijeniti standardne kombinatorsketehnike. U slučaju metastabilnosti uzastopnih mreža ili prijenosnih sklopova problem jetrivijalan, jer se povratne petlje jasno razlikuju. Glavni problem leži u asinkronim mrežamačiji sklopovi sadrže meĎusobno NAND ili NOR vrata. 4.1. Metode analize sinkronih sekvencijalnih sklopovaAnalizu je najprikladnije početi odreĎivanjem tablice stanja sekvencijalnog sklopa. Općenitipostupak dobivanja tablice ima dva koraka:19 1. Za sve moguće vrijednosti ulaznih varijabli i sva moguća stanja sklopa odrediti vrijednost upravljačkih varijabli za sve bistabile. 2. Iz tako odreĎenih vrijednosti i tablice stanja bistabila odrediti sljedeće stanje u koje će bistabili prijeći nakon djelovanja impulsa takta.Iz dobivene tablice stanja mogu se prikazati ponašanja sklopa i na druge načine.19 Peruško, U., Glavinić, V.: Digitalni sustavi..., op.cit. str. 341. 15
  • 20. 4.1.1. Sklop s T-bistabilimaSklop se sastoji od dva bistabila i može imati četiri stanja. Ponašanje sklopa jednoznačno jeodreĎeno tablicom stanja. Tablica stanja prikazuje sljedeće stanje i izlaz kao funkcijupostojećeg, odnosno sadašnjeg stanja i ulaza. Iako se takva tablica može prikazati kao kodkombinacijskih sklopova, gdje su kombinacije varijabli koje prikazuju sadašnje stanje i ulaznavedene na jednoj strani, a one koje prikazuju sljedeće stanje na drugoj, obično jepreglednije to učiniti kao u tabeli 2.20Slika 8: Primjer sekvencijskog sklopa s T-bistabilima (dvobitno binarno brojilo)Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 342.Tabela 2: Tablice stanja sklopa Postojeće Sljedeće stanje Izlaz stanje E=0 E=1 E=0 E=1 B1 B0 B1 B0 B1 B0 Z Z 0 0 0 0 0 1 0 1 0 1 0 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 342.20 Ibid, str. 342. 16
  • 21. OdreĎivanje tablice stanja počinje nekim pretpostavljenim početnim stanjem, obično stanjemu kojem su svi bistabili u stanju 0. Sljedeće se stanje odreĎuje za sve moguće kombinacijeulaznih varijabli. U razmatranom primjeru samo je jedna ulazna varijabla pa se promatrapromjena za E=0 i E=1. Kada je E=0, bistabili B1 i B0 imaju na ulazima 0 pa je sklopblokiran i ne može doći ni do kakve promjene. Izlaz je u ovome primjeru funkcija stanjabistabila i ulaza, pa će za E=0 uvijek biti jednak 0. Ako je ulaz E = 1, ulaz T bistabila B0 imavrijednost 1, dok su oba bistabila u 0 i izlaz Z = 1. Kada naiĎe CP-impuls, bistabil B0 ćeprijeći u stanje 1. Pritom bistabil B1 neće promijeniti stanje, jer na njega u tom trenutku, tj. zavrijeme pozitivnog brida CP-impulsa, još djeluje izlaz B0 iz prvog bistabila koji je u stanju 0,pa je i izlaz iz I sklopa I1= 0. Izlaz iz I2 je 0. Ulazni signal može prijeći u 0 nakon što sklopzauzme bilo koje od mogućih stanja pa će to stanje ostati zapamćeno i promjene će početi odnjega nakon što sklop bude ponovno deblokiran. Ulaz E očito obavlja funkciju ulaza zaomogućavanje (enable), pa je zato tako i označen. Opisani sklop prelazi redom binarna stanjaod 00 do 11, pa, zapravo, predstavlja brojilo. Ako se četiri postojeća stanja označe dekadskiod 0 do 3, onda sklop, zapravo, broji CP-impulse. Četvrti impuls postavlja sklop ponovno ustanje 0, pa sklop broji u modulu 4. Tom prilikom se generira i logička 1 na izlazu Z, što semože upotrijebiti kao signal da je ciklus završen.21Svako stanje sekvencijskog sklopa odreĎeno je stanjima bistabila, ali ta je stanja uvijekmoguće označiti posebnim znakovima, u pravilu slovima. Tako se dobiva preglednija tablicastanja. Katkad se rabe kratice koje asociraju na neko značenje koje to stanje eventualnopredstavlja. U primjeru koji se razmatra mogu se primjerice stanja kodirati na sljedeći način:00 = a, 01 = b, 10 = c, 11 = d. Ako se to primijeni na razmatranu tablicu stanja, dobivaju sesljedeće tablice.22Tabela 3: Znakovna tablica stanja Sadašnje stanje Sljedeće stanje ulaz E 0 1 a a b b b c c c d d d aIzvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 343.21 Ibid, str. 343.22 Ibid 17
  • 22. Tabela 4: tablica izlaza Sadašnje stanje Izlaz z ulaz E 0 1 a 0 1 b 0 0 c 0 0 d 0 0Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 343.Tablica 3. se, za razliku od tablice gdje su stanja prikazana binarno, zove znakovna tablicastanja. U njoj nisu prikazane izlazne vrijednosti. Izlaz je prikazan odvojeno u tabeli 4 (tablicaizlaza). Oba su načina prikaza izlaza u upotrebi. Ako su tablice manje, obično se rabi prikazvrijednosti izlaza Z u jednoj tablici, kao što je to učinjeno u tabeli 2. Vrijednosti izlaza kao ivrijednosti sljedećeg stanja ovise naravno o pripadnim vrijednostima sadašnjih stanja.23Drugi je način grafičkog prikaza ponašanja sklopa je dijagram stanja, koji se izvodi direktnoiz tablice stanja. Svakom od četiri moguća stanja pridijeljen je jedan čvor dijagrama prikazankrugom u kojem je to stanje upisano. Strelicama su prikazane promjene koje nastupaju zaodreĎenu vrijednost ulazne varijable nakon pojave CP-impulsa. Vrijednost ulazne varijable ivrijednost izlaza označene su za stanje 00 sa 1/1 i napisane pokraj strelice koja označavapromjenu. Prva znamenka znači stanje ulaza (E = 1), a druga izlaza (Z = 1). I vrijednost ulaznei vrijednost izlazne varijable vremenski se odnose na isti period u kojem je stanje sklopa 00 tj.iz kojega izlazi strelica, a to znači na postojeće stanje. Ako se strelica vraća u isto stanjenakon što opiše luk, to znači da nije došlo do promjene. Dijagram stanja u mnogim jeslučajevima koristan za razumijevanje rada sklopa, i često je takoĎer prikladnije binarnokodirana stanja obilježiti znakovima.2423 Ibid24 Ibid, str. 344. 18
  • 23. Slika 9: dijagram stanja za sklop iz slike 8.Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 344.Jednadžbe stanja logičke su jednadžbe koje odreĎuju uvjete za promjenu stanja bistabilia. Ubiti se ne razlikuju od jednadžbe stanja bistabila, osim što sadržavaju i druge logičkevarijable, kao što su ulazne varijable i izlazi iz drugih bistabila. Jednadžbe stanja za svakibistabil izvode se direktno iz tablica stanja. Lijeva strana jednadžbe stanja za pojedini bistabiloznačava sljedeće stanje, a desna strana predstavlja Booleovu funkciju koja, kad je u stanjujednaka 1, uzrokuje da sljedeće stanje nakon CP-impulsa bude takoĎer 1. Jednadžba stanjamože se simplificirati kao i kombinacijske logičke jednadžbe s pomoću Karnaughovihtablica.254.1.2. Sklop s JK – bistabilimaOpći postupak analize isti je kao i kod sklopa sa T - bistabilima. Ako je početno sadašnjestanje jednako 00 i ulaz x = 0, tad će na ulazu J0 bistabila B0 biti vrijednost 0, a na ulazu K0vrijednost 0. U skladu sa sažetom tablicom stanja JK-bistabila sljedeće stanje bistabila bit će25 Ibid, str. 345. 19
  • 24. takoĎer 0. Situacija na odgovarajućim ulazima drugog bistabila je J1=0, a K1= 1, pa će injegovo sljedeće stanje biti 0. Isto je takva situacija kod oba bistabila sve dok je vrijednostulaza 0, pa će, bez obzira na početno stanje, sljedeće stanje obaju bistabila biti 0. Situacija semijenja ako je ulaz jednak 1. U početnom stanju 00 bistabil B0 imat će na oba ulaza logičkuvrijednost 1, pa će sljedeće stanje biti komplement prijašnjeg stanja, dakle 1.26Slika 10: Sekvencijski sklop s JK-bistabilimaIzvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 348.Na ulazu J bistabila B1 i dalje je 0, pa on ostaje u stanju 0. Na isti se način, korak po korak,odreĎuju sljedeća stanja i za ostala sadašnja stanja. Izlaz z kod ovog sklopa zavisan je samood sadašnjih stanja bistabila, pa je jednak 1 samo kada su oba bistabila u stanju 1.27Rezultati izložene analize prikazani su u tablici stanja (tabela 5). Ako se binarnim stanjimasklopa pridruže slova na isti način kao u prethodnom primjeru, dobiva se znakovna tablicastanja (tabela 6). Iz ove posljednje tablice slijedi dijagram stanja prikazan na slici 11.26 Ibid, str. 348.27 Ibid, str. 349. 20
  • 25. Tabela 5: Tablica stanja sklopa sa slike 10 – binarna stanja Sljedeće stanje Sadašnje stanje Izlaz X=0 X=1 B1 B0 z B1 B0 B1 B0 a 0 0 0 0 0 0 1 b 0 1 0 0 0 1 0 c 1 0 0 0 0 1 1 d 1 1 1 0 0 1 1Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 348.Tabela 6: Znakovna tablica stanja sklopa sa slike 10 Sadašnje Sljedeće stanje stanje Izlaz x z 0 1 a 0 a b b 0 a c c 0 a d d 1 a dIzvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 348.Slika 11: Dijagram stanja sklopa sa slike 10Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 349. 21
  • 26. Za razliku od dijagrama stanja sklopa iz prethodnog primjera, ovdje su stanja označenaodabranim slovima. Razlika je i u označavanju izlaza. Kako je u ovom slučaju izlaz samofunkcija stanja sklopa, a ne i vrijednosti ulaza (Mooreov stroj), njegova je vrijednost označenau čvoru (krugu) koji predstavlja konkretno stanje. Tako primjerice oznaka a/0 znači da je izlazjednak 0 dok je sklop u tom stanju. Budući da su vrijednosti izlaza na taj način označene uzstanje, nije ih više potrebno označavati, kao u prethodnom primjeru, iza kose crte uz strelicukoja pokazuje smjer promjene. Binarna znamenka uz svaku strelicu na dijagramu označavavrijednost ulaza x koji je potreban da doĎe do označene promjene.28Pri konstruiranju vremenskog dijagrama bilo kojeg sekvencijskog sklopa treba prvo odreditipočetno stanje. Moguće su različite situacije. Može se početi sa stanjem koje će sklop zauzetiprilikom uključivanja napajanja. Sklop može biti konstruiran tako da se prilikom uključivanjasvi bistabili posebnim impulsom (obično na asinkronom ulazu) postave u početno stanje.Vremenski dijagram se takoĎer može crtati i uz pretpostavku da sklop radi već nekonepoznato vrijeme, pa je početno stanje takoĎer nepoznato.294.1.3. Sklop s D-bistabilimaSklop sa D-bistabilima ima dva ulaza i dva izlaza. Izlaz z1 ovisi samo o stanjima sklopa, dokizlaz z2 ovisi i o ulazu. Sljedeće stanje sklopa s D-bistabilima bit će jednako logičkojvrijednosti na odgovarajućem ulazu D.28 Ibid, str. 349.29 Ibid, str. 351. 22
  • 27. Slika 12: Sklop s D-bistabilima Z2 Z1Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 352.Tablica stanja može se konstruirati na temelju jednadžbi stanja, uvrštavanjem svihkombinacija zavisnih varijabli, ili sličnim postupkom iz logičke sheme. Kod jednostavnijihsklopova taj se postupak može obično provesti napamet. Kod većih sklopova treba postupakprovesti pažljivije, bilježeći meĎurezultate. Tako je potrebno postupiti i u razmatranomprimjeru. 23
  • 28. Tabela 7: Tablica stanja sklopa sa slike 12Sadašnje stanje Sljedeće stanje x y Izlazi xy 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Bt B0 Bt B0 z1 z0 a 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b 0 1 0 1 1 1 0 1 1 0 0 0 0 1 0 0 0 1 c 1 0 1 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 d 1 1 1 1 1 0 0 1 0 1 1 0 1 0 1 0 1 0Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 352.Sljedeća stanja grupirana su u stupce koji odgovaraju kombinacijama ulaznih varijabli xy.Važno je još jedanput uočiti i u tablici da je izlaz z1 uvijek isti u svim stupcima, pa je daklenezavisan o ulazima (Mooreov izlaz). Izlaz z2 ovisan je o ulaznim varijablama i o stanjusklopa (Mealyjev izlaz). Vrijednosti ulaza, kao što je već rečeno, odnose se na sadašnje stanjesklopa. Budući da sklop ima dvije vrste izlaza radi se o mješovitom stroju stanja. Sklop imajedno neupotrijebljeno stanje (stanje a) u koje, u normalnim okolnostima nikada prijeći. Akose to ipak dogodi, bilo sklopovskom pogreškom ili u trenutku uključenja, on više iz njega nemože izaći, pa je sklop blokiran. Stoga bi u praktičnoj izvedbi sklopu svakako trebalo dodatimehanizam postavljanja u početno stanje pri uključivanju.30Slika 13: Dijagram stanja sklopa sa slike 1230 Ibid, str. 354. 24
  • 29. Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 354.4.2. Metode analize sekvencijalnih asinkronih sklopovaZa analizu i projektiranje sekvencijskih asinkronih sklopova upotrebljavaju se slične,složenije metode kao i za sinkrone sklopove. U nastavku se ove metode razlažu na primjeruprikazanom na slici 14.Slika 14: Primjer asinkronoga sekvencijskog sklopa s povratnom vezomIzvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 391.Rad sklopa analizira se u nastavku s pomoću tablice prijelaza. Tablica prijelaza (engl.transition table) odgovara tablici stanja kod sinkronih sklopova, ali se obično prikazuje neštodrugačije. Tablica se može izvesti iz jednadžbi uzbude ili neposredno na sklopu primjenomsvih mogućih kombinacija ulazne i sekundarnih varijabli te odreĎivanjem uzbudnih varijabli.Tablica se obično crta na sličan način kao K-tablice, i to tako da su na lijevoj strani vrijednostisekundarnih varijabli y, koje predstavljaju sadašnje stanje, a na vrhu su vrijednosti ulaza x. Uodgovarajuća polja upisuju se pripadne vrijednosti Y1Y2 uzbudnih varijabli, koje predstavljajusljedeće stanje. Nakon što se nacrta tablica prijelaza, odreĎuju se stabilna stanja. Da bi sklopbio stabilan, mora biti y1y2= Y1Y2. U asinkronim sekvencijskim sklopovima katkad jeprikladno kombinirati vrijednost ulaza i stanja u vrijednost koje se zove ukupno stanje (engl.total state). 3131 Ibid, str. 392. 25
  • 30. 5. Metode sinteze sekvencijalnih logičkih sklopovaMetoda za sintezu sekvencijalnih logičkih sklopova prikazana je na slici 9. Metoda započinjeopisom u prirodnom jeziku, koji je eventualno dopunjen jednim ili više vremenskimdijagramima ili ponekad, formalnim opisom u jeziku kao što je VHDL ili Verilog. 32 Prvikorak u procesu sinteze sastoji se od razvoja dijagrama stanja i konvertiranja dijagrama stanjau tabelu sljedećeg stanja i tabelu izlaza. Zatim slijedi optimizacija broja stanja, koja se sastojiu izbacivanju redundantnih stanja i spajanju ekvivalentnih stanja. Redukcija broja stanja jeneophodna obzirom da manji broj stanja zahtijeva manji broj bistabila. S obzirom da svakostanje mora biti predstavljeno n-tom vrijednosti bistabila, neophodno je svim stanjimadodijeliti različite binarne n-te vrijednosti. Ovaj postupak zove se kodiranje stanja ipredstavlja bitan korak sinteze, zato što pravilno kodiranje može značajno pojednostavnitiulaznu i izlaznu logiku. Nakon kodiranja stanja, izvode se binarne forme Booleovihjednakosti sljedećeg stanja i izlaza.33Slika 15: procedura sinteze sekvencijalnih logičkih sklopova Generiranje Optimizacija Kreiranje Razvoj tabele Kodiranje Izbor Izvođenje Verifikacija Minimalizacija logičke logičke sheme Simulacija dijagrama sljedećeg ulaza, stanja i memorijskih jednakosti funkcionalnos stanja implementacij i vremenskih logičke sheme stanja stanja i tabele izlaza elemenata pobude ti i tajminga e dijagrama izlazaImajući u vidu da će različiti tipovi bistabila zahtijevati različitu količinu logike za realizacijufunkcija sljedećeg stanja, sljedeći zadatak sinteze sastoji se u izboru tipa bistabila. Nakonizbora tipa bistabila, dolazi do izvoĎenja jednakosti za pobudu ulaza bistabila što obuhvaća ioptimizaciju logičke realizacije pobudnih i izlaznih Booleovih jednakosti, što će omogućiti dase nacrta logička shemu, koja će poslužiti kao osnova za generiranje vremenskih dijagrama.Posljednji korak u postupku sinteze sekvencijalnih logičkih sklopova je simulacija logičke32 VHDL i Verilog su danas dva najšire korišćena HDL-a (Hardware Descriiption Language).33 Pranav, A., Srinivas, D., Newton, R.,A.: Sequential Logic Synthesis, Kluwer Academic Publishers, UnitesStates of America, 1992., str. 5. 26
  • 31. sheme i komparacija izlaza sa izvedenim vremenskim dijagramima kao bi se utvrdilo da lilogička shema realizira željeno ponašanje.5.1. Unos modela konačnog automataProjektiranja sekvencijalnih logičkih sklopova počinje generiranjem dijagrama stanja i/ilitabela sljedećeg stanja i izlaza. Inicijalno, ove tabele moraju biti izvedene na osnovu opisaponašanja sekvencijalnog sklopa danog u prirodnom jeziku. Nažalost opisi u prirodnomjeziku često mogu biti dvosmisleni, nepotpuni i obično su fokusirani samo na glavnu funkciju,bez nabrajanja svih mogućih slučajeva ponašanja konačnog automata. Iz tog razloga, opis uprirodnom jeziku se ponekada dopunjuje vremenskim dijagramima. No meĎutim, i vremenskidijagrami mogu biti nepotpuni, zato što oni ne pokazuju odziv sklopa za sve moguće ulaznesekvence, već samo na one najvažnije. Stoga je u većini slučajeva optimalno, umjesto opisa uprirodnom jeziku koristiti jezik za opis hardvera, kao što je VHDL ili Verilog, ili nekugrafičku formu kao što je dijagram toka ili ASM dijagram. Bez obzira na to koji se odnavedenih načina koristi za modeliranje konačnog automata, konstrukcija modela konačnogautomata predstavlja kreativni dio procesa projektiranja.345.2. Reduciranje broja stanjaCilj reduciranja broja stanja je smanjenje broja stanja sekvencijalnog sklopa. Sekvencijalnisklop sa manjim brojem stanja zahtijeva manji broj bistabila, a time je i cijena realizacijesklopa niža. Treba napomenuti da smanjenje broja stanja ne mora obavezno da smanji brojpotrebnih bistabila, osim ako se broj stanja ne smanji ispod tekućeg nivoa stupnja dvojke. Naprimjer, sekvencijalni sklop sa m stanja zahtijeva [log m] bistabila. S obzirom da će34 Ibid, str. 11. 27
  • 32. smanjenje broja stanja za Δ zahtijevati [log m- Δ)] stanja, Δ mora biti takav broj da je[log m] – [log m- Δ)] ≥ 1.35MeĎutim, čak iako smanjenje broja stanja ne dovodi do smanjenja broja bistabila, sklop samanjim brojem stanja imati će jednostavnije funkcije sljedećeg stanja i izlaza, u smislu da ćebroj gateova (vratiju) potrebnih za realizaciju ovih funkcija biti manji i/ili će broj potrebnihulaza u gateove biti manji. Prednost korištenja gateova sa manjim brojem ulaza je u tome štosu takvi gateovi brži, što ujedno reducira kašnjenje sekvencijalnog sklopa i omogućavapovećanje taktne frekvencije i ukupnih performansi sklopa.U općem slučaju, reduciranje broja stanja je zasnovano na konceptu ekvivalentnog ponašanjakonačnih automata. Dva konačna automata su ekvivalentna ako za svaku sekvencu ulaznihsimbola generiraju istu sekvencu izlaznih simbola. U nekim slučajevima, ekvivalentnikonačni automati mogu imati različiti broj stanja i mogu prolaziti kroz različita stanja za istuulaznu sekvencu, ali, bez obzira na to, sve dok generiraju istu izlaznu sekvencu oni sesmatraju ekvivalentnima. Dakle, možemo se zaključiti da u konačnom automatu sa većimbrojem stanja postoje stanja koja su ekvivalentna i mogu se spojiti u jedno stanje.Ekvivalentnost stanja može se definirati na osnovi vrijednosti izlaza i sljedećeg stanja koje sevaže u stanjima čija se ekvivalentnost ispituje. Formalno, dva stanja sj i sk su ekvivalentna, sj =sk ako su ispunjena sljedeća dva uvjeta:36  Oba stanja, sj i sk, generiraju iste izlazne simbole za svaki ulazni simbol i, tj. h(sj,i) = h(sk,i).  Oba stanja imaju ekvivalentna sljedeća stanja za svaki ulazni simbol i, tj. f(sj,i) = f(sk,i).Na osnovu definicije ekvivalentnosti stanja, možemo formulirati jednostavnu proceduru zareduciranje stanja konačnog automata. Shodno ovoj proceduri, najprije se stanja konačnogautomata grupiraju u razrede ekvivalencije, a zatim se konstruira novi konačni automat, saminimalnim brojem stanja, čije svako stanje reprezentira jedan razred ekvivalencije polaznog35 Peruško, U., Glavinić, V.: Digitalni sustavi..., op.cit. str. 364.36 Pranav, A., Srinivas, D., Newton, R.,A.: Sequential Logic Synthesis, Kluwer Academic Publishers, UnitesStates of America, 1992., str. 6. 28
  • 33. automata. U praksi, ova procedura se obavlja u dva koraka. U prvom koraku, usporede seizlazni simboli za svako stanje i svaki ulazni simbol. Cilj ove komparacije je grupiranje stanjana takav način da sva stanja iz iste grupe generiraju isti izlazni simbol za svaki ulazni simbol.U drugom koraku, grupe se dijele na podgrupe na takav način da za isti ulazni simbol,sljedeća stanja svih stanja iz iste podgrupe pripadaju istoj grupi. U nekim slučajevima, nakonpodjele, sljedeća stanja svih stanja iz iste podgrupe u istoj grupi neće pripadati istoj podgrupi.U takvim slučajevima, drugi korak procedure mora biti ponovljen i to, ako je potrebno, višeputa, sve dok je daljnja podjela moguća. Svaka podgrupa predstavlja razred ekvivalencijekojem odgovara jedno stanje u minimalnom konačnom automatu.375.3. Kodiranje stanjaNakon što se utvrdi broj stanja sustava, treba odrediti broj bistabila koji je potreban zarealizaciju tih stanja. Za realizaciju S stanja treba minimalno n bistabila, tako da vrijedi: S≤ 2nBroj bistabila može biti i veći. Stanjima sustava treba zatim pridijeliti neke od mogućih stanjabistabila, a to je postupak kodiranja stanja. Stanja sustava predstavljaju abecedu koda.Tabela 8: Moguće kodiranje stanja KodIme Prirodni S minimalnomstanja binarni promjenom jednojedinični skoro jedinični a 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 b 0 0 1 0 0 1 0 0 0 1 0 0 0 0 1 c 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 d 0 1 1 0 1 0 0 1 0 0 0 0 1 0 0 e 1 0 0 1 1 0 1 0 0 0 0 1 0 0 0Izvor: Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005., str. 369.37 Ibid, str. 7. 29
  • 34. Najjednostavniji način kodiranja jest pridruživanje cijelih binarnih brojeva stanjima onimredom kojim su unesena u tablicu. Takav se kod često naziva prirodni binarni kod. Takvokodiranje ne zahtijeva nikakav uvid u svojstva sustava, jednostavno je, ali obično nijenajbolje. Iznimka su sklopovi brojila. U drugom je stupcu prikazan kod s minimalnompromjenom. Kod takvih se kodova od jedne do druge kodne riječi mijenja samo jedan bit. Tajprincip pokazuje najbolje rezultate u sklopovima brojila, U općem slučaju treba ga primijenitiza onu grupu stanja koja najčešće prelaze jedno u drugo. U trećem je stupcu prikazanjednojedinični kod u kojem svaka kodna riječ ima samo jedan bit u stanju 1. To nije kod sminimalnim stanjem bita, ali je često prikladan za upravljačke sklopove gdje se izlazi uzimajuneposredno s izlaza bistabila. Posljednji stupac prikazuje gotovo jedinični kod, koji se odjediničnog koda razlikuje samo u prvom stanju, gdje su svi bitovi jednaki 0.38Neki opći iskustveni principi za kodiranje stanja mogu se iskazati ovako:39  Odabrati takvo početno stanje sklopa u koje se sklop može jednostavno postaviti; to je obično stanje u kojem su svi bistabili u stanju 0 ili u stanju 1.  Kodne riječi za pojedina stanja odabrati tako da minimalni broj bistabila mijenja stanje pri prijelazu sekvencijskog sklopa iz jednog stanja u drugo.  Uočiti skupine stanja izmeĎu kojih se dogaĎa najveći broj prijelaza i tako ih kodirati da što manji broj bistabila mijenja stanja pri prijelazima.  Razmotriti prikladnost odabira većeg od onog minimalno potrebnog broja bistabila  Izabrati način postupanja s neupotrijebljenim stanjima5.4. Izbor memorijskih elemenataNakon obavljenog reduciranja i kodiranja stanja, sljedeći korak u procesu sinteze konačnogautomata je izbor tipa bistabila. U općem slučaju, T bistabil predstavlja dobar izbor kodsekvencijalnih sklopova tipa brojača, gdje bistabili često mijenjaju stanje. D bistabili se38 Peruško, U., Glavinić, V.: Digitalni sustavi..., op.cit. str. 369.39 Ibid, str. 370. 30
  • 35. obično koriste u aplikacijama gdje se ulazna informacija pamti na neko vrijeme, a koristikasnije. Praktično, D bistabil se koristi kao memorija za privremeno čuvanje informacija. SRbistabil se koristi u slučajevima kada različiti signali resetiraju bistabile. Bistabil JK koji jeujedno i najsloženiji tip bistabila, koristan je kada je potrebno kombinirati ponašanje T i SRbistabila. Na osnovu toga, može se zaključiti da su za sintezu konačnih automata najkorisnijiSR i JK bistabili, iako oni zahtijevaju dvostruko više veza u odnosu na T i D bistabile. Uopćem slučaju, T i D bistabili su pogodniji za VLSI implementacije konačnih automata, sobzirom da zahtijevaju manji broj veza.405.5. Optimizacija i tajmingPretposljednji korak procedure sinteze sekvencijalnih logičkih sklopova sastoji se u mapiranjuulazne i izlazne logike na komponente iz raspoloživih gateova. Nakon tehnološkog mapiranja,crta se logička shema koja će na vizualni način predstaviti sve gateove i veze brojača. Uposljednjem koraku procedure za sintezu sekvencijalnih logičkih sklopova, a na osnovulogičke sheme i poznatih kašnjenja signala kroz gateove i bistabile, kreira se vremenskidijagram.40 Pranav, A., Srinivas, D., Newton, R.,A.: Sequential Logic Synthesis, Kluwer Academic Publishers, UnitesStates of America, 1992., str. 8. 31
  • 36. ZaključakPrilikom analize ili sinteze digitalnih sklopova, algebarski izrazi se često koriste zakarakterizaciju ponašanja postojećih sklopova ili željenog ponašanja sklopova koji seprojektiraju. Logički sudovi i teoremi nam omogućavaju da manipuliramo algebarskimizrazima, što nam tada uvelike olakšava analizu i povećava efikasnost sinteze odgovarajućihsklopova.Sinteza se primjenjuje uvijek kada treba konvertirati bihevioralni u strukturalni opis kojisadrži raspoložive komponente. Na primjer, alati za logičku sintezu omogućavaju konverzijulogičkih jednakosti u mreže vrata (gateova), minimalizujući pri tome broj vrata, propagiranokašnjenje, potrošnju ili neki drugi unaprijed postavljeni cilj. Alati za logičku sintezu koriste seza projektiranje kombinacijskih sklopova kao što su aritmetički sklopovi, komparatori, koderi,dekoderi i upravljačka logika. 32
  • 37. Kratice i strane riječiKratica Naziv na engleskom jeziku Naziv na hrvatskom jeziku A ASM Algoritmic State Machine Algoritamska mašina stanja C CP Control processor Centralni procesor D DL Diode logic Diodna logika DTL Diode–Transistor Logic Diodno-tranzistorska logika E ECL Emitter-Coupled Logic Logika zajedničkog emitera M metal–oxide–semiconductor Unipolarni tranzistor sa metal-MOSFET field-effect transistor oksid vodičem R RTL Register-transfer level Razina registra i prijenosa T TTL Transistor–transistor logic Tranzistor-tranzistor logika V VLSI Very-Large-Scale Integration Integrirani krugovi visoke gustoće 33
  • 38. Popis slikaSlika 1: Osnovni logički sklopovi ........................................................................................................... 6Slika 2: Princip bistabila........................................................................................................................ 10Slika 3: SR-bistabil................................................................................................................................ 11Slika 4: JK-bistabil ............................................................................................................................... 12Slika 5: T-bistabil .................................................................................................................................. 13Slika 6: D-bistabil.................................................................................................................................. 13Slika 7: Master slave bistabil................................................................................................................. 14Slika 8: Primjer sekvencijskog sklopa s T-bistabilima (dvobitno binarno brojilo) ............................... 16Slika 9: dijagram stanja za sklop iz slike 8............................................................................................ 19Slika 10: Sekvencijski sklop s JK-bistabilima....................................................................................... 20Slika 11: Dijagram stanja sklopa sa slike 10 ......................................................................................... 21Slika 12: Sklop s D-bistabilima ............................................................................................................. 23Slika 13: Dijagram stanja sklopa sa slike 12 ......................................................................................... 24Slika 14: Primjer asinkronoga sekvencijskog sklopa s povratnom vezom ............................................ 25Slika 15: procedura sinteze sekvencijalnih logičkih sklopova .............................................................. 26 34
  • 39. Popis tablicaTabela 1: Zbrajanje dvaju binarnih znamenaka ....................................................................................... 4Tabela 2: Tablice stanja sklopa ............................................................................................................. 16Tabela 3: Znakovna tablica stanja ......................................................................................................... 17Tabela 4: tablica izlaza .......................................................................................................................... 18Tabela 5: Tablica stanja sklopa sa slike 10 – binarna stanja ................................................................. 21Tabela 6: Znakovna tablica stanja sklopa sa slike 10 ............................................................................ 21Tabela 7: Tablica stanja sklopa sa slike 12 ........................................................................................... 24Tabela 8: Moguće kodiranje stanja........................................................................................................ 29 35
  • 40. LiteraturaKNJIGE: 1. Papić, V.: Osnove elektronike, Sveučilište u Splitu, Split, 2005. 2. Peruško, U., Glavinić, V.: Digitalni sustavi, Školska knjiga, Zagreb, 2005. 3. Paunović, S.: Digitalna elektronika, Školska knjiga, Zagreb, 2005. 4. Pean, M.: Digitalni komunikacijski sustavi, Zagreb : Centar odgoja i usmjerenog obrazovanja za elektroniku, preciznu mehaniku i optiku RuĎer Bošković, 1985. 5. Pranav, A., Srinivas, D., Newton, R.,A.: Sequential Logic Synthesis, Kluwer Academic Publishers, Unites States of America, 1992. 6. Tocci, J.,R., Widmer, N.,S.: Digital Systems Principles & Applications, Prentice Hall, Upper Saddle River, New Jersey, 2001.INTERNET: 7. http://www.oup.com/uk/orc/bin/9780199273133/clements_ch03.pdf 8. http://ebookbrowse.com/pr-9c-sekvencijalni-sklopovi-pdf-d222355081 9. http://www.informatika.buzdo.com/s080.htm 10. http://www.fpz.unizg.hr/hgold/ES/DE/uvod1.htm 36

×