Exprsaõ logicas e tabela verdade exercicios
Upcoming SlideShare
Loading in...5
×
 

Exprsaõ logicas e tabela verdade exercicios

on

  • 6,600 views

 

Statistics

Views

Total Views
6,600
Views on SlideShare
6,600
Embed Views
0

Actions

Likes
1
Downloads
79
Comments
0

0 Embeds 0

No embeds

Accessibility

Categories

Upload Details

Uploaded via as Adobe PDF

Usage Rights

© All Rights Reserved

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Processing…
Post Comment
Edit your comment

Exprsaõ logicas e tabela verdade exercicios Exprsaõ logicas e tabela verdade exercicios Document Transcript

  • ________________________________CEFET-SCGerência Educacional de EletrônicaELETRÔNICA DIGITAL 1CIRCUITOS COMBINACIONAISProf. Wilson B. ZapeliniFLORIANÓPOLISAGOSTO/2001
  • 1PROGRAMA Página1 Sistemas de numeração: decimal, binário, octal, hexadecimal 031.1 Conversões de sistemas 041.2 Operações aritméticas no sistema binário 052. Funções lógicas e portas lógicas 062.1 Lógica: conceito, histórico e aplicações 062.2 Função E 072.3 Função OU 082.4 Função NOT (Inversora) 082.5 Função NÃO-E 092.6 Função NÃO-OU 092.7 Equivalência de portas lógicas 112.8 Função Ou-Exclusivo 122.9 Função Coincidência 132.10 Interligação de blocos Ou-Exclusivo e Coincidência 133. Famílias de circuitos lógicos: TTL e CMOS 143.1 Conceitos e parâmetros 143.2 Interfaceamento 163.3 Leitura e interpretação de folhas de dados de circuitos integradosdigitais164. Circuitos combinacionais 164.1 Fluxograma para desenvolvimento de projetos 164.2 Resolução de projetos lógicos 174.3 Resolução de projetos usando o Diagrama de Veitch-Karnaugh 185. Códigos, codificadores e decodificadores 225.1 Códigos 225.2 Codificador decimal/binário 225.3 Decodificador para display de 7 segmentos (anodo comum e catodocomum)236. Circuitos aritméticos 266.1 Meio somador 266.2 Somador completo 266.3 Meio subtrator 276.4 Subtrator completo 286.5 Somador/subtrator binário 296.6 Somador/subtrator usando complemento de 2 297. Circuitos multiplex e demultiplex 307.1 Multiplexadores 307.2 Demultiplexadores 347.3 Mux e Demux utilizados na transmissão de dados 37Referências Bibliográficas 38Experiências 39CARGA HORÁRIA: 60 horas
  • 2METODOLOGIAAulas teóricas: expositivas/dialogadas com recursos de quadro, marcador, apostila e livroreferência, abordando conteúdos teóricos e resolução de problemas/projetosAulas práticas: experimentos com circuitos integrados usando equipamentos didáticos demontagemBIBLIOGRAFIA RECOMENDADAIDOETA, Ivan V. e CAPUANO, Francisco G. Elementos de Eletrônica Digital. São Paulo:Editora Érica, 1998.INSTRUMENTOS DE AVALIAÇÃO? Testes escritos com consulta bibliográfica;? Testes práticos;? Ficha de observação experimental;? Trabalho de pesquisa bibliográfica;? Projeto interdisciplinar.
  • 31 SISTEMAS DE NUMERAÇÃODECIMAL(base 10)BINÁRIO(base 2)OCTAL(base 8)HEXADECIMAL(base 16)0 0 0 01 1 1 12 10 2 23 11 3 34 100 4 45 101 5 56 110 6 67 111 7 78 1000 10 89 1001 11 910 1010 12 A11 1011 13 B12 1100 14 C13 1101 15 D14 1110 16 E15 1111 17 F16 10000 20 1017 10001 21 1118 10010 22 1219 10011 23 1320 10100 24 1421 10101 25 1522 10110 26 1623 10111 27 1724 11000 30 1825 11001 31 1926 11010 32 1A27 11011 33 1B28 11100 34 1C29 11101 35 1D30 11110 36 1E31 11111 37 1F32 100000 40 2033 100001 41 2134 100010 42 2235 100011 43 2336 100100 44 2437 100101 45 2538 100110 46 2639 100111 47 2740 101000 50 2841 101001 51 2942 101010 52 2A43 101011 53 2B44 101100 54 2C45 101101 55 2D46 101110 56 2E47 101111 57 2F48 110000 60 3049 110001 61 3150 110010 62 32
  • 41.1 CONVERSÃO DE SISTEMASConversão do sistema binário para sistema decimalComposição de nodecimal inteiro ? 594(10) = 5x102+ 9x101+ 4x100= 500 + 90 + 4 = 594(10)Composição de nodecimal fracionário? 10,5 (10) = 1x101+ 0x100+ 5x10-1= 10 + 0 + 0,5 = 10,5(10)Composição de nobinário inteiro ? 1010(2) = 1x23+ 0x22+ 1x21+ 0x20= 8 + 0 + 2 + 0 = 10(10)Composição de nobinário fracionário ? 101,101(2) = 1x22+ 0x21+ 1x20+ 1x2-1+ 0x2-2+ 1x2-3== 4 + 0 + 1 + 1/2 + 0 + 1/8 = 5,625(10)Exercícios: Converter os seguintes números binários para decimais:a) 11111(2) =b) 1001100(2) =c) 1011,11(2) =d) 1100,0011(2) =Conversão do sistema decimal para sistema binário47(10) ?_2__1 23 ?_2__1 11 ?_2__1 5 ?_2__1 2 ?_2__0 1 Obtenção do nobinário ? 101111(2)8,375(10) ? 8 ?_2__ 0,3750 4 ?_2__ x 2_0 2 ?_2__ 0,7500 1 Obtenção da parte inteira ? 1000(2) x 2_1,500 ? 0,500x 2_1,000Obtenção da parte fracionária ? 0,011(2)Composição da parte inteira + fracionária ? 1000 + 0,011 = 1000,011(2)Exercícios: Converter os seguintes números decimais para binários:a) 215(10) ?_____ c) 9,92(10) ? 9?_____ 0,92x 2_b) 102(10) ?_____ d) 7,47(10) ? 7?_____ 0,47__x 2_
  • 51.2 OPERAÇÕES ARITMÉTICAS NO SISTEMA BINÁRIOAdição0 + 0 = 00 + 1 = 11 + 0 = 11 + 1 = 0 e “vai-1”Exemplos:110 11001 111+111 +1011 +111+111Subtração0 – 0 = 01 – 1 = 01 – 0 = 10 – 1 = 1 e “empresta-1”Exemplos:1110 1000 11000-1001 -111 - 111Multiplicação0 x 0 = 00 x 1 = 01 x 0 = 01 x 1 = 1Exemplos:11010 11011 1011101x 11 x 101 x 1001Divisão0 ? 1 = 01 ? 1 = 1Exemplos:10100 ?100_ 110110 ?110_ 101010 ?11_
  • 62 FUNÇÕES LÓGICAS E PORTAS LÓGICAS2.1 Lógica: conceito, histórico e aplicaçõesA lógica aristotélicaA lógica formal ocupa um lugar de destaque no pensamento contemporâneo que, por suaimportância filosófica, tendeu sempre a assumir o caráter de disciplina exata, terminando por sefundir intimamente com a matemática. Desenvolveu-se de modo extraordinário nos últimosdecênios, abrangendo enorme quantidade de temas, evoluindo a partir da lógica aristotélica,passando pela lógica binária (booleana) e culminando com seu uso científico e tecnológico nosatuais equipamentos informatizados.A relação entre a lógica e a realidade sempre foi uma das mais importantes questões dafilosofia e da teoria das ciências. Nascida na Grécia clássica, a lógica formal sempre tendeu aassumir o caráter de disciplina exata. A palavra lógica nos é familiar, pois, freqüentemente, falamosem comportamento lógico, explicação lógica, espírito lógico. Lógica, no sentido epistemológico,vem do latim lógica, ciência das leis do raciocínio. É empregada, fundamentalmente, na mesmaacepção de “razoável”.O estudo da lógica é o estudo dos métodos e princípios usados para distinguir o raciocíniocorreto do incorreto. Naturalmente, não se pretende afirmar que só é possível argumentarcorretamente com alguém que tenha estudado lógica. No entanto, uma pessoa com conhecimentosde lógica tem mais probabilidades de raciocinar corretamente do que aquela que não se aprofundounos princípios gerais implicados nessa atividade.Aristóteles foi o primeiro sistematizador da lógica, procurando caracterizar um instrumento(órganon), servindo-se da razão, na busca da verdade. À lógica cabe, por conseguinte, a descobertade leis gerais de encadeamento de conceitos para formar juízos e de encadeamento de juízos, paraformar raciocínios.Para Aristóteles, os constituintes básicos dos enunciados são os termos, que costumam serdistribuídos em dois grupos: os singulares e os gerais. Os enunciados, construídos a partir dostermos, assumem a forma "sujeito-predicado", onde um termo (o sujeito) é ligado a outro (opredicado), por meio do verbo "é" (são), no caso de concordância entre os termos, ou "não é" (nãosão), no caso de discordância. Se a concordância ou discordância afirmada fôr constatada, oenunciado será verdadeiro; falso, na hipótese oposta (Hegenberg, 1972).A lógica booleanaO período contemporâneo da lógica tem suas raízes nos trabalhos de George Boole (1815-1864) que inaugura, com sua obra "The mathematical analysis of logic", de 1847, novos rumos paraos estudos da matéria. A obra fundamental de Boole, "Investigations of the laws of thought",publicado em 1854, compara as leis do pensamento às leis da álgebra (Hegenberg, 1972).Na sua álgebra da lógica, Boole interpretou os símbolos "0" e "1" como classes especiais, demodo que "1" representa a classe de todos os objetos (o universo) e "0" representa a classe a quenenhum objeto pertença (a classe vazia) (Hegenberg, 1972).Todo o conhecimento historicamente desenvolvido da lógica, em especial, a lógica binária,veio contribuir decisivamente para a compreensão, a concepção e a estruturação de circuitos lógicosdigitais, estabelecendo avanços significativos na microeletrônica e, por conseqüência, noscomputadores.
  • 7Em resposta a esta contribuição da lógica binária, estão sendo implementados softwares nestesmicrocomputadores que promovem uma compreensão mais elucidativa acerca das questões deinferência lógica e, assim, ao entendimento do pensamento humano.A lógica plurivalentePara se chegar a uma correspondência mútua de informações foi imprescindível oaperfeiçoamento da chamada lógica clássica de dois valores, pois era insuficiente para acompreensão das situações sob análise. Assim se equaciona a lógica polivalente."Esta espécie de lógica foi, de certa forma, desenvolvida, no último século, por C.S. Piercee, independente dele, posteriormente por Lukasiewicz. Ela é semelhante à lógica das funções-verdade, exceto ao reconhecer três ou mais assim chamados valores-verdade, em vez de verdade efalsidade" (Quine, 1972).As chamadas redes neurais, cujos modelos tiveram como inspiração o sistema nervoso efundamentados pela lógica plurivalente, em muito contribuíram para a idealização de softwaresditos inteligentes ou, mais especificamente, sistemas especialistas1. Hoje, estas mesmas redesneurais artificiais são utilizadas para se analisar e compreender as redes neurais originárias decomunicação do cérebro humano.Um dos segredos para tornar o computador "inteligente" está na chamada "fuzzy logic"(lógica difusa)2, pois permite ao computador processar informações vagas em termos relativos,como faz o homem. A teoria da "fuzzy logic" foi desenvolvida em 1965 por Lotfi Zadeh e sórecentemente começou a ser explorada pelas indústrias.Alguns aparelhos de consumo já estão sendo adotados com lógica difusa por inúmerasindústrias japonesas e americanas, como: aspirador de pó, máquina de lavar roupa, câmarafotográfica, máquina de usinagem, medidor de grandezas elétricas, dentre outros.2.2 Função E (And)Expressão:(lê-se: A e B)Circuito equivalente: Tabela da verdade:A B A B S0 0S 0 11 01 1Função lógica: A saída será um, se e somente se, quando todas as entradas forem iguais a um.1Sistema especialista: "software" que através de algoritmos específicos codificam o conhecimento humano,transformando-o num conjunto de regras que permitem obter respostas a problemas relacionados adeterminado assunto2"A lógica fuzzy, quando aplicada em um equipamento, age como se um operador bastante experienteestivesse dentro dele, controlando sua operação e tomando decisões rapidamente" (Mason, 1993:16).S = A . B
  • 8Símbolo: AA BS C ..... SB N2.3 Função OU (Or)Expressão:(lê-se: A ou B)Circuito equivalente: Tabela da verdade:AB A B S0 0S 0 11 01 1Função lógica: A saída será um, se e somente se, quando uma ou mais entradas forem iguais a um.Símbolo: AA BS C ...... SB N2.4 Função NÃO (Not) ou INVERSORAExpressão:(lê-se: A barra)Circuito equivalente: Tabela da verdade:R A S0A S 1Função lógica: A saída terá nível lógico inverso ao da entrada.Símbolo:A ______ SS = A + B_S = A
  • 92.5 Função NÃO-E (Nand)Expressão:(lê-se: A e B barrados)Circuito equivalente: Tabela da verdade:R A A B S0 0S 0 1B 1 01 1Função lógica: A saída será um, se e somente se, quando uma ou mais entradas forem iguais a zero.Símbolo: AA BS C ..... ? ? SB N2.6 Função NÃO-OU (Nor)Expressão:(lê-se: A ou B barrados)Circuito equivalente: Tabela da verdade:R A B S0 0A B S 0 11 01 1Função lógica: A saída será um, se e somente se, quando todas as entradas forem iguais a zero.Símbolo: AA BS C ...... SB N____S = A . B____S = A + B
  • 10Exercícios1. Escrever as expressões lógicas dos circuitos apresentados abaixo:2. Desenhar os circuitos com portas lógicas a partir das expressões lógicas abaixo:------- ----- __a) S = (A+B).C.(B+D) d) S = [(A + B) + (C.D)].D------ ----- _ _ _b) S = A.B.C + (A+B).C e) S = [(A.B) + (C.D)].E + [(A.D.E) + (C.D.E)].A-------------c) S = (A.B + C.D)Obtenção da expressão lógica e tabela da verdade a partir do circuito lógicoExemplo:___S = (A + B).(B.C)ABC A + B___B.C S000 0 1 0001 0 1 0010 1 1 1011 1 0 0100 1 1 1101 1 1 1110 1 1 1111 1 0 0
  • 11Exercícios:1. A partir da expressão lógica, desenhe o circuito e obtenha a tabela da verdade.S = A.B.C + A.D + A.B.D2. Demonstre através da tabela da verdade as seguintes igualdades/desigualdades:_ _ ___ _ _ ____ _ _ ____ _ _ ___a) A.B ? A.B b) A + B ? A + B c) A.B = A + B d) A + B = A.B2.7 Equivalência de portas lógicas_a) Porta lógica Inversora (S = A)b) Porta lógica E (S = A.B)c) Porta lógica OU (S = A + B)___
  • 12d) Porta lógica NÃO-E (S = A.B)____e) Porta lógica NÃO-OU (S = A + B)2.8 Função OU-EXCLUSIVO (Exor – Exclusive Or)Expressão:(lê-se: A ou exclusivo B)Circuito:Tabela da verdade:A B S0 00 11 01 1Função lógica: A saída será um, se e somente se, quando as entradas forem diferentes entre si.Símbolo:ASB_ _S = A.B + A.B = A ? B
  • 132.9 Função COINCIDÊNCIA (Não Ou-exclusivo - Exclusive Nor)Expressão:(lê-se: A coincidência B)Circuito:Tabela da verdade:A B S0 00 11 01 1Função lógica: A saída será um, se e somente se, quando as entradas forem iguais entre si.Símbolo:ASB2.10 Interligação de blocos ou-exclusivo e coincidência para N variáveis_ _S = A.B + A.B = A ? B = BA ?
  • 143. FAMÍLIAS DE CIRCUITOS LÓGICOS3.1 Conceitos e parâmetrosNíveis de tensão e de correnteSão valores mínimos e máximos que definem os níveis lógicos em 0 ou 1.VIL – Low-level Input Voltage (Tensão máxima que garante nível 0 na entrada)VOL – Low-level Output Voltage (Tensão máxima que garante o nível 0 na saída)VIH – High-level Input Voltage (Tensão mínima que garante o nível 1 na entrada)VOH – High-level Output Voltage (Tensão mínima que garante o nível 1 na saída)IIL – Low-level Input Current (Corrente de entrada máxima quando é aplicado nível 0)IOL – Low-level Output Current (Corrente de saída máxima quando em nível 0)IIH – High-level Input Current (Corrente de entrada máxima quando é aplicado nível 1)IOH – High-level Output Current (Corrente de saída máxima quando em nível 1)VIH VOHVIL VOLVALORES TÍPICOS DE TENSÃO E DE CORRENTETensão TTL CMOS Corrente TTL CMOSVIL 0,8 V 1,5 V IIL 1,6 mA 1 ?AVOL 0,4 V 0,05 V IOL 16 mA 0,4 mAVIH 2,0 V 3,5 V IIH 40 ?A 1 ?AVOH 2,4 V 4,95 V IOH 400 ?A 0,4 mAFan-out (feixe de saída)É o número máximo de blocos lógicos que pode ser ligado à saída de outro da mesma família.Acaso seja ultrapassado, o limite de corrente também o será, o que acarreta a queda do nível lógico1 na saída.Fan-out (nível 0) = IOL / IIL Fan-out(nível 1) = IOH / IIHExemplo família lógica TTLParâmetros Valores máximos Fan-out(0) Fan-out(1)IOL 16 mA 10IIL 1,6 mAIOH 400 ?A 10IIH 40 ?AExemplo família lógica CMOSParâmetros Valores máximos Fan-out(0) Fan-out(1)IOL 0,4 mA 50IIL 1 ?AIOH 0,4 mA 50IIH 1 ?ATempo de atraso de propagaçãoNível 1Nível indefinidoNível 0Nível 1Nível indefinidoNível 0
  • 15É o tempo que um bloco lógico leva para mudar de estado de um nível lógico para outro.tPLH – tempo de atraso para passar de 0(low) para 1(high)tPHL – tempo de atraso para passa de 1(high) para 0(low)tPLH tPHLMargem de imunidade ao ruídoDetermina a tolerância entre limites de níveis lógicos sem que haja interferência ou influênciaelétrica ou magnética (ruídos), impedindo do bloco trabalhar na região de nível indefinido.Escalas de integraçãoFaixa relativa ao número de componentes por chip, determinadas pela quantidade de portas lógicasdo circuito integrado.Designação Significado Densidade (portas/chip)SSI Small Scale Integration <12MSI Medium Scale Integration 13 a 99LSI Large Scale Integration 100 a 999VLSI Very Large Scale Integration 1000 a 99999ULSI Ultra Large Scale Integration >100000Versões de circuitosVersõesTTLIdentificaçãoda sérieTempo deatraso/portaPotênciapor portaFreqüência máximaObsStandard 54/74 10 ns 10 mW 35 MHz comumLow power 54L/74L 33 ns 1 mW 3 MHz baixíssimo consumoHigh speed 54H/74H 6 ns 22 mW 50 MHz alta velocidadeSchottky 54S/74S 3 ns 19 mW 125 MHz altíssima velocidadeSchottky avançadoFairchild54F/74F 5 ns 5 mW 125 MHz altíssima velocidadeAdvancedSchottky54AS/74AS 1,5 ns 8,5 mW 200 MHz altíssima velocidade ebaixo consumoLow powerSchottky54LS/74LS 10 ns 2 mW 45 MHz baixíssimo consumoAdvanced lowpower Schottky54ALS/74ALS 4 ns 1 mW 70 MHz altíssima velocidadebaixíssimo consumo*Versão Schottky usa o transistor Schottky, que no chaveamento não atinge a saturação porcompleto, apresentando um tempo de comutação muito baixo e uma alta velocidade de trabalho.VersõesCMOSIdentificaçãoda sérieAlimentaçãoVDDTempo deatraso/portaPotênciapor portaFreqüênciamáximaStandard 40A 3 a 15 V 90 ns 1 nW 12 MHzStandard 40B 3 a 15 V 90 ns 1 nW 12 MHzStandard 54/74C 3 a 15 VHigh Speed 74HC/74HCT 2-6 V / 4,5-5,5 V 8 ns 2,5 nW 55 MHzLow Voltage 74LV/74LVC 1-3,6 V / 1,2-3,6 VObs: os circuitos CMOS possui problemas de manuseio devido à ação da eletroestática, queprovoca a degradação das junções internas, comprometendo sua vida útil, após certo tempo de uso.
  • 163.2 InterfaceamentoDispositivos pertencentes a famílias diferentes não podem ser interligados de qualquer forma.Vários parâmetros devem ser compatíveis antes de se efetuar as interligações, especialmenteaquelas relacionadas aos níveis de tensão, corrente, polaridade e impedânciaInterface TTL/CMOS Interface CMOS/TTLVccR2kCMOSTTL BufferTTLCMOS3.3 Leitura e interpretação de folhas de dados de circuitos integrados digitaisExercício: Consulte as folhas de dados de alguns circuitos integrados das famílias TTL e CMOS eestabeleça uma avaliação comparativa entre os blocos Standard, preenchendo a tabela abaixo.Características TTL CMOSTensão dealimentaçãoPotênciadissipadaMargem deimunidade ao ruídoTempo de atraso depropagaçãoVelocidadeFan-outManuseio4 CIRCUITOS COMBINACIONAISCaracterística: o nível lógico da saída do circuito depende única e exclusivamente dos valores dasentradas.4.1 Fluxograma para desenvolvimento de projetos:Análise daSituaçãoTabela daverdadeExpressãológicaCircuitológico
  • 174.2 Resolução de projetos lógicosa) Projeto com 2 variáveisInstalação de um sistema automático para controle dos semáforosSituação: - carros na rua B ? verde no semáforo 2- carros na rua A ? verde no semáforo 1- carros nas ruas A e B ? verde no semáforo 1, porque rua A é preferencialRuaB- Rua ASemáforos 1 Semáforos 2b) Projeto com 3 variáveisConexão de 3 aparelhos a um amplificador, obedecendo às prioridades:1a) CD player2a) Tape playback3a) Radio receptorSituação:c) Projeto com 4 variáveisConexão de 4 setores, via intercomunicadores, a central da Secretária, obedecendo àsprioridades:1a) Presidente2a) Vice Presidente3a) Engenharia4a) Chefes de SeçãoSituação:CD player Tape playback Radio receptorAmplificadorPresidente Vice Presidente Chefes de SeçãoCentralSecretáriaEngenharia
  • 184.3 Simplificação de circuitos lógicos usando o Diagrama de Veitch-KarnaughPermitem a simplificação mais facilmente de expressões lógicas com 2, 3, 4, 5 ou mais variáveis.4.3.1 Diagrama para 2 variáveisB BA B.A .BAA BA. A.BMétodo de simplificação? Agrupam-se as regiões onde S=1, no menor número possível de pares (conjunto de 2 regiõesvizinhas);? As regiões que não puderem ser agrupadas em pares, serão tratadas isoladamente;? Verifica-se em cada par o valor da variável: se a mesma muda de valor lógico, é desprezada; sea variável mantém seu nível lógico, será o valor do par;? Escreve-se a expressão de cada par, isto é, o valor que o mesmo ocupa no diagrama;? Somam-se os pares e/ou termos isolados.Obs: A simplificação baseia-se na Identidade do Postulado da Adição: 1AA ??Exemplosa) A.BBA..BAS ???B BA 0 1 Expressão simplificada: S = A + BA 1 1Circuitos antes e após a simplificaçãob) BA..BAB.AS ???B BA 1 1 Expressão simplificada: S = BA ?A 1 04.3.2 Diagrama para 3 variáveisB BA C.B.A .CB.A .B.CA C.B.AA C.BA. .CBA. A.B.C CA.B.C C C
  • 19Método de simplificação? Localizam-se as quadras (agrupamento de 4 regiões) e escrevem-se suas expressões;? Localizam-se os pares e escrevem-se suas expressões, não considerando os pares já incluídosnas quadras. Todavia, pode-se ter um par formado por “1” externo à quadra e outro “1”pertencente à quadra;? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;? Somam-se as expressões das quadras, dos pares e dos termos isolados.Obs: O diagrama para 3 variáveis fecha-se nas laterais, como um cilindro.Exemplosa) CA.B..CBA.C.BA..B.CA.CB.AS ?????B BA 1 1 Expressão simplificada: CA.BA..CAS ???A 1 1 1C C C ou: CA..CB.CAS ???b) CA.B..B.CAC.BA.C.B.AC.B.AS ?????B BA 1 1 1 Expressão simplificada: .BACS ??A 1 1C C CExercícios: Simplifique as expressões lógicas abaixo:a) A.B.C.CBA..B.CA.CB.AC.B.AS ?????b) CA.B.C.BA..B.CAS ???c) A.B.C.B.CA.B.CAC.B.AC.B.AS ?????4.3.3 Diagrama para 4 variáveisC CA D.C.B.A .DC.B.A .C.DB.A D.C.B.A BD.C.B.A .DC.B.A .B.C.DA D.B.C.A BA D.CA.B. .DCA.B. A.B.C.D DA.B.C.D.C.BA. .DC.BA. .C.DBA. D.C.BA. BD D DMétodo de simplificação? Localizam-se as oitavas (agrupamento de 8 regiões) e escrevem-se suas expressões;? Localizam-se as quadras e escrevem-se suas expressões, não considerando as quadras jáinclusas nas oitavas. Localizam-se os pares e escrevem-se suas expressões, não considerando ospares já incluídos nas oitavas e/ou quadras. Todavia, pode-se ter uma quadra/par formado por“1s” externos à oitava/quadra e outros “1s” pertencentes à oitava/quadra;? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;? Somam-se as expressões das oitavas, das quadras, dos pares e dos termos isolados.Obs: O diagrama para 4 variáveis fecha-se nas laterais, bem como nos extremos superior e inferior.
  • 20Exemplosa)A.B.C.DA.B.C.D.DCA.B.D.CA.B..C.DBA..DC.BA.D.C.BA..B.C.DA.DC.B.A.C.DB.AD.C.B.A.DC.B.AS?????????????C CA 1 1 1 B1 1 B Expressão simplificada:A 1 1 1 .CB.ACA.DS ???1 1 1 BD D Db)A.B.C.D.DCA.B.D.C.BA..DC.BA.D.C.BA..DC.B.AD.C.B.A.DC.B.AD.C.B.AS ?????????C CA 1 1 1 B1 B Expressão simplificada:A 1 1 D.B.DCA.B.DS ???1 1 1 BD D DExercícios: Simplifique as expressões lógicas abaixo:a) A.B.C.DD.C.BA..B.C.DAD.B.C.A.DC.B.AD.C.B.A.C.DB.A.DC.B.AS ????????b)A.B.C.DDA.B.C.D.CA.B.D.C.BA.D.C.BA..B.C.DAD.B.C.A.DC.B.AD.C.B.AD.C.B.AD.C.B.AS???????????c)A.B.C.DDA.B.C..DCA.B.D.CA.B..C.DBA.D.C.BA..B.C.DAD.B.C.A.C.DB.AD.C.B.AS??????????d) A.B.C.D.C.DBA.D.C.BA.D.B.C.AD.C.B.A.C.DB.A.DC.B.AD.C.B.AS ????????Condição irrelevante (? ou x)Quando uma variável pode assumir o nível lógico igual a umou zero, indiferentemente.Nesta situação, adota-se o nível lógico que representar maior grau de simplificação de umaexpressão.Exemplo:C CA X X 1 B1 1 1 B Expressão simplificada:A X X .DCA.D.A.CAS ???1 X BD D D
  • 214.3.4 Diagrama para 5 variáveisA AD D D DE.D.C.B.A .ED.C.B.A .D.EC.BA. E.D.C.B..A C E.D.C.BA. .ED.C.BA. .D.EC.BA. E.D.C.BA. CB E.D.C.B.A .ED.C.B.A .C.D.EB.A E.C.D.B.ACB E.D.C.BA. .ED.C.BA. .C.D.EBA. E.C.D.BA.CBE.D.B.C.A .ED.B.C.A .B.C.D.EA E.B.C.D.ABE.DA.B.C. .EDA.B.C. A.B.C.D.E EA.B.C.D.E.D.CB.A. .ED.C.B.A .D.EC.B.A E.D.C.B.A C .ED.CA.B. .ED.CA.B. .D.ECA.B. E.D.CA.B. CE E E E E EMétodo de simplificação? Localizam-se as hexas (agrupamento de 16 regiões) e escrevem-se suas expressões;? Localizam-se as oitavas e escrevem-se suas expressões, não considerando as oitavas já inclusasnas hexas. Localizam-se as quadras e escrevem-se suas expressões, não considerando as quadrasjá inclusas nas oitavas e/ou hexas. Localizam-se os pares e escrevem-se suas expressões, nãoconsiderando os pares já incluídos nas hexas, oitavas e/ou quadras. Todavia, pode-se ter umaoitava/quadra/par formado por “1s” externos à hexa/oitava/quadra e outros “1s” pertencentes àhexa/oitava/quadra;? Localizam-se os termos isolados que não puderam ser agrupados e escrevem-se suas expressões;? Somam-se as expressões obtidas das hexas, das oitavas, das quadras, dos pares e dos termosisolados.Obs: O diagrama para 5 variáveis é constituído de dois diagramas para 4 variáveis.Exemplo: Obter a expressão lógica simplificada a partir da tabela da verdade abaixo:A B C D E S1 S20 0 0 0 0 0 10 0 0 0 1 0 00 0 0 1 0 1 00 0 0 1 1 0 10 0 1 0 0 0 10 0 1 0 1 1 10 0 1 1 0 1 00 0 1 1 1 1 10 1 0 0 0 1 10 1 0 0 1 0 10 1 0 1 0 0 10 1 0 1 1 0 00 1 1 0 0 0 00 1 1 0 1 1 10 1 1 1 0 0 10 1 1 1 1 1 01 0 0 0 0 0 01 0 0 0 1 0 01 0 0 1 0 1 01 0 0 1 1 0 01 0 1 0 0 0 01 0 1 0 1 1 11 0 1 1 0 1 11 0 1 1 1 1 01 1 0 0 0 1 01 1 0 0 1 0 01 1 0 1 0 0 01 1 0 1 1 0 01 1 1 0 0 0 11 1 1 0 1 1 11 1 1 1 0 0 11 1 1 1 1 1 1
  • 225 CÓDIGOS, CODIFICADORES E DECODIFICADORES5.1 CódigosCÓDIGO SIGNIFICADOBCD 8421 Binary Coded Decimal – Codificação do sistema decimal em binário8421 – valores dos algarismos: 23=8, 22=4, 21=2, 20=1EXCESSO 3 Código BCD 8421 adicionado de três unidades binárias2 ENTRE 5 Código que possui 2 bits iguais a 1 dentre 5 bitsJOHNSON Código base para o contador Johnson9876543210 Código usado para ativar as válvulas eletrônicas numitron e nixieGRAY Código cuja variação de um número para outro é de apenas 1 bitDECIMAL BINÁRIO BCD 8421 EXCESSO 3 2 ENTRE 5 JOHNSON 9876543210 GRAY0 0 0000 0011 00011 00000 0000000001 00001 1 0001 0100 00101 00001 0000000010 00012 10 0010 0101 00110 00011 0000000100 00113 11 0011 0110 01001 00111 0000001000 00104 100 0100 0111 01010 01111 0000010000 01105 101 0101 1000 01100 11111 0000100000 01116 110 0110 1001 10001 11110 0001000000 01017 111 0111 1010 10010 11100 0010000000 01008 1000 1000 1011 10100 11000 0100000000 11009 1001 1001 1100 11000 10000 1000000000 110110 1010 0001 0000 111111 1011 0001 0001 111012 1100 0001 0010 101013 1101 0001 0011 101114 1110 0001 0100 100115 1111 0001 0101 1000Codificador – efetua a passagem do código decimal para outros códigos de máquina.Decodificador – efetua a passagem do código de máquina para o código decimal.5.2 Codificador Decimal/BinárioA entrada do código decimal é feita através de um conjunto de chaves numeradas de 0 a 9 e a saídapor 4 fios, para fornecer um código binário de 4 bits, correspondente à chave acionada.Obs: A chave fechada equivale a nível lógico 0, para evitar o problema prático, principalmente dafamília TTL, do terminal aberto seja equivalente a nível lógico 1.ch0ch1ch2............ch9CodificadorDecimal/BinárioABCD
  • 23Tabela da verdadeRelação da entrada decimal com a saída em binárioChave A B C DCh0 0 0 0 0Ch1 0 0 0 1Ch2 0 0 1 0Ch3 0 0 1 1Ch4 0 1 0 0Ch5 0 1 0 1Ch6 0 1 1 0Ch7 0 1 1 1Ch8 1 0 0 0Ch9 1 0 0 15.3 Decodificador para display de 7 segmentosPara a elaboração do projeto de um decodificador, basta montar a tabela da verdade, simplificar asexpressões de saída e implementar o circuito.O display de 7 segmentos possibilita escrever números decimais de 0 a 9 e alguns outros símbolosque podem ser letras ou sinais. A nomenclatura usual de identificação dos segmentos é mostradaabaixo.af bge cdDisplay catodo comum – possui todos os catodos dos leds interligados, sendo necessário aplicarnível 1 no anodo respectivo para acender cada segmento.Display anodo comum – possui todos os anodos dos leds interligados, sendo necessário aplicarnível 0 no catodo respectivo para acender cada segmento.DCBA74LS30S9S8S7S0 S1 S6S5S4S3S274LS2074LS2074LS00
  • 24CARACTERES DISPLAY BCD 8421 CÓDIGO P/ 7 SEGMENTOSA B C D a b c d e f g0 0 0 0 0 1 1 1 1 1 1 01 0 0 0 1 0 1 1 0 0 0 02 0 0 1 0 1 1 0 1 1 0 13 0 0 1 1 1 1 1 1 0 0 14 0 1 0 0 0 1 1 0 0 1 15 0 1 0 1 1 0 1 1 0 1 16 0 1 1 0 1 0 1 1 1 1 17 0 1 1 1 1 1 1 0 0 0 08 1 0 0 0 1 1 1 1 1 1 19 1 0 0 1 1 1 1 1 0 1 1Simplificando as expressões lógicas através do Diagrama de Veitch-Karnaugh:a) DBCAa ????b) DCBb ???c) DCBc ???d) .DCB.DC..CBD.BAd ?????e) DC.D.Be ??f) DB.CB.D.CAf ????g) DC.CBAg ????
  • 25Circuito simplificado do Decodificador para display de 7 segmentosgfedcbaDCBA
  • 266 CIRCUITOS ARITMÉTICOS6.1 Meio Somador (half adder)A B SOMA TS0 0 0 00 1 1 01 0 1 01 1 0 1TS – Transporte de Saída (vai um)SOMA = A ? BTS = A . B6.2 Somador Completo (full adder)Soma-se coluna a coluna, levando em conta o TE (Transporte de Entrada), que é o TS da colunaanterior. Dessa forma, o circuito efetua a soma completa de uma coluna, na forma: S = (A+B)+TEB TE S TS0 0 0 0 0 Expressões simplificadas:0 0 1 1 00 1 0 1 0 S = A ? B ? TE0 1 1 0 1 TS = B.TE + A.TE + A.B1 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1A BMeio SomadorTS SA B TESomador CompletoTS S
  • 27Diagrama em blocos de um Somador de 2 números binários de 4 bitsA3 B3 A2 B2 A1 B1 A0 B0S4 S3 S2 S1 S06.3 Meio Subtrator (half subtractor)A B SUB TS0 0 0 00 0 1 11 0 1 01 1 0 0TS – Transporte de Saída (empresta um)SUB = A ? BT BA.S ?A B TETS SA B TETS SA B TETS SA BTS SA BMeio SubtratorTS S
  • 286.4 Subtrator Completo (full subtractor)Subtrai-se coluna a coluna, levando em conta o TE (Transporte de Entrada), que é o TS da colunaanterior. Dessa forma, o circuito efetua a subtração completa de uma coluna, na forma:S = (A-B) -TEA B TE S TS0 0 0 0 0 Expressões simplificadas:0 0 1 1 10 1 0 1 1 S = A ? B ? TE0 1 1 0 1 B.TE.TEA.BATS ???1 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1A B TESubtrator CompletoTS S
  • 296.5 Somador/Subtrator BinárioPara M=0 (Adição) ? S = (A + B) + TEPara M=1 (Subtração) ? S = (A – B) - TEM A B TE S TS0 0 0 0 0 0 Expressões simplificadas:0 0 0 1 1 00 0 1 0 1 0 S = A ? B ? TE0 0 1 1 0 1 TE)(B.A)(MB.TETS ????0 1 0 0 1 00 1 0 1 0 10 1 1 0 0 10 1 1 1 1 11 0 0 0 0 01 0 0 1 1 11 0 1 0 1 11 0 1 1 0 11 1 0 0 1 01 1 0 1 0 01 1 1 0 0 01 1 1 1 1 16.6 Somador/Subtrator Binário usando complemento de 2A subtração pelo processo do complemento é um método de executar a subtração pela soma,permitindo que o mesmo circuito seja usado para soma e para subtração.Utiliza-se o bit mais significativo para simbolizar o sinal do número, onde: 0 indica número positivoe 1 indica número negativo. Os bits restantes indicam a magnitude do número.Para a representação de um número negativo, usa-se o seguinte procedimento:a) Dado um número inteiro positivo, complementa-se o mesmo, trocando todos os 0s por 1s etodos os 1s por 0s;b) Soma-se 1 ao resultado do itemanterior, obtendo-se o número negativo.
  • 30Exemplo:+ 24 ? 00011000complemento de 24 ? 11100111soma-se 1 ? +1- 24 ? 11101000Exemplo de subtração usando complemento de 2:+ 49 ? 00110001 (menos) + 12 ? 00001100- 12 ? 11110100+ 37 ? 00100101VccSubt0VSomador74LS83AA4A3A2A1B4B3B2B1Cins4s3s2s1Cout7. CIRCUITOS MULTIPLEX E DEMULTIPLEX7.1 MULTIPLEXUsado para enviar informações contidas em vários canais (fios), a um só canal (fio).I0Canais de I1 S Saída da InformaçãoInformação multiplexadade Entrada I2....IN...........Entradas de Seleção (endereçamento) ? escolhe qual canal de informação deentrada será conectada à saída.Circuito elementar analógico que efetua uma multiplexação: chave de 1 polo x n posiçõesI0 entradas de seleçãoI1 SI2I3INMUX
  • 31Circuito lógico básico de um multiplex de 2 canaisEntrada de Seleção Saída MultiplexadaA S0 I01 I17.1.1 - Projeto e funcionamento de um Multiplex de 4 canaisa) Relaciona-se as entradas de seleção com a informação de entrada que deve ser conectada àsaída. Monta-se uma tabela da verdade com as entradas de seleção e as respectivas informaçõesque devem ter na saída.Para as 4 entradas que serão conectadas à saída, necessita-se de 2 variáveis de seleção (2N).Variáveis de seleção SaídaA B S0 0 I00 1 I11 0 I21 1 I3b) Monta-se o circuito multiplex que executa a função lógica.
  • 32I0I1 SI2I3A B7.1.2 - Multiplex de 16 canaisI0SI15A B C D7.1.3 - Ampliação da capacidade de um Sistema MultiplexA partir de circuitos multiplex de baixa capacidade, podem-se obter outros multiplex de maiorcapacidade.Exemplo 1: Multiplex de 4 canais a partir de Multiplex de 2 canaisI0S0I1SI2S1I3B AMUX de4 canaisMUX de16 canaisMUX-2MUX-2MUX-2
  • 33Exemplo 2: Multiplex de 16 canais usando Multiplex de 8 canaisI0S0I7 SI0S1I7B C D A7.1.4 - Endereçamento seqüencial num Sistema MultiplexI0SI77.1.5 - Utilização de Multiplex na construção de Circuitos CombinacionaisInicialmente, obtém-se a tabela da verdade do circuito lógico que se deseja. Na seqüência, as saídasdo circuito combinacional devem ser injetadas nos canais de entrada de informação do Multiplex. Eainda, as entradas do circuito combinacional definem o endereçamento da informação no circuitoMultiplex.A grande vantagem é a facilidade de esquematização de circuitos combinacionais para um elevadonúmero de variáveis.Exemplo: Implementar a lógica da tabela da verdade abaixo utilizando circuito multiplex.A B C S1 S20 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1MUX-8MUX-8MUX-8MUX-8Contador 0-7
  • 341S1S20A B C7.2 DEMULTIPLEXUsado para enviar informações vindas de um só canal (fio) para vários canais (fios). Efetua afunção inversa do Multiplex.S0Entrada de S1 Canais de SaídaInformação E de InformaçõesS2....SN...........Entradas de Seleção (endereçamento) ? escolhe qual canal de informação desaída será conectada à entrada.Circuito elementar analógico que efetua uma demultiplexação: chave de 1 polo x n posiçõesentradas de seleção S0S1E S2S3SNMUX-8MUX-8DEMUX
  • 35Circuito lógico básico de um Demultiplex de 2 canaisEntrada de Seleção Canais de InformaçãoA S0 S10 E 01 0 E7.2.1 - Projeto e funcionamento de um Demultiplex de 4 canaisa) Relaciona-se as entradas de seleção com o canal de saída da informação que deve ser conectadaà entrada. Monta-se uma tabela da verdade com as entradas de seleção e os respectivos canaisde informação, que serão conectados à entrada.Para as 4 saídas que serão conectadas à entrada, necessita-se de 2 variáveis de seleção (2N).Variáveis de seleção Canais de saídaA B S0 S1 S2 S30 0 E 0 0 00 1 0 E 0 01 0 0 0 E 01 1 0 0 0 Eb) Monta-se o circuito demultiplex que executa a função lógica.
  • 36S0E S1S2S3A B7.2.2 - Ampliação da capacidade de um Sistema DemultiplexA partir de circuitos demultiplex de baixa capacidade, podem-se obter outros demultiplex de maiorcapacidade.Exemplo 1: Demultiplex de 4 canais a partir de Demultiplex de 2 canaisS0S1ES2S3A BExemplo 2: Demultiplex de 16 canais usando Demultiplex de 8 canaisS0S7ES8S15A B C DDEMUX de4 canaisDEMUX-2DEMUX-2DEMUX-2DEMUX-8DEMUX-8DEMUX-8
  • 377.2.3 - Endereçamento seqüencial num Sistema DemultiplexS0ES77.3 - MULTIPLEX E DEMULTIPLEX UTILIZADOS NA TRANSMISSÃO DE DADOS7.3.1 - Formas de transmissãoTransmissão paralelaS0 LT I0E SS1 I1A1 A2Transmissão sérieI0 S LT E S0I1 S1A1 A27.3.2 - Sistema de transmissão de dados usando mux e demux de 8 canais, com endereçamentoseqüencialI0 S0S EI7 S7sincronismoDEMUX-8Contador 0-7TransmissorDEMUXReceptorMUXTransmissorMUXReceptorDEMUXMUX-8Contador0-7DEMUX-8Contador 0-7
  • 38REFERÊNCIAS BIBLIOGRÁFICASBIGNELL, J. W. e DONOVAN, R. L.. Eletrônica Digital. Volumes 1 e 2, São Paulo: MakronBooks, 1995CAPUANO, F. e IDOETA, I.. Elementos de Eletrônica Digital. São Paulo: Érica, 25.aEdição,1997.CAPUANO, Francisco G.. Exercícios de Eletrônica Digital. São Paulo: Érica, 1991.MELO, Mairton de Oliveira. Eletrônica Digital. São Paulo: Makron Books, 1994.MALVINO, A. P. e LEACH, D. P.. Eletrônica Digital – Princípios e Aplicações. Volumes 1 e 2,São Paulo: McGraw-Hill, 1987.SZAJNBERG, Mordka. Eletrônica Digital. Rio de Janeiro: Livros Técnicos e Científicos Ltda,1988.
  • 39EXPERIÊNCIA 1 - PORTAS LÓGICAS BÁSICAS1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintescircuitos digitais:1.1 - Porta lógica E de 2 e de 3 entradas (7408 e 7411);1.2 - Porta lógica OU de 2 entradas (7432);1.3 - Porta lógica Inversora (7404);1.4 - Porta lógica NÃO-E de 2 e de 4 entradas (7400 e 7420);1.5 - Porta lógica NÃO-OU de 2 entradas (7432 + 7404);1.6 - Porta lógica Ou-Exclusivo (7486);1.7 - Porta lógica Coincidência (7486 + 7404);1.8 - Bloco lógico Ou-Exclusivo de 4 entradas (7486).2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;3. Organize e interprete os dados coletados na experimentação. Verifique se os valoresencontrados na saída correspondem à análise teórica do circuito, através da tabela da verdade;4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seusrespectivos lugares;5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.Questõesa) Como obter um circuito que necessita de uma porta lógica X de 3 entradas usando-se apenasportas lógicas X de 2 entradas?b) Num circuito que necessita de uma porta lógica Y de 2 entradas, têm-se apenas portas lógicas Yde 3 entradas. O que fazer com a terceira entrada?c) Pode-se conectar entre si as saídas de 2 portas lógicas? Explique.
  • 40EXPERIÊNCIA 2 - PEQUENOS PROJETOS DE CIRCUITOS LÓGICOS1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintescircuitos digitais:1.1 - Instalação de um sistema automático para controle de semáforos;1.2 - Conexão de 3 aparelhos a um amplificador, obedecendo às prioridades:1a) CD player; 2a) Tape playback; 3a) Radio receptor.1.3 - Conexão de 4 setores, via intercomunicadores, a central da Secretária, obedecendo àsprioridades:1a) Presidente; 2a) Vice Presidente; 3a) Engenharia; 4a) Chefes de Seção.2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontradosna saída correspondem à análise teórica do circuito, através da tabela da verdade;4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seusrespectivos lugares;5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
  • 41EXPERIÊNCIA 3 - CODIFICADORES E DECODIFICADORES1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintescircuitos digitais:1.1 - Codificador Decimal/Binário1.2 - Decodificador para display de 7 segmentos - catodo comumVcc f g a b c d eA1 A2 EL RBO RBI A3 A0 GNDg f cc a bDisplay PD560Catodo comume d cc c DPDecodificador para display de 7 segmentos - catodo comum936816 15 14 13 12 11 102 3 4 5 61 7 89DCBA74LS30S9S8S7S0 S1 S6S5S4S3S274LS2074LS2074LS00
  • 421.3 - Decodificador para display de 7 segmentos - anodo comumVcc f g a b c d eB C Lamp. RB RB D A GNDTest output inputRB=Supressor de zeros (RbO=0 quando A,B,C,D,RBI=0)2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontradosna saída correspondem à análise teórica do circuito, através da tabela da verdade;4. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seusrespectivos lugares;5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.Decodificador BCD para 7 segmentos – anodo comum74471 2 3 654 8716 15 14 13 12 11 10 9aDisplayf PD507 bge cd . DPf ac a bge ac cd dp
  • 43EXPERIÊNCIA 4 –CIRCUITOS ARITMÉTICOS1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintescircuitos digitais:1.1 – Somador binário completo de 4 bits (7483)B4 E4 C4 C0 GND B1 A1 E1A4A3A2A1C0+ B4B3B2B1---------------------C4E4E3E2E1A4 E3 A3 B3 Vcc E2 B2 A21.2 – Somador/subtrator binário completo de 4 bits (7483 + 7486)VccSubt0VSomador7483A4A3A2A1B4B3B2B1Cins4s3s2s1Cout2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;Somador Binário Completo de 4 bits748316 15 14 13 12 11 102 3 4 5 61 7 89
  • 443. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontradosna saída correspondem à análise teórica do circuito, através da tabela da verdade;ENTRADAS SAÍDASVem 1 Número A Número B Vai 1 SomaC0 A4 A3 A2 A1 B4 B3 B2 B1 C4 E4 E3 E2 E10 0 0 0 0 0 0 0 00 0 0 0 1 0 0 0 10 0 0 1 0 0 0 1 00 0 0 1 1 0 0 1 10 0 1 0 0 0 1 0 00 0 1 0 1 0 1 0 10 0 1 1 0 0 1 1 00 0 1 1 1 0 1 1 10 1 0 0 0 1 0 0 00 1 0 0 1 1 0 0 10 1 0 1 0 1 0 1 00 1 0 1 1 1 0 1 10 1 1 0 0 1 1 0 00 1 1 0 1 1 1 0 10 1 1 1 0 1 1 1 00 1 1 1 1 1 1 1 14. Finda a experiência, desmonte os circuitos e reponha o equipamento e componentes aos seusrespectivos lugares;5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.
  • 45EXPERIÊNCIA 5 - CIRCUITOS MULTIPLEX E DEMULTIPLEX1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintescircuitos digitais:1.1 - Demultiplexador de 4 canais com portas lógicas (2x7411, 7404);1.2 - Multiplexador de 4 canais (74153);Vcc 2G A 2C3 2C2 2C1 2C0 2Y1G B 1C3 1C2 1C1 1C0 1Y GND1.3 - Interconexão do mux e demux de 4 canais.I0 S E S0I1 S1I2 S2I3 S3A1 B1 A2 B22. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas;3. Organize e interprete os dados coletados na experimentação. Verifique se os valoresencontrados na saída correspondem à análise teórica do circuito;4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares;5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.16 15 14 13 12 11 10 91 2 3 4 5 6 7MUX-4 (2)MUX-4 (1)MUX - 4 DEMUX - 48