Apostila digital cefetes

728 views
578 views

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total views
728
On SlideShare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
46
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

Apostila digital cefetes

  1. 1. CURSO DE AUTOMAÇÃO INDUSTRIALAPOSTILA DE FUNDAMENTOS ELETRÔNICA DIGITALProf. Guilherme Vicente CurcioProf. Rogério Passos do A. Pereira
  2. 2. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra2/109
  3. 3. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra3/109CIRCUITOS DIGITAIS E ANALÓGICOSOs circuitos analógicos utilizam no seu funcionamento grandezas continuamentevariáveis, em geral tensões e corrente elétrica.Os circuitos digitais produzem sua saída, respondendo a incrementos fixos. A entrada nocircuito analógico nunca constitui um número absoluto: é uma posição aproximada numaescala contínua. Por exemplo: um relógio analógico possui os ponteiros que estão emconstante movimento; não possui um valor determinado para o intervalo de tempo.O relógio digital tem sua indicação das horas através de números que mudam de intervaloem intervalo.Outro exemplo, seria você estar subindo uma rampa ou escada. Subindo uma rampa,você está a cada instante em movimento para cima. Já na escada não, você, em cadainstante está em um degrau.Assim podemos então entender que um circuito analógico tem suas variáveis em contínuavariação no tempo, e o circuito digital possui suas variáveis fixas em períodos de tempo.SISTEMAS DE NUMERAÇÃOTodos nós, quando ouvimos pronunciar a palavra números, automaticamente aassociamos ao sistema decimal com o qual estamos acostumados a operar. Este sistemaestá fundamentado em certas regras que são base para qualquer outro. Vamos, portanto,estudar estas regras e aplicá-las aos sistemas de numeração binária, octal e hexadecimal.Estes sistemas são utilizados em computadores digitais, circuitos lógicos em geral e noprocessamento de informações dos mais variados tipos. O número decimal 573 pode sertambém representado da seguinte forma:573 = 500 + 70 + 3 ou 573 = 5 x 102+ 7 x 101+ 3 x 100Isto nos mostra que um dígito no sistema decimal tem na realidade dois significados.Um, é o valor propriamente dito do dígito, e o outro é o que está relacionado com aposição do dígito no número (peso). Por exemplo: o dígito 7 no número acima representa7 x 10, ou seja 70, devido a posição que ele ocupa no número. Este princípio é aplicável aqualquer sistema de numeração onde os dígitos possuem "pesos", determinados pelo seuposicionamento. Sendo assim, um sistema de numeração genérico pode ser expresso daseguinte maneira:N = dn . Bn + . . . + d3 . B3 + d2 . B2 + d1 . B1 + d0 . B0Onde:N = representação do número na base Bdn = dígito na posição nB = base do sistema utilizadon = valor posicional do dígito
  4. 4. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra4/109Por exemplo, o número 1587 no sistema decimal é representado como:N = d3 . B3+ d2 . B2+ d1 . B1+ d0 . B01587 = 1 . 103+ 5 . 102+ 8 . 101+ 7 . 100SISTEMA DE NUMERAÇÃO BINÁRIOO sistema binário utiliza dois dígitos (base 2) para representar qualquer quantidade. Deacordo com a definição de um sistema de numeração qualquer, o número binário 1101pode ser representado da seguinte forma:1101 = 1 . 23+ 1 . 22+ 0 . 21+ 1 . 201101 = 8 + 4 + 0 + 1 = 13Note que os índices foram especificados em notação decimal, o que possibilita aconversão binária-decimal como descrito acima.Através do exemplo anterior, podemos notar que a quantidade de dígitos necessário pararepresentar um número qualquer, no sistema binário, é muito maior quando comparada aosistema decimal. A grande vantagem do sistema binário reside no fato de que, possuindoapenas dois dígitos, estes são facilmente representados por uma chave aberta e umachave fechada ou, um relé ativado e um relé desativado, ou, um transistor saturado e umtransistor cortado; o que torna simples a implementação de sistemas digitais mecânicos,eletromecânicos ou eletrônicos.Em sistemas eletrônicos, o dígito binário (0 ou 1) é chamado de BIT, enquanto que umconjunto de 8 bits é denominado BYTE.Conversão Binário Decimal:A conversão de um número do sistema binário para o sistema decimal é efetuadasimplesmente adicionando os pesos dos dígitos binários 1, como mostra o exemplo aseguir:a) 11010B = 1 . 24+ 1 . 23+ 0 . 22+ 1 . 21+ 0 . 2011010B = 16 + 8 + 0 + 2 + 011010B = 26Db) 1100100B = 1 . 26+ 1 . 25+ 0 . 24+ 0 . 23+ 1 . 22+ 0 . 21+ 0 . 201100100B = 64 + 32 + 0 + 0 + 4 + 0 + 01100100B = 100 D
  5. 5. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra5/109Conversão Decimal Binário:Para se converter um número decimal em binário, divide-se sucessivamente o númerodecimal por 2 (base do sistema binário), até que o último quociente seja 1. Os restosobtidos das divisões e o último quociente compõem um número binário equivalente, comomostra o exemplo a seguir:Converter os seguintes números decimais em binário:a) 23 |2 .1 11 |2 .1 5 |2 .1 2 |2 .0 1 bit mais significativo, logo: 23D = 10111Bb) 52 |2 .0 26  |2 .0 13 |2 .1 6 |2 .0 3 |2 .1 1 bit mais significativo, logo 52D = 110100B1.2.1.3 - Adição com números bináriosA adição no sistema binário é efetuada de maneira idêntica ao sistema decimal. Devemosobservar, entretanto, que o transporte (vai um) na adição em binário, ocorre quandotemos 1+1 . A tabela abaixo ilustra as condições possíveis para adição de Bits.A B Soma Vai 10 0 0 --0 1 1 --1 0 1 --1 1 0 1
  6. 6. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra6/109Observe, nos exemplos seguintes, como é efetuada uma adição em binário:Adicionar os seguintes números binários.a) 101110 + 1001011 1 11 0 1 1 1 0+ 1 0 0 1 0 11 0 1 0 0 1 1b) 1001 + 110011 0 0 1+ 1 1 0 01 0 1 0 1OBSERVAÇÃO:O termo transporte, (vai um) utilizado para indicar o envio de um dígito para a posiçãoimediatamente superior do número é chamado de CARRY em inglês. Este termo seráutilizado a partir de agora, em lugar de "transporte", por ser encontrado na literaturatécnica.Subtração em números bináriosAs regras básicas para subtração são equivalentes à subtração decimal, e estãopresentadas na tabela a seguir.A B Diferença Transporte0 0 0 --0 1 1 11 0 1 --1 1 0 --
  7. 7. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra7/109Exemplo:Subtrair os seguintes números binários.a) 111 – 1011 1 1- 1 0 10 1 0b) 1101 - 10101 1 0 1- 1 0 1 00 0 1 1OBSERVAÇÃO:O termo transporte (pede um), utilizado para indicar a requisição de um dígito da posiçãoimediatamente superior do número, é chamado Borrow em inglês. Este termo seráutilizado, a partir de agora, em lugar de transporte, por ser o encontrado na literaturatécnica.O processo de subtração efetuado na maioria dos computadores digitais é realizadoatravés da representação de números negativos. Por exemplo, a operação 7 - 5 pode serrepresentada como sendo 7 + (-5). Observe que, na segunda representação, a operaçãoefetuada é uma adição de um número positivo com um negativo.Os números binários negativos são representados através do 2º complemento. Vejamoscomo isto é feito. O segundo complemento de um número binário é obtido adicionando-se1 ao primeiro complemento do mesmo. O primeiro complemento é obtido simplesmente,complementando os dígitos que formam o número.Exemplo:Calcule o 2º complemento dos seguintes números binários.a) 1001 b) 11011 0 0 1 1 1 0 10 1 1 0 1º complemento 0 0 1 0 1º complemento+ 1 + 10 1 1 1 2º complemento 0 0 1 1 2º complementoNo exemplo anterior (a), o número 9 (1001) tem como segundo complemento 0111. Osegundo complemento é a representação negativa do número binário, ou seja, -9 érepresentado como sendo 0111.
  8. 8. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra8/109A subtração binária através do 2º complemento, é realizada somando o subtrator com o 2ºcomplemento do subtraendo, como mostra o exemplo a seguir.Exemplo:Subtraia os seguintes números em binários.a) 13 - 713 = 11017 = 0111Calculando o 2º complemento de 7 (0111), temos:0 1 1 1 logo:1 0 0 0 --- 1º complemento 13 = 1 1 0 1+ 1 - 7 = + 1 0 0 11 0 0 1 --- 2º complemento 6 0 1 1 0OBSERVAÇÃO:Sempre que houver carry do bit mais significativo, ele deverá ser desprezado.b) 6 -96 = 01109 = 1001Calculando o 2º complemento de 9 (1001), temos:1 0 0 10 1 1 0 --- 1º complemento 0 1 1 0+ 1 + 0 1 1 10 1 1 1 --- 2º complemento 1 1 0 1Se no resultado da soma (1101) não existe carry, devemos achar o 2º complemento destenúmero e acrescentar o sinal negativo (-).1 1 0 1 então:0 0 1 0 --- 1º complemento 6 - 9 = - 3, ou seja: - 0011+ 1(-) 0 0 1 1 --- 2º complementoOBSERVAÇÃO:Podemos achar o 2º complemento de um binário pela seguinte regra: conserva o 1º(primeiro) bit um (1) menos significativo e faz-se o 1º complemento dos bits maissignificantes (bits da esquerda).
  9. 9. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra9/109Exemplos:1 0 0 1 --- 9 1 0 0 0 --- 8 0 1 1 0 --- 60 1 1 1 --- 2º complemento 1 0 0 0 --- 2º complemento 1 0 1 0 --- 2°complemento| conserva  | conserva | conserva1º complemento 1º complemento 1º complementoSISTEMA DE NUMERAÇÃO HEXADECIMALO sistema hexadecimal, ou sistema de base 16, é largamente utilizado nos computadores,microcomputadores e microcontroladores. Neste sistema são utilizados 16 símbolos pararepresentar cada um dos dígitos hexadecimais, conforme a tabela a seguir:Decimal Hexadecimal Binário0 0 00001 1 00012 2 00103 3 00114 4 01005 5 01016 6 01107 7 01118 8 10009 9 100110 A 101011 B 101112 C 110013 D 110114 E 111015 F 1111As letras A, B, C, D, E, F representam dígitos associados às quantidades, 10, 11, 12,13, 14, 15, respectivamente.
  10. 10. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra10/109Conversão Hexadecimal DecimalAplicando ao sistema hexadecimal a definição de um sistema de numeração qualquer,teremos:N = dn . 16n + . . . + d2 . 162 + d1 . 161 + do . 160Para se efetuar a conversão, basta adicionar os membros da segunda parcela daigualdade, como ilustra o exemplo a seguir:Exemplo:Converter em decimal os seguintes números hexadecimais.a) 23H = 2 . 161+ 3 . 16023H = 2 . 16 + 3 . 123H = 35Db) 3BH = 3 . 161+ B . 1603BH= 3 . 16 + 113BH= 59DObserve que o dígito hexadecimal "B", no exemplo (b), equivalente ao número 11 decimal,como mostra a tabela apresentada anteriormente.Conversão Decimal HexadecimalA conversão decimal hexadecimal é efetuada através das divisões sucessivas do númerodecimal por 16, como demostrado no exemplo a seguir.Exemplo:Converter em hexadecimal os seguintes números:a) 152 |16 . .8 9 -- logo: 152D = 98Hb) 249 |16 ..:9 15 -- Logo: 249D = F9H
  11. 11. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra11/109NÚMEROS DECIMAIS CODIFICADOS EM BINÁRIO (BCD)Como já foi discutido anteriormente, os sistemas digitais em geral, trabalham comnúmeros binários. Com o intuito de facilitar a comunicação homem-máquina, foidesenvolvido um código que representa cada dígito decimal por um conjunto de 4 dígitosbinários, como mostra a tabela seguinte:DECIMAL BINÁRIA0 00001 00012 00103 00114 01005 01016 01107 01118 10009 1001Esta representação é denominado de código BCD (Binary-Coded Decimal).Desta maneira, cada dígito decimal é representado por grupo de quatro bits, comoilustrado a seguir:527 = 0101 0010 0111527 = 010100100111Observe que a conversão decimal-BCD e BCD-decimal é direta, ou seja, separando-se odígito BCD em grupos de 4 bits, cada grupo representa um dígito decimal.Exemplo:Converter os seguintes números decimais em BCD.a) 290 = 0010 1001 0000290 = 001010010000b) 638 = 0110 0011 1000638 = 011000111000
  12. 12. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra12/109Converter os seguintes números em decimal.a) 1001010000001000 = 1001 0100 0000 10001001010000001000 = 9 4 0 8= 9408b) 001001101001 = 0010 0110 1001001001101001 = 2 6 9= 269
  13. 13. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra13/109PORTAS LÓGICAS:Os sistemas digitais são formados por circuitos lógicos denominados Portas Lógicas.Existem 3 portas básicas que podem ser conectadas de maneiras variadas, formandosistemas que vão de simples relógios digitais aos computadores de grande porte.Veremos as características das 3 portas básicas, bem como seus símbolos e circuitosequivalentes.Porta AND (E)Esta porta pode ter duas ou mais entradas e uma saída e funciona de acordo com aseguinte definição:"A saída de uma porta AND será 1, somente se todas as entradas forem 1".A seguir, temos o símbolo de uma porta AND de 2 entradas ( A e B) juntamente com umquadro que mostra todas as possibilidades de níveis de entrada com a respectiva saída.Este quadro é chamado de Tabela Verdade.ABSSímbolo lógico Tabela Verdade Equação LógicaO circuito a seguir executa a função AND. Considere o nível lógico 1 igual a "chavefechada" e nível lógico 0 (zero) igual a “chave aberta”.A BLQuando tivermos a condição de chave A aberta (0) e chave B aberta (0), não circularácorrente e a lâmpada L fica apagada (0).A B S0 0 00 1 01 0 01 1 1S = A . B
  14. 14. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra14/109Na condição de termos a chave A aberta (0) e a chave B fechada (1), ainda assim nãocircula corrente e a lâmpada está apagada (0). É fácil observar que a condição inversa[chave A(1) e chave B(0)], também implica em a lâmpada estar apagada (0).Agora temos a condição em que a chave A fechada (1) e a chave B fechada (1), nestasituação a corrente pode circular e a lâmpada acende (1).Verifique portanto que a análise acima descrita confirma a tabela verdade apresentada.Para o circuito AND portanto, podemos afirmar que qualquer 0 (zero) na entrada leva asaída para o 0 (zero).- Porta OR (ou)Esta porta também possui duas ou mais entradas, e uma saída, funcionando de acordocom a seguinte definição:“A saída de uma porta OR será 1 se uma ou mais entradas forem 1”.A seguir, temos o símbolo de uma porta OR de 2 entradas (A e B) juntamente com arespectiva tabela verdade.ABSSímbolo lógico Tabela VerdadeEquação LógicaO circuito a seguir executa a função OR:Chave aberta = nível lógico 0 (zero); chave fechada = nível lógico 1 (um)ALBA B S0 0 00 1 11 0 11 1 1S = A + B
  15. 15. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra15/109Quando tivermos chave A fechada e chave B aberta, teremos corrente circulando econsequentemente a lâmpada L estará acesa.A lâmpada fica acesa também com as condições:- Chave A = Aberta e Chave B = Fechada- Chave A = Fechada e Chave B = Fechada.A lâmpada somente estará apagada quando as duas chaves (A e B) estiverem abertas.Analisando o circuito e comparando-o com a tabela verdade fonecida, podemos afirmar,que para um circuito OR, qualquer 1 na entrada leva a saída para 1.- Porta NOT (não)A porta NOT possui somente uma entrada e uma saída e obedece à seguinte definição:"A saída de uma porta NOT assume o nível lógico 1 somente quando sua entrada é0 (zero) e vice-versa".Isto significa que a porta NOT é um inversor lógico, ou seja, o nível lógico da sua saídaserá sempre o oposto do nível lógico de entrada. A figura a seguir apresenta o símbolo daporta lógica NOT, sua tabela verdade e equação lógica.A SSímbolo lógico Tabela Verdade Equação LógicaO circuito a seguir executa a função NOT. Observe que o circuito se resume a uma chaveligada para o terra. Quando a chave está aberta, a corrente circula pela lâmpada que ficaacesa. Quando a chave A fecha , a corrente circula agora pela chave. Com isso alâmpada se apaga, confirmando a tabela verdade fornecida.A LA S0 11 0AS =
  16. 16. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra16/109- Porta NAND (não e)As portas lógicas NAND são na realidade combinações das portas básicas AND e NOT.São consideradas como portas básicas das famílias lógicas.“Na porta NAND que qualquer 0 ( zero) na entrada, leva a saída para 1”A figura a seguir apresenta uma porta NAND de duas entradas com o símbolo e a tabelaverdade e sua equação lógica. Note que a porta NAND é constituída de uma AND seguidade um inversor (NOT).ABSSímbolo lógico Tabela Verdade Equação LógicaO circuito equivalente de uma porta NAND é visto a seguir, onde é fácil verificar a tabelaverdade.ALBB.AS =A B S0 0 10 1 11 0 11 1 0
  17. 17. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra17/109- Porta NOR (não ou)As portas lógicas NOR são na realidade combinações das portas básicas OR e NOT. Sãoconsideradas como portas básicas das famílias lógicas."Na porta NOR, qualquer 1 na entrada leva a saída para 0 (zero)."A figura a seguir apresenta uma porta NOR de duas entradas com o símbolo e a tabelaverdade e sua equação lógica. Note que a porta NOR é constituída de uma OR seguidade um inversor (NOT).ABSSímbolo lógico Tabela Verdade Equação LógicaAnalisando o circuito da figura a seguir é fácil concluir que quando qualquer uma dasentradas (Chave A ou Chave B) estiverem com 1(fechada) e saída S (lâmpada L) estarácom 0 (zero) (lâmpada apagada).A LBBAS +=A B S0 0 10 1 01 0 01 1 0
  18. 18. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra18/109- Porta EXCLUSIVE OR (ou exclusiva)A função que esta porta executa, como o próprio nome diz; consiste em fornecer a saídaquando as variáveis de entrada forem diferentes entre si. A figura a seguir apresenta osímbolo de uma porta exclusive-OR, sua tabela verdade e equação lógica.ABSSímbolo lógico Tabela Verdade Equação LógicaO circuito da figura a seguir demonstra o funcionamento da porta EXCLUSIVE OR,utilizando as chaves A e B. Na condição em que as chaves A e B estão abertas, não hácaminho para a corrente circular e a lâmpada não acende. Com a condição das chaves Ae B fechadas, também não se tem corrente circulando e a lâmpada não se acende.Portanto, concluímos que esta porta só terá nível 1 na saída quando suas entradas foremdiferentes.ALBABA B S0 0 00 1 11 0 11 1 0BAS ⊕=
  19. 19. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra19/109- Porta EXCLUSIVE NOR (não ou exclusiva ou circuito coincidência)Esta porta tem como função, fornecer 1 na saída somente quando suas entradas foremiguais.A figura a seguir mostra o símbolo de uma porta exclusive-NOR, sua tabela verdade eequação lógica.ABSSímbolo lógico Tabela Verdade Equação LógicaNo circuito da figura a seguir existem agora as chaves A e B; que funcionam de maneirainversa às chaves A e B, isto é; quando a chave A está aberta, a chave A está fechada omesmo acontecendo com as chaves B e B.Desta maneira podemos verificar a tabela verdade através da seguinte análise.Quando as chaves A e B estão abertas (chaves A e B estão fechadas) circula correntepela lâmpada e ela estará acesa. Quando a chave A está fechada (chave A aberta) e achave B aberta (chave B fechada) não circula corrente pela lâmpada, o que implica emlâmpada apagada. Na situação inversa chave A aberta (chave A fechada) e chave Bfechada (chave B aberta) ocorre a mesma coisa e a lâmpada estará apagada. Com asduas chaves A e B fechadas (Chave A e B abertas) circulará corrente pela lâmpada eesta estará acesa.“Portanto, pode-se afirmar que a porta exclusive-NOR terá 0 (zero) em sua saídaquando as entradas forem diferentes.”ALBA BA B S0 0 10 1 01 0 01 1 1BAS ⊕=
  20. 20. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra20/109
  21. 21. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra21/109EXPRESSÕES / CIRCUITOS / TABELA VERDADE:Todo circuito lógico executa uma expressão booleana, e por mais complexo que seja, éformado pela interligação das portas lógicas básicas. Pense nos operadores booleanos(mais, ponto e barra superior) como códigos para as portas básicas, então você podeescrever equações para os circuitos lógicos usando o sinal mais para uma porta OU, oponto para uma porta AND e a barra para um inversor.Obtendo expressões lógicas a partir de circuitos:Podemos escrever a expressão booleana que é executada por qualquer circuito lógico.Vejamos, por exemplo, qual a expressão que o circuito a seguir executa.Vamos dividir o circuito em duas portas:Na saída S1 teremos o produto AB. Logo, S1 = AB. Como S1 está aplicado, junto com C,numa outra porta do tipo AND, então, na saída S teremos o produto S1.C.Logo, S = S1.C. Finalmente, como S1= AB, podemos escrever:S=ABCUma outra maneira mais simples para resolvermos o problema é a de colocarmos nassaídas dos diversos blocos básicos do circuito as expressões por esses executadas daseguinte maneira:
  22. 22. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra22/109Isto nos diz que o circuito lógico apresentado é equivalente a urna porta AND de trêsentradas, que pode ser obtida por um circuito integrado TTL SN7411, que contém trêsportas deste tipo encapsuladas em um Cl de 14 pinos.Exemplos: Determine as expressões booleanas características dos circuitos abaixo.Esse circuito também pode ser representado desta forma:EXEMPLOS:1)2)3)Forma de representação de uminversor ligado antes de uma porta
  23. 23. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra23/109Circuitos obtidos de expressões lógicas:Vimos como obter uma expressão característica de um circuito lógico qualquer.Podemos também desenhar um circuito lógico a partir de sua expressão característica.Por exemplo, um circuito que execute a expressão:Faremos como na aritmética clássica, iniciaremos pêlos parênteses e fazemosprimeiramente as somas e após as multiplicações.Dentro do primeiro parêntese, temos a soma booleana A + B. logo o circuito que executaesse parêntese será a porta OR.No segundo, temos a soma negada, tendo portanto como operando a porta NOR.Por fim, há um produto dos termos resultantes dos parênteses, logo, o circuito queexecuta esta multiplicação será a porta AND.0 circuito completo fica:Exemplo: Desenhe os circuitos que executam as seguintes expressões booleanas:
  24. 24. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra24/109
  25. 25. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra25/109Expressões lógicas obtidas a partir da tabela verdade:Suponhamos que um circuito lógico de três entradas A, B e C deva proporcionar na saídaS1 os estados lógicos dados na tabela verdade abaixo.A B C S0 0 0 0 01 0 0 1 12 0 1 0 13 0 1 1 04 1 0 0 15 1 0 1 06 1 1 0 07 1 1 1 1Temos basicamente dois métodos através dos quais podemos obter diretamente aexpressão de S na sua forma geral ou canónica. São elas:• SOMA DE PRODUTOS (ou MINTERMOS)• PRODUTO DE SOMAS (ou MAXTERMOS)Obtenção da equação a partir de Soma de Produtos:Procedimento:1. "Para cada condição em que a coluna de saída da tabela verdade for "1”, faz-se oproduto das variáveis de entrada, que devem ser negadas sempre que corresponderemao estado zero".No nosso exemplo, S toma o valor lógico "1" para quatro condições diferentes de entrada,nas linhas: 1, 2, 4 e 7. Assim:
  26. 26. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra26/1092. "Soma-se os produtos assim obtidos igualando-se tudo a S"Portanto:De posse da expressão característica da tabela verdade podemos montar o circuito lógicocorrespondente.O método consiste no seguinte:Sempre que uma das quatro condições surge na entrada do circuito, o produto que lhecorresponde toma o valor 1. Portanto, à saída da porta E correspondente a este produtoserá "1" e, as outras "O". Como às saídas das portas do tipo E são ligadas à entrada deuma porta OU, a saída assume nível"1" tendo em vista a definição da função OU.NOTA: O nome MINTERMO deriva do fato de que quando um mintermo individual étabulado a sua resposta é um lógico 1, e este 1 é único. Todas as outras respostasrelativas do mintermo são Os. Então temos um número mínimo de 1s e ummáximo de Os.A função AND representa um mintermo: mínimo de 1s.A B F0 0 00 1 0 F = AB1 0 01 1 1
  27. 27. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra27/109Obtenção da equação a partir de Produto de SomasProcedimento:1. "Para cada linha da tabela em que a saída for "O", fazemos a soma das variáveis deentrada, negando a que tiver valor "V e mantendo aquelas com nível "O";Ainda no nosso exemplo, S toma o valor lógico "O" nas seguintes linhas da tabela: O, 3, 5e 6.Assim:2. A função S é igual ao produto de todas as somas assim obtidas"Logo:O circuito lógico correspondente fica:Neste caso, as somas correspondentes se anulam quando ocorre urna das condições naentrada, anulando toda a expressão.A esta forma de obtenção da equação característica diretamente da tabela verdade econfecção do circuito lógico chamamos Implementação Direta. Esta no entanto não é aforma mais simples. Como podemos notar, apesar dos circuitos e equações anterioresserem diferentes elas são equivalentes, pois, são derivados de uma única tabela daverdade. Portanto, deve existir um processo de minimização e simplificação. Processoesses que veremos mais adiante.NOTA : Quando um MAXTERMO individual é tabelado e sua resposta é O, este é único.Todas as outras respostas relativas ao maxtermo são 1s. Então temos um númeromáximo de 1s. A função OR representa um MAXTERMO: máximo de 1s.
  28. 28. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra28/109- Tabela verdade obtida de uma expressão booleana.A B F0 0 00 1 1 F = A + B1 0 11 1 1Para extrairmos a tabela da verdade de uma expressão, seguimos a seguinte regra:1°) Montamos o quadro de possibilidades em função d o n°de variáveis da expressão.2°) Montamos colunas para os vários membros da expr essão.3°) Preenchemos essas colunas com seus resultados.4°) Montamos uma coluna para o resultado final.5°) Preenchemos essa coluna com o resultado final.Para esclarecer o processo, tornemos, por exemplo, a expressão:Temos a expressão três variáveis: A, B e C, logo teremos 23possibilidades decombinações. O quadro de possibilidades, ficará:Conclusão:Tabelas-verdade, circuitos lógicos e equações booleanas são maneiras diferentes de seolhar para a mesma coisa. Se provamos que as tabelas-verdade são idênticas, istoimediatamente nos diz que os correspondentes circuitos lógicos são permutáveis e suasequações booleanas são equivalentes. Quando estamos analisando, geralmenteiniciamos com um circuito lógico, construímos sua tabela-verdade e sintetizamos com aequação booleana. Quando estamos projetando, frequentemente iniciamos com umatabela verdade, geramos urna equação booleana e chegamos a um circuito lógico.
  29. 29. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra29/109ÁLGEBRA DE BOOLE:Álgebra Booleana é uma técnica matemática usada quando consideramos problemas denatureza lógica. Em 1847, o matemático inglês George Boole, desenvolveu as leis básicase regras matemáticas que poderiam ser aplicadas em problemas de lógica dedutiva.Até 1938, estas técnicas se limitaram a serem usadas no campo matemático. Nestaépoca, Claude Shammon, um cientista do Be1 Laboratories, percebeu a utilidade de találgebra quando aplicada no equacionamento e análise de redes de multicontatos. Com odesenvolvimento dos computadores, o uso da álgebra de Boole no campo da eletrônicacresceu, de modo que ela é hoje ferramenta fundamental, para engenheiros ematemáticos no desenvolvimento de projetos lógicos. Originalmente a álgebra de Boolefoi baseada em proposições que teriam como resultado serem falsas ou verdadeiras.Shammon usou a álgebra de Boole para equacionar uma malha de contatos quepoderiam estar abertos ou fechados.No campo de computadores é usada na descrição de circuitos, podendo assumir osestágios lógicos 1 ou 0. É fácil perceber que a lógica de Boole é extremamenteinterrelacionada com o sistema de numeração binária, já que ambos trabalham com duasvariáveis.Postulados e Teoremas Booleanos:Toda teoria de Boole está fundamentada 7 postulados apresentados a seguir:P1 - X = 0 ou X = 1 P5 - 1 + 1 = 1P2 - 0 . 0 = 0 P6 - 1 . 0 = 0 . 1 = 0P3 - 1 . 1 = 1 P7 - 1 + 0 = 0 + 1 = 1P4 - 0 + 0 = 0Compare estes postulados com as definições de adição lógica e multiplicação lógica,apresentadas anteriormente.Fundamentado nos postulados Booleanos, um número de teoremas pode agora serapresentado.O teorema em álgebra de Boole é uma relação fundamental entre as variáveis Booleanas.O uso dos teoremas irá permitir simplificações nas equações lógicas e manipulações emcircuitos lógicos das mais variadas formas. Analisemos cada um dos teoremas.T1 - Lei comutativa T2- Lei Associativa(a) A + B = B + A (a) (A + B) + C = A + (B + C)(b) A . B = B . A (b) (A . B) . C = A . (B . C)
  30. 30. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra30/109T3 - Lei distribuitiva T4 - Lei da identidade(a) A . (B + C) = A . B + A . C (a) A + A = A(b) A + (B . C) = (A + B) . (A + C) (b) A . A = AT5 - Lei da Negação T6 - Lei de redundância(a) (A) = A (a) A + A . B = A(b) A . (A + B) = AT7 – T8 -(a) 0 + A = A (a) A + A = 1(b) 1 . A = A (b) A . A = 0(c) 1 + A = 1(d) 0 . A = 0T9 – T10 - Teorema de Morgan(a) A + A . B = A + B (a) BA+ = A . B(b) A . (A + B) = A . B (b) .BA = A + BObserve que todos os teoremas são divididos em duas partes, portanto, são duais entresi. O termo dual significa que as operações OR e AND são intercambiáveis.Para se obter o dual de um teorema, basta substituir os "1" por "0" e vice-versa, esubstituir a função lógica AND por OR e vice-versa. Observe o exemplo a seguir:T1 - Lei comutativa T6 -(a) A + B = B + A (a) A + A . B = A(b) A . B = B . A (b) A . (A + B) = AT8 –(a) A + A = 1(b) A . A = 0Os três primeiros teoremas mostram que as leis básicas de comutação, associação e
  31. 31. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra31/109distribuição de álgebra convencional são também válidas para as variáveis Booleanas. Alei da navegação só é aplicável à lógica de duas variáveis, como é o caso da álgebra deBoole. A lei redundância pode ser facilmente comprovada da seguinte maneira:(a) A + A . B = A Colocando A em evidência (b) A . (A + B) = AA . ( 1+ B) = A A . A + A . B = AA = A [T7 (b)] A + A . B = AA . (1 + B) = A [T7 (b)]A . 1 = AA = AOs teoremas T7 e T8 são regras da álgebra Booleana.T9 pode ser demonstrado como a seguir:A + A . B = A + B Expandindo a Equação(A + A ) . (A + B) = A + B [T3(b)] ( Fatoração)1 . (A + B) = A + B [T8(a)]A + B = A + B [T7(b)]O teorema T10 é conhecido como teorema de Morgan e é uma das mais importantesferramentas na manipulação de circuitos lógicos.Simplificação Lógica:Aplicando-se os teoremas e postulados Booleanos podemos simplificar equações lógicas,e com isto minimizar a implementação de circuitos lógicos. Vamos analisar como pode serfeita a simplificação lógica na série de exemplos a seguir:Exemplo 1:Considere que a saída de um circuito lógico deve obedecer à seguinte equação:S = A + A . B + A . BSe este circuito fosse implementado desta forma através de portas lógicas, teríamos ocircuito da figura a seguir:
  32. 32. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra32/109Utilizando-se teoremas de Boole, vamos simplificar a equação dada.A + A . B + A . B = (A + A . B ) + A . B= A + A . B [T6 (a)]= A + B [T9 (a)]A equação resultante pode ser implementada através do circuito da figura a seguir, ouseja, uma simples porta OR. Isto significa que os dois circuitos representam a mesmafunção lógica.Naturalmente o circuito simplificado é o ideal, visto que executa a mesma função lógicacom um número reduzido de portas lógicas.Exemplo 2:Simplifique a expressão A . (A . B + C)Solução:A . (A . B + C) = A . A . B + A . C [T3(a)]= A . B + A . C [T4(b)]= A . (B + C) [T3(a)]1.4.3 - Manipulações LógicasOs teoremas de Boole são mais úteis na manipulação de variáveis lógicas do quepropriamente na simplificação. Isto porque, um circuito após simplificado pode não estarem sua forma minimizada, e este processo de minimização se torna trabalhoso, emdeterminados casos, quando feito através de simplificações lógicas. Considere a seguinteequação lógica:S= BA+ . Suponha que seja necessário implementá-la através de portas lógicas NAND.Aplicando o teorema de de Morgan na equação acima e negando duplamente o resultado,temos:BA+ .= A . B . [ De Morgan ]A + B = B.A [ Dupla negação ]
  33. 33. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra33/109Observe a figura:Na realidade, qualquer expressão lógica pode ser manipulada de forma a ser totalmenteimplementada através de portas NAND ou NOR, como mostrado nos seguintes exemplos:Exemplo 3:1) Implemente as seguintes expressões lógicas:
  34. 34. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra34/1092) implemente as seguintes expressões lógicas com portas NOR.
  35. 35. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra35/109MAPA DE KARNAUGH:O mapa de Karnaugh é um método gráfico de minimização de equações lógicas. Asequações descrevem uma função lógica digital que pode ser quebrada e arranjada demodo que forme um mapa ou ilustração e permita uma simplificação ou redução rápida. Omapa de Karnaugh é uma alternativa ao uso da álgebra booleana para a simplificação deexpressões lógicas. De fato, ele é preferido em lugar da álgebra booleana porque torna oprocesso de redução mais rápido, fácil e eficaz. Essa técnica elimina completamente anecessidade do uso da álgebra de Boole e permite a você transformar diretamente afunção lógica da tabela da verdade em um mapa que então a levará à forma simplificada.E com isso nem sempre será necessário escrever antes as equações a partir da tabela.Formação do Mapa de Karnaugh a partir da Tabela-Verdade:Um mapa de Karnaugh (mapa K) é um diagrama que fornece uma área para representartodas as linhas de uma tabela da verdade. A utilidade do mapa K está no fato de que amaneira particular de localizar as áreas torna possível simplificar uma expressão lógicapor inspeção visual.• Mapa K para 2 variáveisSeja a tabela- verdade, onde, as linhas na tabela foram classificadas com númerosdecimais, representados à esquerda. Estes números de linhas foram obtidos atribuindoum significado numérico para os O e 1 da tabela da verdade. Assim, a linha AB = 10 é lidacomo linha 2, pois, o número binário natural 102 é equivalente ao decimal 2.Como sabemos, duas variáveis binária, nos fornece 22(=4) combinações diferentes, quesão representadas nas quatro linhas da tabela verdade. Como o mapa K é um diagramaem que, cada linha, deve ser representada por uma área, logo, temos que ter quatrolocalidades (áreas) diferentes. Assim, o mapa K para duas variáveis, poderá ser do tipo:No canto direito superior de cada área. os números, representam as linhas da tabela daverdade. No mapa K do direito, note especialmente a ordem dos números deidentificação. Observe que a ordem é aquela do código binário refletido de Gray.A característica essencial do mapa K é que compartimentos adjacentes horizontal evertical (mas não na diagonal) correspondem a mintermos, ou maxtermos, que diferemem apenas urna única variável, esta variável aparecendo complementada em um termo enão complementada no outro, é precisamente com esta finalidade que o código Gray é
  36. 36. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra36/109usado para numerar linhas e colunas de mapas K. Posteriormente veremos o benefíciodesta característica dos mapas K.Concluindo o exemplo; escolhido o mapa da esquerda, preenche-se o mapa com 1s emsuas respectivas áreas conforme tabela-verdade.NOTA: Como faremos uso apenas dos mintermos na formação da equação a partir domapa K, achamos por bem não indicarmos os zeros, para maior clareza.• Mapa K para 3 variáveisCom três variáveis serão necessários 23=8 áreas, logo:Para o exemplo dado, o mapa preenchido fica:
  37. 37. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra37/109• Mapa K para 4 variáveis:Seja a tabela-verdade, para 4 variáveis:Com 4 variáveis serão necessários 24=16 áreas, logo:Para o exemplo dado, o mapa preenchido fica:
  38. 38. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra38/109Simplificações de Funções com mapas de Karnaugh:O mapa, a seguir, contém um par de uns que são adjacentes verticalmente (próximo umdo outro).O primeiro 1 representa o produto BCDA , o segundo 1 representa o produto ABCD .Quando nos movemos para o segundo 1, somente uma variável vai da formacomplementada para a anão-complementada (A para A); as outras variáveis nãomudam de forma (B. C e D permanecem não cpmplementadas). Sempre que isto ocorer,você eliminará a variável que muda de forma:S=BCDVejamos porque:A equação de soma de produtos correspondente ao mapa é:ABCDBCDAS += que se fatora em:A)A(BCDS += como 1AA =+ , então:BCDS = ... como queríamos demonstrar.Geralmente um par de uns adjacentes, horizontal ou vertical, significa que a equação desoma de produtos terá uma variável e um complemento que serão eliminados, comomostrado anteriormente.Para fácil identificação, iremos circundar um par de uns adjacentes horizontal ou vertical.Sempre que houver um par, você pode eliminar a variável que aparece em ambas asformas, complementada e não-complementada. As variáveis restantes (ou seuscomplementos) serão as únicas a aparecer no termo de um único produto correspondenteao par de uns.Exemplo: Obtenha a equação booleana para cada mapa K.
  39. 39. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra39/109Existindo mais de um par num mapa K, você pode fazer a soma dos produtossimplificados para obter a equação booleana, como a do exemplo S4.Quando houver dois pares lado a lado como os dos mapas a seguir, estes poderá seragrupa dos gerando o que chamamos de uma quadra.Quando você notar uma quadra (quatro uns que são adjacentes horizontalmente ouverticalmente), circunde-a sempre, porque ela leva a um produto mais simples, de fato,uma quadra elimina duas variáveis e seus complementos, como demonstra o exemploseguinte.O primeiro par representa CA , e o segundo par representa AC. A equação para estesdois pares é:ACCAS += que se fatora em:A)A(CS += que se reduz em:CS =As equações simplificadas para os mapas de quatro variáveis anterior, seriam:BAS1= DCS2 = CBS3 =
  40. 40. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra40/109Seguindo o mesmo raciocínio, duas quadras adjacentes podem formar um octeto. Umocteto elimina três variáveis e seus complementos. Imagine o octeto como duas quadras.A primeira quadra representa ADDAS += ; e a segunda quadra AD. A equação paraestas duas quadras é:ADDAS += que se fatora em:A)A(DS += que se reduz em: DS =Conclusão: de agora em diante não se incomode com a álgebra. Simplesmente percorraos uns de um par, quadra ou octeto, e determine qual ou quais variáveis que mudam deforma. Estas são as variáveis que são eliminadas.Exemplo: Suponha que você tenha transformado uma tabela-verdade no mapa deKarnaugh mostrado a seguir.Consegue-se a maior simplificação na equação quando primeiro forem circundados osoctetos, em segundo as quadras e, por último, os pares. A figura acima ficará.E a equação será: DBACADCS ++=
  41. 41. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra41/109• Sobreposição de Octetos, quadras e pares:E possível usar o mesmo 1 mais de uma vez. Isto é, sobreponha grupos sempre que forpossível para obter uma maior simplificação na expressão. Vejamos:Como exemplo, temos a sobreposição de um par e uma quadra. A equação será do tipo:BCDADS +=Enrolando o Mapa (Adjacências Externas)Outra coisa a saber é sobre as adjacências externas. Imagine que você esteja pegando omapa e o enrolando de forma que um lado encoste no outro.Você irá perceber que os dois pares na realidade formam uma quadra. Prova:CBCBS += equação para os dois paresB)B(CS += que se reduz em:CS =Para indicar isto, desenhe semicírculos em torno de cada par, como mostrado a seguir:Com esse ponto de vista, a quadra tem a equação:CS = pois, A e B variam dentro da quadra.
  42. 42. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra42/109Exemplo: Obtenha a equação booleana para cada mapa K.Eliminando grupos Redundantes:Após terminar de circundar grupos, elimine qualquer grupo redundante, este é um grupocujos uns já foram usados por outros grupos. Aqui estão dois exemplos:Nos dois casos, a quadra é redundante. Portanto, não deverá entrar na equação.CABACDBCADCAS1 +++= DBACABBDACBAS2 +++=
  43. 43. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra43/109- Conclusão:Resumo do método de obtenção de equações simplificadas a partir do mapa deKarnaugh.1. Insira um 1 no mapa K para cada produto fundamental (mintermo) que produz umasaída 1 na tabela-verdade.2. Circunde os octetos, quadras e pares. Lembre-se de enrolar e sobrepor para obteros grupos maiores possíveis.3. Se restar qualquer 1 isolado, circunde cada um.4. Elimine qualquer grupo redundante.5. Escreva a equação booleana fazendo a operação OR (soma) dos produtoscorrespondem aos grupos circundados.Condições IrrelevantesA tabela-verdade fornece a especificação completa de uma função, apresentando todasas combinações possíveis das variáveis de entrada do problema, entretanto, em váriasaplicações, existem combinações de variáveis de entrada tais, que os valores lógicos desaída correspondentes são irrelevantes.Na prática, estas condições surgem de duas maneiras. Às vezes, realmente acontece quesimplesmente não nos interessa ("dont care") qual o valor assumido pela função paracertas combinações de entrada. Em outras ocasiões, pode acontecer que sabemos quecertas combinações de entrada nunca ocorrerão ("cant happen"). Neste caso, podemossimular que não nos interessa, pois o efeito final é o mesmo.Ao se projetar um circuito combinacional, as condições irrelevantes podem ajudar nasimplificação do circuito. Na tabela-verdade ou no mapa de Karnaugh, estas condiçõessão representadas por um "x". Segundo a conveniência, podem assumir nível O ou 1.Como verificação, considere os seguintes exemplos.Exemplos1) Escrever a equação booleana simplificada que descreva o acionamento da bombadágua comandada pêlos sensores A e B, conforme especificação a seguir.- Quando o nível dágua cobrir a marca "A" o sensor detecta o nível lógico 1 (A=1)- Quando o nível dágua cobrir a marca "B" o sensor detecta o nível lógico 1 (B=1).
  44. 44. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra44/109A tabela da verdade fica:A B M0 0 0 1 nível abaixo de B, motor ligado1 0 1 1 nível abaixo de A e acima de B, motor ligado2 1 0 X situação impossível de acontecer3 1 1 0 nível acima de A, motor deslicadoPortanto, o mapa K será:Se considerarmos: X=0 a equação será: AM =X=1 a equação será: ABBAM =+=Neste caso. a condição irrelevante não ajudou na simplificação do circuito. Logo, não foiconsiderada no mapa K.A seguir são resolvidos dois exemplos fictícios em que, o primeiro, as condiçõesirrelevantes assumem nível 1, tornando mais simples a equação. O segundo, algumas dascondições irrelevantes assumem nível O e outras nível 1, a fim de se ter maiorsimplificação na equação.2) Dada a tabela-verdade, encontre a equação booleana.Considerando as condições irrelevantes como variáveis de nível lógico 1, temos: CS =Se fossemos considera-los como de nível 0, teríamos:CBACBAS +=
  45. 45. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra45/1093. Encontre a equação booleana, dado o mapa K.Analizando o mapa K, se fizermos as condições irrelevantes das posições 6 e 15 iguais a1 e as codições das posições 1 e 10 iguais a O teremos:BS = o que representa uma simplificação considerável.
  46. 46. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra46/109EXERCÍCIOS1. Obter as equações booleanas simplificadas dos mapas de Karnaugh.2. Considere as condições irrelevantes dos mapas K a seguir, de maneira a se ter máximasimplificação. Obtenha as equações:3. Dada as tabelas-verdade, obtenha as equações simplificadas a partir do mapa deKarnaugh.
  47. 47. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra47/1094. O código BCD faz uso de 4 bits para representar algarismos decimais de O a 9. Com 4bits podemos representar 16 combinações, das quais, seis são inválidas. Desenvolva umcircuito que gere uma variável lógica "S" de saída, que indique a validade do código BCDde entrada.onde: - Se S = O indica que o código BCD de entrada é válido.- Se S = 1 indica que o código BCD de entrada é inválido.5. Desenvolva o circuito lógico combinacional representado pelo diagrama de blocoabaixo; a seguir, proponha um nome para este circuito.- Quando S = O, o número binário B deverá ser idêntico ao número binário A.- Quando S = 1, B deverá ser o complemento de A, ou seja, o número B deverá ser igualao A com todos os seus bits invertidos.
  48. 48. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra48/109FAMÍLIAS DE CIRCUITOS LÓGICOS:As famílias utilizadas atualmente dentro da área de Eletrônica Digital são TTL (Transistor-Transistor-Logic) e CMOS (Complementary Metal Oxide Semiconductor), porém derivamde uma série de famílias lógicas, hoje obsoletas.A seguir, vamos relacionar, em escala tecnológica evolutiva, algumas famílias utilizadasanteriormente, precedentes à família TTL:• DCTL (Direct-Coupled Transistor Logic)• RTL (Resistor-Transistor Logic)• RCTL (Resistor-Capacitor Transistor Logic)• DTL (Diode-Transistor Logic)• HTL (High-Threshold Logic)• ECL (Emiter-Coupled Logic)CONCEITOS E PARÂMENTROS DAS FAMÍLIAS LÓGICASEstudaremos alguns parâmetros, como nível de tensão e corrente, das principais famílias.FAMÍLA TTLA porta "NÃO E" é a base da família TTL, pois todas as outras portas desta família sãoderivadas dela.Neste circuito usamos um transistor multiemissor, e na saída usamos dois transistores naconfiguração TOTEN POLE (quando um está em corte o outro está em saturação, e vice-versa).
  49. 49. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra49/109NÍVEL DE TENSÃONa saída o menor nível alto é 2,4 Volts e na entrada o menor nível alto é 2,0 Volts,conseqüentemente temos 0,4 volts de segurança ( margem de ruído ).Na saída o maior nível baixo é 0,4 Volts e na entrada o maior nível alto é 0,8 Volts,conseqüentemente temos 0,4 Volts de segurança ( margem de ruído ).NÍVEL DE CORRENTEO circuito abaixo mostra a conexão entre duas portas lógicas TTL.
  50. 50. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra50/109FAN- OUTO número máximo de portas que podemos conectar a uma outra porta denominamos deFAN-OUT, que neste caso é igual a 10.MARGEM DE RUÍDOObserve que mesmo em condições de limiar, há uma margem de segurança de 0,4 Volts.
  51. 51. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra51/109TEMPO DE PROPAGAÇÃOÉ o tempo que uma porta leva para responder, ou seja, passar do estado 1 para o estado0, ou vice- versa.CIRCUITOS ESPECIAISOPEN -COLLECTOR (coletor aberto) Neste caso a saída não é com transistores naconfiguração TOTEN -POLE .Uma resistência de saída é colocada externamente, permitindo ao usuário escolher oresistor, possibilitando conectar um maior número de portas .
  52. 52. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra52/109Observe que a conexão de várias portas OPEN- COLLECTOR gera uma "PORTA E",onde chamamos de " PORTA E POR FIO".SCHIMITT-TRIGGERA porta com tecnologia TTL pode possuir em sua entrada a função de SCHIMITT-TRIGGER, conforme a porta inversora abaixo.Quando a porta possui esta função ela é mais imune a ruído.Como exemplo, veja a inversora abaixo.A porta considerará a entrada como sendo alto, enquanto sua tensão de entrada for maiorque VT+ ou até que caia abaixo de VT - .A porta considerará a entrada como sendo baixa, enquanto sua tensão de entrada formenor que VT- ou até que suba acima de VT+.DRIVERPodemos ligar a saída de qualquer porta lógica a um DRIVER, permitindo então forneceruma maior corrente ao circuito conectado à porta, sem necessitar de drenar um alto valorde corrente pela saída desta porta.Podemos também usar o DRIVER quando necessitamos alimentar um circuito com tensãodiferente da fornecida pela saída da porta lógica.
  53. 53. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra53/109PORTAS COM TRANSISTORES SCHOTTKYAs portas com versão Schottky utilizam em seus circuitos o diodo SCHOTTKY, que sãodiodos especiais construídos com metal de um lado da junção interna para aumentar avelocidade de comutação.Este diodo devidamente colocado entre base e coletor de um transistor forma um conjuntodenominado TRANSISTOR SCHOTTKY, que possui a característica de alta velocidade decomutação..BUFFERNa simbologia a bola no controle, pino M, significa chave fechada com nível baixo.Sem a bola significa chave fechada com nível alto.
  54. 54. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra54/109PORTAS LÓGICAS COM TRI-STATEAs portas lógicas que possuem na sua saída a configuração TRI-STATE além dos níveisalto e baixo, possuem o estado de alta impedância, funcionando com uma chave emaberto (não drena corrente).BARRAMENTOUsamos uma chave (buffer), habilitando as chaves ligadas ao registrador quequeremos que seu conteúdo apareça na “via de dados”.
  55. 55. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra55/109VERSÕES DOS CIRCUITOS TTLCada versão possui uma característica predominante, conforme tabela abaixo.
  56. 56. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra56/109FAMÍLIA CMOSA família CMOS possue circuitos integrados disponíveis nas séries comerciais 4000a,4000b e 54/74C, sendo esta última semelhante à TTL na pinagem dos circuitosintegrados e funções .Além destas, a família CMOS possui versões de alta velocidade e melhor desempenho:74hc/74hct.ALIMENTAÇÃOSÉRIE 4000 e 74C=FAIXA DE 3 V A 15 VExistem outras séries com outras faixas. Em geral máxima tensão de entrada baixa éigual a 30 % de VDD e a tensão mínima de entrada alta é igual a 70 % de VDD.FAN-OUTDe forma geral FAN-OUT igual a 50, sendo uma vantagem em relação ao TTL.TEMPO DE PROPAGAÇÃOO tempo de propagação ,de uma maneira geral, é maior que a TTL, porém estadesvantagem foi amenizada com o aparecimento de novas versões para uso de altavelocidade.MARGEM DE RUÍDOMuito maior que o do TTL.CÓDIGOSExistem vários códigos usados na eletrônica digital, sendo cada um útil para certasituação.Seguem abaixo alguns códigos, onde destacamos o código "BCD 8 4 2 1".
  57. 57. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra57/109CODIFICADOR / DECODIFICADORDe maneira geral usamos o termo decodificador quando referimos a um circuito quetransforma um código em outro, porém, especificamente codificador é o circuito quetransforma um código conhecido em um código desconhecido ou não usual, sendo decodificador o contrário.DECODIFICADOR BINÁRIO / DECIMALTABELA VERDADE DE UM DECODIFICADOR B C D 8421 / DECIMAL
  58. 58. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra58/109DECODIFICADOR "B C D PARA SEGMENTOS"DISPLAYDISPLAY CATODO COMUM DISPLAY ANODO COMUMO MAIS USADOExemplos: DISPLAY FND 500 e FND 560
  59. 59. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra59/109CONJUNTO DISPLAY COM DECODIFICADORMULTIPLEXADOREntre as vária entradas, informações de um sistema, o multiplexador seleciona qualdeverá sair.Entrada de seleção (endereço): seleciona a entrada escolhida.
  60. 60. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra60/109MULTIPLEXADOR DE 2 ENTRADAS DE 1 BITA = 0, sairá a entrada I2A= 1, sairá a entrada I1DIAGRAMA EM BLOCO -MULTIPLEXADOR 2 ENTRADAS DE 4 BITSObserve: I1 possue 4 bitsI2 possue 4 BitsA = 0, sairá a entrada I1( I10,I11,I12,I13)A = 1, sairá a entrada I2 ( I20,I21,I22,I23)BLOCO MUX 2 * 4
  61. 61. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra61/109CIRCUITO DO MULTIPLEXADOR DE 2 ENTRADAS DE 4 BITS
  62. 62. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra62/109DEMULTIPLEXADORO multiplexador seleciona qual informação que chega em uma entrada será encaminhadapara a saída selecionada.
  63. 63. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra63/109APLICAÇÕES
  64. 64. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra64/109CIRCUITOS COMBINACIONAIS / SEQUÊNCIAISAté este momento estudamos vários circuitos, porém, suas saídas dependiam somentedas entradas.Estes circuitos são chamados circuitos combinacionais.Agora vamos estudar circuitos que suas saídas dependem de suas entradas, comotambém de suas próprias saídas (anterior) .Estes circuitos são chamados de circuitossequênciais.FLIP-FLOPEstudaremos primeiramente o funcionamento dos LATCH, depois faremos modificaçõespara chegarmos aos FLIP-FLOPs , nosso maior objetivo.TABELA VERDADE TABELA SIMBOLOGIANão devemos usar as combinações "1 1 0 " e a "1 1 1", pois na saída teremos"nivel alto" tanto na saída "Q" e como na "Q barrado" ( por definição Q barrado é oinverso de Q). .
  65. 65. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra65/109DIAGRAMA EM BLOCO DO LATCH DINÂMICOS "R S"Agora inserimos um clock, tornando um "LATCH" em "LATCH DINÂMICO", onde a saídaaltera somente quando o clock estiver ativo.No caso abaixo o clock é ativado com nível alto.Existem latchs que são ativados quandoo clock for "zero".
  66. 66. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra66/109LATCH "TIPO D"Inserindo uma inversora na entrada do "LATCH RS" obteremos o LATCH TIPO D.Enquanto o clock for ativo teremos a possibilidade da saída ser alterada várias vezes.Poderemos alterar o LATCH DINÂMICO para que o clock fique ativo somente na subidaou decida do clock, esse LATCH modificado chamamos de FLIP-FLOP.
  67. 67. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra67/109FLIP- FLOP - EXEMPLO DE CIRCUITO GERADOR DE PULSO POSITIVOAbaixo outros circuitos geradores de pulso na subido ou decida do pulso.FLIP-FLOP TIPO DSÍMBOLO DO FLIP-FLOP TIPO D
  68. 68. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra68/109FLIP-FLOP TIPO J KAlterando o “ FLIP-FLOP R S ", não haverá necessidade de evitar a condição J =1 , K=1Podemos alterar o FLIP-FLOP J K , inserindo as funções:Exemplo:CLEAR=Torna a saída Q=0PRESET =Torna a saída Q=1CLEAR e CLEAR ePRESET SENSÍVEIS PRESET SENSÍVEISAO NIVEL BAIXO AO NIVEL ALTO
  69. 69. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra69/109FLIP -FLOP J K MESTRE ESCRAVOPodemos usar dois LATCH J K para obtermos um FLIP-FLOP J K .FLIP-FLOP DO TIPO T (TOGGLE) OU COMPLEMENTAR
  70. 70. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra70/109CHAVES ANTI -BOUNCEQuando movemos uma chave e mudamos sua posição, de nível alto para baixo ou baixopara alto, conforme é mostrado na figura abaixo, vários estados temporários acontecem ,gerando vários pulsos.Estes pulsos não desejáveis podem , por exemplo , provocar a contagem errada quandoaplicados em circuitos contadores.CIRCUITO DA CHAVE ANTI - BOUNCE
  71. 71. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra71/109CONTADORESA tabela abaixo mostra os estados das saídas de um contador.Podemos desenvolver o circuito que execute a tabela acima de duas formas:Observado a tabela anterior, concluímos que com flip-flops que alterem seus estado acada pulso de clock poderemos gerar um contador usando FLIP-FLOPs em cascata.Com contador assíncrono:Com contador síncrono:
  72. 72. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra72/109Observe a forma de onda do “FLIP-FLOP T” com entrada “T” com nível alto quandoaplicado um clock .Na saída teremos uma forma de onda com a frequência que é a ½ da freqüência doclock.Contadores assíncronosUsamos vários “FLIP- FLOP T com nível alto “ em cascata.GRÁFICO PARA O CONTADOR MÓDULO 16 (CONTA ATÉ 15)
  73. 73. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra73/109CONTADOR DE DÉCADA:CIRCUITO CONTADOR DE DÉCADABasta zerar os flip-flops quando o contador chegar a 10(Q3=1,Q2=0,Q1=1,QO=0)OUTRA FORMA DE FAZER UM CONTADOR MÓDULO 10Basta zerar todos os flip-flops quando Q3 e Q1 forem" 1"
  74. 74. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra74/109Atenção: Módulo significa estado.Exemplo: Contador módulo 4 possui 4 estados, logo conta até 3.(estado 00,01,10, 11)CONTADOR MÓDULO 6Módulo 6, significa 6 estados, 0 a 5, logo conta até 5CONTADOR ASSÍNCRONO DECRESCENTEObserve que as saídas são agora os "Qs BARRADOS"
  75. 75. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra75/109Podemos construir um contador decrescente usando como clock a saída "Q Barrado" decada FLIP -FLOP TIPO T.CONTADOR ASSÍNCRONO CRESCENTE / DECRESCENTEControle x=1, contador crescente.Controle x=0, contador decrescente.
  76. 76. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra76/109CONTADORES SÍNCRONOSRECORDANDO FLIP-FLOP J KCONTADOR SÍNCRONO MÓDULO 16 (CONTA ATÉ 15)TABELA VERDADE
  77. 77. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra77/109PROJETOCIRCUITO DO CONTADOR SÍNCRONO MODULO 16J1=K1=Qo
  78. 78. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra78/109CONTADORES COMERCIAISExistem vários contadores comerciais, dos quais podemos citar o C I 7493, que é umcontador módulo 16, e o CI 7490, que é um contador módulo 10( década).Seguem detalhes do CI 7490.Exemplo : CI 7490Obs:- Se QA for conectado à entrada B, e clock à entrada A, contará segundo o código B C D.- Se QD for conectado à entrada A, e clock à entrada B, contará segundo o códigoBIQUINÁRIO.
  79. 79. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra79/109DETALHE DO CIRCUITO INTERNOCONTADOR ATÉ 39 (MÓDULO 40)
  80. 80. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra80/109MEMÓRIASMemória são dispositivos que armazenam informações.Na eletrônica digital trataremos de memórias que armazenam informações codificadasdigitalmente que podem representar números, letras, caracteres , comandos, endereçosou qualquer outro tipo de dado.ESTRUTURA GERAL DE UMA MEMÓRIAEndereço= indica em qual posição está guardada ou será guardada a informaçãoControle =indica o que desejamos executar :leitura ou escrita.I/O=Local por onde os dados são retirados ou inseridos.EXEMPLO DE TAMANHO DE MEMÓRIAS32 * 8= 32 PALAVRAS de 8 BITS2 k* 16= 2 *1024 PALAVRAS de 16 BITS2k * 8=2048 PALAVRAS de 8 BITSENDEREÇAMENTO / CONTROLE / "I O " DE DADOS
  81. 81. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra81/109MEMÓRIA ROM ( READ ONLY MEMORY)Permite somente a leitura dos dados gravados previamente em sua fabricação.O controle CS, chip enable, que está conectado a uns dos pinos da memória,habilita ounão a mesma. Quando desabilitado, para o caso acima, nível alto, sua saída fica noestado de alta impedância.CS=Nível baixo, memória funciona normalmente.Nível alto , memória não funciona, sua saída fica emalta impedância.ARQUITETURA INTERNA DE UMA MEMÓRIA ROMEXEMPLO : MEMÓRIA ROM 4 * 8
  82. 82. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra82/109SAÍDAMEMÓRIA COMPLETAMEMÓRIA PROM (PROGRAMMABLE READ ONLY )Permite o armazenamento dos dados pelo próprio usuário, porém feito de modo definitivo.Após a gravação transforma-se em uma ROM.
  83. 83. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra83/109MEMÓRIA EPROM ( ERASEBLE PROM)É uma ROM PROGRAMÁVEL que permite a gravação de modo semelhante à da PROM,com a vantagem de poder ser novamente apagada, mediante banho de luz ultravioleta.EXEMPLO DE MEMÓRIA EPROM 2K * 8MEMÓRIA EEPROM ou E 2PROMÉ um avanço em relação a EPROM, pois possibilita que os dados sejam apagadoseletricamente e, ainda, isoladamente por palavras de dados, sem necessidade dereprogramação total, permitindo alterações no próprio circuito, sem a necessidade dedesconexão com circuito, como é o caso da EPROM.MEMÓRIA RAM (RANDOM ACESS MEMORY )Permitem a escrita e leitura dos dados e possuem acesso aleatório ou randômico.São voláteis, pois perdem seus dados com o desligamento da alimentação, o que nãoocorrem com a memórias estudadas até este momento.
  84. 84. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra84/109ESTRUTURA DE MEMÓRIA RAMCÉLULA BÁSICA DE UMA MEMÓRIA RAMCada bit é armazenado em um FLIP-FLOP tipo D .Ao FLIP-FLOP tipo D é acrescentado um circuito para permitir que a saída do flip-flopchegue até a saída do chip( circuito integrado) quando é desejado a leitura, e o contrário,isto é, o dado da entrada é armazenado no FLIP FLOP D,quando o objetivo é a escrita.ARQUITETURA INTERNA DE UMA MEMÓRIA RAM
  85. 85. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra85/109EXPANSÃO DE MEMÓRIAUsamos o pino CS para habilitar, ou não, uma memória. No caso da figura anterior ahabilitação (funcionamento) é com nível 0.EXEMPLO 1Neste caso quando CS BARADO = 0 , RAM 1 está funcionando e a RAM 2 fica em tri-state.CS BARRADO = 1 ,RAM 1 fica em tri-state e RAM 2 fica funcionando .
  86. 86. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra86/109EXEMPLO 2Neste caso:CS BARRADO=1, DESABILITA TODAS AS 04 MEMÓRIASCS BARRADO=0, PODEMOS HABILITAR UMA MEMÓRIA DE CADA VEZ, CONFORMECONTROLE ABAIXO.A6 ,A5=00 HABILITA MEMÓRIA 1A6 ,A5=01 HABILITA MEMÓRIA 2A6 ,A5=10 HABILITA MEMÓRIA 3A6 ,A5=11 HABILITA MEMÓRIA 4
  87. 87. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra87/109CIRCUITOS SOMADORESPara projetar o circuito que execute a tabela abaixo, soma, usamos o mapa de karnaugh.O circuito projetado é o meio somado, que soma dois bits, isto é, não deve haver oterceiro bit do " vai um " da etapa anterior.O circuito que executar tabela abaixo soma inclusive se houver o terceiro bit devido ao "vai um" da etapa anterior.
  88. 88. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra88/109Usando o mapa de karnaugh chegamos ao circuito que executa a soma de trêsbits(terceiro bit), devido ao " vai um" (da etapa anterior).Associando meio somador com somador completo conseguimos o circuito que executaqualquer soma.A soma dos " bits menos significativos" não há " vai um" da etapa anterior, isto é, a somaé com certeza de somente dois bits , logo podemos usar o circuito "meio somador".
  89. 89. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra89/109
  90. 90. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra90/109CIRCUITO SUBTRATORSeguindo o mesmo raciocínio, podemos chegar ao circuito subtrator.
  91. 91. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra91/109UNIDADE LÓGICA E ARITMÉTICA (ALU)Dentro da ALU existem vários circuitos como portas lógicas, circuitos somadores esubtratores.Conforme a seleção podemos escolher qual circuito queremos ativar, permitindo executar,por exemplo, soma, subtração ou mesmo a execução de uma função lógica, com umainversora.
  92. 92. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra92/109CONVERSORESSegue abaixo uma variação contínua ou analógica de uma grandeza genérica .CONVERSORES DIGITAL - ANALÓGICO
  93. 93. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra93/109EXEMPLO:Podemos amplificar o sinal, o importante é manter a proporcionalidade.
  94. 94. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra94/109CONVERSOR ANALÓGICO-DIGITALNeste circuito a “PORTA E” permite a entrada do clock até que a tensão na saída doconversor D / A fique igual ao nível da tensão de entrada ( que se deseja medir ).A função do comparador é gerar nível baixo na sua saída (entrada da PORTA E) noinstante que a entrada do comparador (saída do conversor) for igual à tensão de entrada,impedindo mais clock no contador.Neste instante o contador possui o valor da tensão que se deseja medir e o flip-flop” TIPO D “ armazena esta informação binária.
  95. 95. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra95/109LABORATÓRIOEXERCÍCIO: Monte um relógio digital, segue sugestão.
  96. 96. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra96/109MÓDULO 8810-(MÓDULO DE EXPERIÊNCIAS)PLACA DE MONTAGENS
  97. 97. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra97/109ATENÇÃO PARA A CHAVE DE SELEÇÃO TTL OU CMOS
  98. 98. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra98/109CIRCUITOS INTEGRADOS (C I)
  99. 99. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra99/1097403-NÄO E com open collector74126- Buffer com Tri-state
  100. 100. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra100/109EXERCÍCIOS – SÉRIE 1:1-a)Transforme os números abaixo da base 10 para as bases 2 , base 8 e base 161-a-1)20 1-a-2-)15 1-a-3-)401-b)Transforme os números abaixo da base 2 para as base10 , base 8 e base 161-b-1) 1 0 1 0 1 1 1-b-2) 1 1 0 0 1 1-b-3) 0 11 1 0 0 0 1 0 11-c)Transforme os números abaixo da base 16 para as base2 , base 8 e base 101-c-1) 2A 1-c-2) 15 1-c-3) 3D42)Monte a tabela verdade para as portas abaixo, considerando as variáveis de entradacomo sendo A , B. S como sendo a saída.2-1) PORTA E 2-2)PORTA OU 2 .3)PORTA NE 2.4) PORTA NOU3)Montar a tabela verdade para a porta OU EXCLUSIVO e NÃO EXCLUSIVO.4)Montar os circuitos das portas abaixo utilizando somente resistores,diodos e fonte dealimentação.As entradas são A , B , C , D e a saída é S4.1)Porta E 4.2) PORTA OU5) Monte a PORTA INVERSORA utilizando somente resistores ,transistores e fonte dealimentação.6) Monte os circuitos abaixo.
  101. 101. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra101/1097)Em binário quantos BITs são necessários para contar até :7-1) 8 em decimal 7.2)10 em decimal 7.3)16 em decimal 7.4)33 em decimal8) Para cada circuito monte a sua expressão booleana e a tabela verdade..9)SIMPLIFIQUE10) Quantos bits de controle são necessários para um multiplexador de :a) 4 palavras de 1 bitb) 4 palavras de 10 bits11) Quantos bits de controle são necessários para um demultiplexador :a)7 palavras de 1 bitb)6 palavras de 10 bits12) Monte o multiplexador para :a) 2 palavras de 1 bit b) 4 palavras de 1 bit
  102. 102. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra102/10913)Monte as expressões booleana para as tabelas verdade abaixo utilizando os métodos:SOMA DOS PRODUTOS, PRODUTROS DA SOMA e KARNAUGH.As entradas são A , B , C . S são as saídas13-1) 13-2)A B S0 0 10 1 11 0 01 1 0A B C S1 S20 0 0 1 10 1 1 X X1 1 0 1 X1 0 1 0 0
  103. 103. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra103/109EXERCÍCIOS – SÉRIE 2:1)Usando FLIP-FLOP J K sensível a decida, monte:1.1) Flip-flop tipo D 1.2) Flip-flop tipo T2) FLIP-FLOPOBS:CK igual a DE , pulso de clock , ck ,de alto para baixo.CK igual a S, pulso de clock ,ck, de baixo para alto.Considere inicialmente a saída QO=0Complete a tabela abaixo para :flip-flop D flip-flop T flip-flop JK flip-flop J KDecida subida Decida Subida3) Usando FLIP-FLOP, monte os contadores assíncronos:3.1) Módulo 16, crescente 3.2)Módulo 8, decrescente4) Possuindo um oscilador de onda quadrada de 400 khz, com valor de tensão de 0 v e 5v , e vários flip-flops J K ,obtenha:A)200 KHZ B)100 KHZ5) Monte, com porta lógica, um multiplexador de 2 entradas , sendo entrada e saída de 1bit .CK J K Q0DE 1 0S 0 1DE 0 1DE 1 1S 0 1DE 1 0DE 1 0DE 1 1CK D Q0DE 1DE 0S 0DE 1DE 0S 1S 1S 1CK T Q0S 1DE 0S 1DE 0DE 0S 1S 1S 1CK J K Q0S 1 0S 0 1DE 1 0DE 1 1S 0 1DE 1 0DE 1 0DE 1 1
  104. 104. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra104/1096) Para o multiplexador abaixo, quantos bits de controle(endereço), no mínimo, sãonecessários:6.1)10 entradas , sendo entrada e saída de 1bit.6.2) 4 entradas , sendo entrada e saída de 4 bit7)Quantos FLIP- FLOPs são necessários , no mínimo, para montar:a)contador modulo 5 b)contador modulo 128) Quantos bits de endereçamento são necessários para uma memória de capacidade:8-1) 1 k * 8 8-2) 128 * 4 8-3) 130 * 2 8-4) 8 * 169-Monte as expressöes booleanas e o circuito dos seguintes decodificadores, sendo A ,Bas entradas . S1 , S2 , S3 são as saídas.A )A B S1 S2 S30 0 0 1 10 1 1 0 11 0 1 1 0B)A B S1 S2 S3 S40 0 1 0 0 00 1 0 1 0 01 0 0 0 1 01 1 0 0 0 1
  105. 105. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra105/10910) Usando o CI 7490, monte o contador módulo:a) 10 B) 2c)24 (use 02 ci´s)11)Use o CI 7490 para ser um divisor por :a) Por 2 B) por 6R01QD QBCKA NC QA GND QCCKB R02 NC VCC R91R917490R01QD QBCKA NC QA GND QCCKB R02 NC VCC R91R917490R01QD QBCKA NC QA GND QCCKB R02 NC VCC R91R917490R01QD QBCKA NC QA GND QCCKB R02 NC VCC R91R917490R01QD QBCKA NC QA GND QCCKB R02 NC VCC R91R917490R01QD QBCKA NC QA GND QCCKB R02 NC VCC R91R917490
  106. 106. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra106/109OBS:Para o CI 7490 contar em BCD é necessário:*Que a saída QA seja linterligada com a entrada B (CKB).*O clock deverar ser ligado ao pino CK A(pino 14).O CI 7490 é sensível à decida do clock.RESET INPUTS OUT PUTSR01 R02 R91 R92 QD QC QB QA1 1 O X O O O O1 1 X O O O O OX X 1 1 1 O O 1O X O X CONTAGEMX O X O "O X X O "X O O X "BCDQD QC QB QAO O O OO O O 1O O 1 OO O 1 1O 1 O OO 1 O 1O 1 1 OO 1 1 11 O O O1 O O 1
  107. 107. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra107/109ASSUNTOS ABORDADOSSistemas de numeraçãoPortas lógicasExpressões, circuitos e tabelas verdadeÁlgebra de BooleMapa de KarnaughFamílias de circuitos lógicosFamília TTLCircuitos especiaisOpen-collectorSchimitt-triggerPortas com transistores schottkyTri-stateBarramentoVersões de circuitos TTLFamília CMOSCódigosCódigos /DecodificadoresMultiplexador / DemultiplexadorCircuitos combinacionais / SeqüenciaisFlip-flipChaves anti-bounceContadorMemóriasCircuitos somadoresCircuitos SubtratoresAluConversores digital/ analógicoConversores analógico/digitalLaboratóioExercícios
  108. 108. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra108/109
  109. 109. ELETRÔNICA DIGITAL -- CEFET-ES-UNED-Serra109/109Bibliografia:1. Elementos de Eletrônica DigitalAutores: Ivan Valeije Idoeta e Francisco Gabriel CapuanoEditora: Érica2. Apostila de Eletrônica DigitalAutor: Geraldo arcelo Alves de LimaCEFET-ES3. Apostila de Eletrônica DigitalAutores: Jader de OliveiraSENAI-ES

×