Your SlideShare is downloading. ×
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
PROYECTO INTEGRADOR DIGITALES FER Y BETO
Upcoming SlideShare
Loading in...5
×

Thanks for flagging this SlideShare!

Oops! An error has occurred.

×
Saving this for later? Get the SlideShare app to save on your phone or tablet. Read anywhere, anytime – even offline.
Text the download link to your phone
Standard text messaging rates apply

PROYECTO INTEGRADOR DIGITALES FER Y BETO

2,126

Published on

Comparador Digital de 4 números

Comparador Digital de 4 números

Published in: Technology, Business
0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
2,126
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
0
Comments
0
Likes
0
Embeds 0
No embeds

Report content
Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
No notes for slide

Transcript

  • 1. Proyecto Integrador III Carlos Alberto Catuta, Fernanda Tamayo Domínguez Analizar el funcionamiento de todos los dispositivos digitales. Este proyecto es un juego digital. Universidad Israel Comparador Digital de 4 números Agosto 2009
  • 2. Proyecto Integrador III FACULTAD DE ELECTRÓNICA Y TELECOMUCIACIONES ESCUELA DE ELECTRÓNICA DIGITAL PROYECTO INTEGRADOR III DIGITALES TEMA: Comparador digital de 4 números. REALIZADO POR: CARLOS ALBERTO CATUTA MARIA FERNANDA TAMAYO TUTOR: ING. JOSE ROBLES SALAZAR QUITO-ECUADOR AGOSTO 2009 PROYECTO INTEGRADOR III Comparador Digital Página 2
  • 3. Proyecto Integrador III TEMA: Comparador digital de 4 números. OBJETIVO GENERAL: - Diseñar e implementar un comparador digital de 4 números. OBJETIVOS ESPECIFICOS: - Utilizar compuertas lógicas básicas, contadores, comparadores, osciladores, decodificadores y una memoria. - Reconocer las etapas individuales del circuito a implementarse. - Comprobar el funcionamiento de cada dispositivo electrónico, sus funciones y subfunciones dentro del diseño. - Comparar elementos básicos con otros más complejos para optimizar la estructura del diseño DIAGRAMA DE BLOQUES: ETAPA DE ETAPA DE ETAPA DE COMPARACION DE INGRESO DE CONTEO DATOS 1 DATOS ETAPA DE ETAPA DE ETAPA DE GENERACION DE COMPARACION DE GENERACION DE DATOS 1 DATOS 2 DATOS 2 DESCRIPCION: Comparador Digital Página 3
  • 4. Proyecto Integrador III Etapa de ingreso de datos: Se centra en los pulsos iniciales (ingreso de monedas) que puede ser hasta 4, después de éste se aplica un bloqueo para ya no ingresar más créditos. Etapa de conteo: Se da un pulso de inicio y empiezan a funcionar los contadores de forma aleatoria y activándose uno por uno, nunca al mismo tiempo (al azar) para dar el efecto de comparación posterior. Dependerá también del tiempo del pulso (reacción de los biestables internos de cada contador). Etapa de comparación 1: Esta parte del circuito verifica la igualdad o no del número del 1er contador con el número del 2do contador, el número del 1ero con el del 3er contador y el 1ero con el último contador y así sucesivamente hasta obtener una señal de salida que active la paridad y trialidad o tetralidad de la siguiente etapa. Etapa de generación 1: Despliega en los displays el número resultante de los contadores en ese instante, deteniéndose uno tras otro. Etapa de comparación 2: Dependiendo de si existe paridad, trialidad o tetralidad entre los contadores, la memoria utilizada reconocerá dichas condiciones y despliega un aviso, en este caso se encienden leds multicolores para la muestra final. Etapa de generación final: Sea ingresado 1 pulso (moneda) y exista paridad la memoria reconocerá una ganancia de 2, trialidad con un 3 y tetralidad con un 4. Sean 2 pulsos 2, 4, 6, 8, respectivamente. Sean 3 pulsos iniciales 3, 6, 9, 12; y con 4 pulsos 4, 16, 24, 32 por ser la posibilidad más difícil; todos éstos mostrados en los últimos displays; ALCANCE: El siguiente proyecto se puede aplicar dentro del mercado del entretenimiento debido a la gran demanda que generan los juegos de salón y casino electrónicos. De ésta manera se desea divertir de una manera muy didáctica a las personas; innovando los conceptos del ocio en el presente; para ingeniar mejores en el futuro. MARCO TEÓRICO Compuerta NOT TRIGGER SCHMITT 74LS14 Comparador Digital Página 4
  • 5. Proyecto Integrador III Es un disparador Schmitt el cual encuadra la señal de entrada, es decir toma ciertos valores de voltaje para un 0 lógico y otros para un 1 lógico con una señal más limpia (histéresis). También es un inversor; debido a que cuando normalmente se tiene un nivel de 3.5 V se toma como 1 lógico, pero como se invierte a la salida se tiene un 0 lógico. Cuando los voltajes son menores a 0.5V normalmente se dice existe un 0 lógico pero a la salida de ésta se tiene un 1 lógico. Fig.1 NOT TRIGGER SCHMITT 74LS14 REGISTROS BASICOS Biestable JK Es un dispositivo de almacenamiento temporal de dos estados (alto y bajo). J: El grabado (set en inglés), puesto en 1 ó nivel alto de la salida. K: El borrado (reset en inglés), puesto en 0 ó nivel bajo de la salida. Es importante analizar el comportamiento y las características de un biestable JK sincronizado debido a su intervención en dispositivos como contadores. Junto con las entradas J y K existe una entrada Ck de sincronismo o de reloj cuya misión es la de permitir el cambio de estado del biestable cuando se produce un flanco de subida o de bajada. Cuando las entradas J y K están a nivel lógico 1, a cada flanco activo en la entrada de reloj, la salida del biestable cambia de estado. A este funcionamiento se le denomina basculación o toggle: Comparador Digital Página 5
  • 6. Proyecto Integrador III Fig.2 Diseño de un FF JK sincronizad CONTADORES Son arreglos de biestables donde la interacción de éstos permite el paso a un nuevo estado con la señal de reloj. El circuito debe partir de un estado inicial y después de n pulsos de reloj regrese al estado inicial Contador sincrónico módulo 12 74LS90 Como su nombre lo indica es un contador ascendente que llega hasta el número 12 en binario 1010, está compuesto por un arreglo de 4 biestables JK. Diseño interno Fig.4 Contador módulo 12 sincrónico Contador sincrónico up/down 74LS191 Comparador Digital Página 6
  • 7. Proyecto Integrador III Este contador trabaja con los 2 estados y dependiendo de la aplicación se comporta como ascendente y descendente. Es de 4 bits (hasta el 15) 1111 en binario pero se puede obtener el conteo deseado realizando un arreglo de compuertas. Fig.5 Contador Up /Down Sincrónico Comparador 74LS85 Reciben esta denominación los sistemas combinacionales que indican si dos datos de n bits son iguales y en el caso que esto no ocurra cuál de ellos es mayor. Posee dos tipos de entradas: las de comparación (A0...An y B0...Bn) y las de expansión (<,=, y >) para la conexión en cascada. En algunos casos es necesario realizar comparaciones entre entradas que tienen un número de bits mayor que el permitido por el integrado, en estos casos se realiza la conexión de varios integrados en cascada. Se puede diseñar un comparador de 8 bits realizado con el circuito integrado 74LS85 de 4 bits. Comparador Digital Página 7
  • 8. Proyecto Integrador III Fig.7 Comparador de 4 bits Conversores de código.- En los sistemas digitales se tratan los datos codificados en binario; y luego se los utiliza de alguna forma determinada y para ello hace falta codificar y decodificar esos datos. Normalmente se utilizan circuitos codificadores en las entradas y decodificadores en sus salidas. Entre los conversores de códigos existen los conversores binarios como el 74154 que tiene 4 entradas y 16 salidas; el 74139 que tiene 2 entradas y 4 salidas. Otros conversores de códigos cambian un números de código binario a otro tipo de código útil en alguna operación de entrada o de salida; entre ellos el 7442 que cambia de código BCD a decimal; el 7447 o 7448 que cambia de código BCD a 7 segmentos o el 74147 que cambia de decimal a BCD. DECODIFICADORES Decodificador BCD a 7 segmentos: Comparador Digital Página 8
  • 9. Proyecto Integrador III a A b DECODER B c BCD d C A e D f e 7 SEGMENTOS g Fig.8 Representación de un decodificador BCD a 7 segmentos Este decodificador es utilizado para poder ver a la salida un número graficado en decimal utilizando 7 barras luminosas indicadoras basadas en LEDS que conforman lo que se conoce como DISPLAY. Este dispositivo se alimenta con un número en BCD y a la salida entrega un resultado que permite manejar los números decimales en el indicador luminoso de 7 segmentos. Decodificador 7447: Las salidas de éste decodificador están activadas en bajo (L) y utiliza un DISPLAY ánodo común 3080. Decodificador 7448: Sus salidas están activadas en alto (H) y usa un DISPLAY en cátodo común 3078. MEMORIA EEPROM 64K AT28C64 Es un gran arreglo de biestables en década que incluye 12 direcciones de entrada un Enable del integrado y de salida un Write enable y otras entradas que permiten el ingreso de los datos: Comparador Digital Página 9
  • 10. Proyecto Integrador III Fig.9 Pines de la memoria Eeprom 64 k DIAGRAMA CIRCUITAL: Comparador Digital Página 10
  • 11. Proyecto Integrador III V2 10V +V U14 V+ 74LS85 74LS85 L1 A3 IA<B DISP1 A2 IA=B U1 U2 A1 IA>B abcdefg. A0 74LS90 74LS47 B3 MS1 Q3 A3 g B2 A<B MS2 A2 f B1 A=B V1 MR1 Q2 A1 e B0 A>B U9A MR2 A0 d CP1 Q1 Q1 c CP2 Q2 CP0 b primero vs segundo CP1 Q0 a U17 test 74LS85 V12 V13 RBI RBO 74LS85 L2 10V 10V A3 IA<B +V +V A2 IA=B A1 IA>B A0 V3 B3 V+ B2 A<B V+ 10V B1 A=B +V B0 A>B DISP5 DISP6 U21 primero vs cuarto 74LS47 abcdefg. abcdefg. V+ A3 g U18 A2 f 74LS85 A1 e DISP2 74LS85 L3 A0 d U4 U3 A3 IA<B c 74LS90 74LS47 abcdefg. A2 IA=B b A1 IA>B U20 a MS1 Q3 A3 g MS2 A2 f A0 PROM32 V10 MR1 Q2 A1 e B3 CS test V4 U9B B2 A<B O7 RBI RBO CP1 Q1 MR2 A0 d CP1 Q1 Q1 c B1 A=B O6 CP2 Q2 B0 A>B O5 U22 CP2 Q2 CP0 b CP1 Q0 a A4 O4 74LS47 U13A A3 O3 A3 g test primero vs tercero A2 O2 A2 f RBI RBO U16 A1 O1 A1 e 74LS85 A0 O0 A0 d c V9 74LS85 L4 b A3 IA<B a V11 10V U10 A2 IA=B 10V U11A +V 74LS191 A1 IA>B test CE A0 RBI RBO +V V7 B3 CP 10V PL RC B2 A<B U/D TC +V B1 A=B S1 U12C D3 Q3 B0 A>B D2 Q2 U24A D1 Q1 V+ D0 Q0 segundo vs cuarto STAR DISP4 U15 U8 U7 74LS85 abcdefg. 74LS90 74LS47 74LS85 L5 MS1 Q3 A3 g A3 IA<B MS2 A2 f A2 IA=B R1 MR1 Q2 A1 e A1 IA>B 1k V8 U9C MR2 A0 d A0 CP1 Q1 Q1 c B3 CP2 Q2 CP0 b B2 A<B CP1 Q0 a B1 A=B B0 A>B V14 test 10V U13B RBI RBO +V segundo vs tercero U11D U23 S2 74LS90 U12B U19 MS1 Q3 74LS85 MS2 MR1 Q2 V6 74LS85 L6 MONEDAS MR2 10V A3 IA<B Q1 +V A2 IA=B 1 - 2 R2 CP0 U12D L7 L8 L9 A1 IA>B 1k CP1 Q0 A0 B3 V+ B2 A<B B1 A=B DISP3 B0 A>B U5 U6 74LS90 74LS47 abcdefg. tercero vs cuarto U26 MS1 Q3 A3 g 74LS373 MS2 A2 f OE E V5 MR1 Q2 A1 e D7 Q7 U9D MR2 A0 d D6 Q6 CP1 Q1 Q1 c D5 Q5 CP2 Q2 CP0 b D4 Q4 CP1 Q0 a D3 Q3 V15 D2 Q2 10V test D1 Q1 RBI RBO +V D0 Q0 V+ DISP7 abcdefg. U25 74LS47 A3 g A2 f A1 e A0 d c b a test RBI RBO Fig.10 Diseño de un comparador digital de 4 números PROCESO DE INVESTIGACION: Comparador Digital Página 11
  • 12. Proyecto Integrador III Metodología Utilizada.- Para escoger y proponer el tema se tomó como referencia el método de observación debido a que se estimó la presencia de elementos como compuertas básicas, contadores, comparadores, decodificadores, displays, memorias, etc., es decir aquellos dispositivos que son objeto de nuestro estudio. La recolección de información y depuración de ésta se basó en el método analítico y técnico. Analítico porque se necesitó familiarizarse con cada unos de los componentes que integran el circuito y técnico para establecer diferencias entre estos dispositivos y complementar las funciones particulares hasta obtener el resultado deseado. La parte financiera se basa en el método del punto de equilibrio debido a que se necesita una compensación entre el número de productos (máquinas) que pueden ser fabricados y la cantidad de dinero que exista para mantener un balance y el producto pueda ser lanzado al mercado. Los experimentos previos, implementaciones de prueba y simulaciones se desarrollaron con el método experimental porque permitió encontrar errores e inconsistencias para rectificarlas y obtener un óptimo resultado final. El informe técnico final, conclusiones y recomendaciones se realizaron en base al método de síntesis, debido a que todo el proceso debe resumirse con ideas concretas y un epílogo de todo lo realizado para la finalización del proyecto. ANÁLISIS FINANCIERO Introducción: Comparador Digital Página 12
  • 13. Proyecto Integrador III Debido a la necesidad de formar una sociedad entre la Srta. María Fernanda Tamayo y el Señor Carlos Alberto Catuta para la ejecución del Proyecto Integrador III que tiene como tema Comparador Digital de 4 números y realizado un estudio de la parte económica; se presenta en este documento el análisis pertinente como requisito dentro de la materia de Presupuestos y Análisis Financiero. Planteamiento: La Sociedad Tamayo-Catuta desea construir máquinas de casino con el juego de poker electrónico; técnicamente con el nombre de “Comparador Digital de 4 números”. Antes del abastecimiento del material electrónico dicha sociedad solicita 3 proformas de precios en laboratorios de electrónica autorizados como: APM, Electrosonido y Omega, algunos de los más reconocidos en la ciudad de Quito. Dichas proformas permiten así iniciar con la compra de cada uno de los componentes buscando abaratar gastos pero sin dejar de lado la calidad del producto. CONCLUSIONES Y RECOMENDACIONES: - Se ha diseñado con éxito un comparador digital de 4 números. Comparador Digital Página 13
  • 14. Proyecto Integrador III - Se diseñó e implementó el circuito en base a los conocimientos adquiridos y adicionando ciertos criterios favorables para el perfecto funcionamiento del mismo. - Se requirió de varias pruebas, ensayos, simulaciones, conocimientos adicionales para poder perfeccionar y mejorar cada etapa del circuito. - Se optimizó el diseño utilizando circuitos integrados que abarquen diseños grandes de circuitos como contadores, comparadores y la memoria. - Con el proyecto realizado pueden surgir ideas que abarquen más aplicaciones dentro del campo digital. - La investigación se respalda en un video mostrando etapa por etapa la implementación en protoboard y la quema de la baquelita. - El proyecto realizado es un esquema didáctico por lo que no se manejan etapas mecánicas. BIBLIOGRAFIA: - Teoría de Digitales: Comparador Digital Página 14
  • 15. Proyecto Integrador III Universidad Israel Ing. Mauricio Alminati / Ing. Enrique Calvache - www.alldatasheets.com - Sistema Digitales Octava Edición / Tocci - Contabilidad Empresarial y Costos / Pedro Zapata Comparador Digital Página 15

×