qwertyuioUAEMEXCuZumpangocvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdf...
Contador digital de 8bits.MATERIAL NECESARIO:   Fuente de voltaje de 5 V.   Dos LED (diodo emisor de luz).   Las siguie...
El diagrama de conexión es el siguiente:Modo Astable del 555A continuación, se muestra el circuito para que el 555 funcion...
Si se desea obtener ciclos de trabajo del 50%, se deben conectar dos diodos, talcomo se muestra en la siguiente figura:El ...
74193. Este contador puede describirse como un contador ascendente/ descendentepre iniciableMOD-16 con conteo síncrono, pr...
ALTO. Esta TPP en ocurre cuando el contador se recicla de 1111 a 0000 y se puedeutilizar para cronometrar un segundo conta...
Exhibidores (display).Como las salidas Q0 Q1 Q2 Q3, realizan su conteo binario de 0 a 15 y para un conteodecimal nada más ...
Upcoming SlideShare
Loading in...5
×

Contador 0 99

9,111

Published on

Elavoracion de contador de timer y contador de 0 a 99 con reset

Published in: Education
1 Comment
1 Like
Statistics
Notes
No Downloads
Views
Total Views
9,111
On Slideshare
0
From Embeds
0
Number of Embeds
1
Actions
Shares
0
Downloads
190
Comments
1
Likes
1
Embeds 0
No embeds

No notes for slide

Contador 0 99

  1. 1. qwertyuioUAEMEXCuZumpangocvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxc Contador 0-99 digitalvbnmqwertyuiopasdfghjklzxcvbnmqw Electricidad y Magnetismoertyuiopasdfghjklzxcvbnmqwertyuiop 10/01/2012 José Alfredo Mimbrera Talonía José de Jesús Colunga Pérezasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcoyeqwereneypeggysdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmrtyuiopyapaseconseisghjklzxcvbnmqwertyuiopasdfghjklzxcvbnmqwe
  2. 2. Contador digital de 8bits.MATERIAL NECESARIO:  Fuente de voltaje de 5 V.  Dos LED (diodo emisor de luz).  Las siguientes resistencias:  Una de 1KS (R1), cuatro de 220S_(R2), una de 22KS (R3) y nueve de 330S (R5).  Un PRESET de 1MS (R4).  Un capacitor de 1:F.  Un push botton (reset o reinicio).  Dos exhibidores (display), ánodo común.  Los siguientes circuitos integrados: (TTL).  Un LM555, dos 74LS193, dos 74LS47, un 74LS04 y un 74LS21.  Un desarmador pequeño para ajustar el PRESET.  Alambre para conexiones calibre 22 estañado. PERACIÓN DEL 555 COMO ASTABLEINTRODUCCIONEl 555 es un integrado muy útil, pudiendo ser configurado en varias modalidades. Unade estas modalidades es la del multivibrador astable, para lo cual el circuito oscila auna frecuencia y ciclo de trabajo configurables mediante resistencias ycondensadores externos. La versatilidad de este integrado de tecnología bipolar, esque las frecuencias y ciclos de trabajo resultantes, no dependen de la fuente dealimentación.La circuitería interna del 555 según National Semiconductors, es la siguiente:El 555 puede operar a partir de 4.5V hasta 18V y puede manejar corrientes de salidade hasta 200 mA.
  3. 3. El diagrama de conexión es el siguiente:Modo Astable del 555A continuación, se muestra el circuito para que el 555 funcione en modo astable:La frecuencia, depende los valores de RA, RB y CT y se evalúa mediante la siguientefórmula:Para que se cumpla esta expresión, el valor de RB debe ser menor de RA/2, sino elcircuito no puede oscilar, porque el voltaje en el pin 2 (TRIGGER) del 555 nuncaalcanzaría el nivel de disparo (1/3 de Vcc).En este circuito, el ciclo de trabajo depende de los valores de RA y RB y se calcula así:En este circuito, no es posible alcanzar una onda simétrica pura. Lo que se puede hacerpara alcanzar una onda cuyo ciclo de trabajo sea lo más cercano al 50%, RA debe seruna resistencia mucho mayor al de RB.
  4. 4. Si se desea obtener ciclos de trabajo del 50%, se deben conectar dos diodos, talcomo se muestra en la siguiente figura:El condensador Ct, se carga ahora solamente a través de RA porque el diodo D1cortocircuita a la resistencia RB durante el tiempo de carga del condensador. Ladescarga de Ct se realiza a través de RB únicamente. En estas condiciones, el ciclo detrabajo del circuito está dado por:Así en este circuito, para obtener un ciclo de trabajo de 50%, RA debe ser igual a RB.Un repaso:La Figura 8-1, muestra un contador ascendente/descendente preiniciable 74193,indicando:(a) símbolo lógico, (b) descripción entrada/salida y (c) tabla de selección de modos.La Figura 8-1, muestra el símbolo lógico y la descripción de entrada y salida delcontador
  5. 5. 74193. Este contador puede describirse como un contador ascendente/ descendentepre iniciableMOD-16 con conteo síncrono, pre iniciación asíncrona y reiniciación maestraasíncrona.Observemos la función de cada entrada y salida:ENTRADAS DE RELOJ CPU y CPD El contador responderá a las TPP (Transición dePendientePositiva) en una de las dos entradas de reloj. CPU es la entrada de reloj de conteoascendente.Cuando se apliquen los pulsos a esta entrada, el contador se incrementará (contaráhacia arriba) en cada TPP hasta llegar a un conteo máximo de 1111; entonces serecicla a 0000 y vuelve a comenzar. CPD es la entrada de reloj de conteodescendente. Cuando se apliquen los pulsos a esta entrada, el contador decrementará(contará hacia abajo) en cada TPP hasta llegar a un conteo mínimo de 0000; entoncesse recicla a 1111 y vuelve a comenzar. De este modo se usará una entrada de relojpara contar en tanto la otra esté inactiva (se conserva en ALTO).REINICIACIÓN MAESTRA (MR). Esta es una entrada asíncrona activa en ALTO quereinicia al contador en el estado 0000. MR es un reiniciador de cd (corriente directa),de manera que tendrá al contador en 0000 en tanto que MR=1. También elimina todaslas otras entradas.ENTRADAS PREINICIABLES. Los multivibradores (flip-flop) del contador puedenpreiniciarse en los niveles lógicos presentes en las entradas de datos paralelas P0-P3pulsando momentáneamente la entrada de carga paralela de ALTO a BAJO. Esta esuna preiniciación asíncrona que elimina la operación de conteo. No obstante, no tendráefecto si la entrada MR se encuentra en su estado activo en ALTO.SALIDAS DEL CONTEO. El conteo regular siempre esta presente en las salidas Q0-Q3 de los MVB(MultiViBrador), donde Q3 es el LSB (bit menos significativo) y Q0 el MSB (bit mássignificativo).SALIDAS FINALES DEL CONTEO. Estas salidas se utilizan cuando dos o másunidades del 74LS193 se conectan como contador con etapas múltiples para producirun número MOD mayor.En el modo de conteo ascendente, la salida del contador de orden inferior se conectaa la entrada CPUdel siguiente contador de orden superior. En el modo de conteodescendente, la salida del contador de orden inferior se conecta a la entrada CPD delsiguiente contador de orden superior. es el conteo ascendente final (también llamadoacarreo). Se genera en el 74193 utilizando la lógica que se muestra en la Figura 8-2(a). Evidentemente será BAJO sólo cuando el contador se encuentre en el estado1111 y CPU sea BAJO. Así, permanecerá en ALTO cuando el contador cuente haciaarriba de 0000 a 0001. En la siguiente TPP de CPU, elconteo pasa a 1111, pero no pasa a BAJO sino hasta que CPU retorna a BAJO. Lasiguiente TPP en CPU recicla el contador a 0000 y también ocasiona que retorne a
  6. 6. ALTO. Esta TPP en ocurre cuando el contador se recicla de 1111 a 0000 y se puedeutilizar para cronometrar un segundo contador ascendente 74193 a su siguienteconteo superior. es la salida del conteo descendente final (también llamado préstamo).Se genera como se muestra en la Figura 8-2 (b). Normalmente es ALTO y no pasa aBAJO sino hasta que el contador haya contado hacia a abajo hasta el estado 0000 yCPD sea BAJO. Cuando la siguiente TPP en CPD recicla el contador a 1111, ocasionaque retorne a ALTO. Esta TPP en TCD se puede usar para cronometrar un segundocontador descendente 74193 en su siguiente conteo inferior.DIRECCIÓN DEL CONTEO (+ o -). Las entradas CPU y CPD se muestran como dosetiquetas distintas porque tienen efectos internos diferentes. Primero se considerarála etiqueta superior.Esta etiqueta para la entrada CPU es 2+. El signo (+) indica que una TPP en estaentrada incrementará en uno el conteo; en otras palabras, causará que el contadorcuente de manera ascendente. Del mismo modo, la etiqueta superior para la entradaCPD tiene un signo menos (-) para señalar que esta entrada disminuye en 1 el valordel conteo; en otras palabras; causa que el conteo sea descendente.Diagrama lógico
  7. 7. Exhibidores (display).Como las salidas Q0 Q1 Q2 Q3, realizan su conteo binario de 0 a 15 y para un conteodecimal nada más se necesita de 0 a 9; entonces se le adapta una compuerta Y (AND) de4 entradas al contador de tal forma que cuando se encuentre el conteo en 10b (1010) seajusta la conexión con dos inversores para poder activar la compuerta Y y su salida seutiliza para activar a MR(reiniciación maestra) para llevar al contador a 0000 obteniendoun ciclo en el contador de 0 a 9.Esta misma salida invertida incrementará el contador de las decenas (contador 2).Usando el74LS192 el diseño se hubiera facilitado mucho.De esta misma manera se obtiene el ciclo de 0 a 9 para las decenas, lo cual se observaen el diagrama lógico siguiente.

×