Your SlideShare is downloading. ×
0
Universidade Federal de Santa Catarina         Centro Tecnológico – CTC    Departamento de Engenharia Elétrica            ...
Sistemas DigitaisCircuito multiplexador - Mux        EEL7020 – Sistemas Digitais   2/13
Objetivos do laboratório1. Entender o conceito de “multiplexador”.2. Implementação de multiplexador em VHDL   utilizando a...
Projeto de multiplexador - MUX 2 x 1 • No circuito, se s = 0, a saída m será igual a entrada x.   Se s = 1, a saída m será...
Projeto de multiplexador - MUX 4 x 1                                                         w   00  w                    ...
Tarefa a ser realizada na aula práticaPARTE I – Mux 4x1 em VHDL estruturalPARTE II – Mux 4x1 em VHDL comportamental       ...
Reutilizar os arquivos do lab anterior, e realizar asalterações indicadas a seguir (Mux 4x1 no lugar de C4):              ...
Descrição da tarefa: PARTE I – VHDL estrutural• Utilizar os componentes C1, C2, C3 e topo do laboratórioanterior.• Remover...
Interface com o usuário                                              Saída F - LEDR(0)     Seleção   SW(17) SW(16)        ...
Descrição da tarefa: PARTE II – VHDL comportamental• Criar um novo arquivo VHDL, e implementar um NOVO mux 4x1utilizando V...
Resumo da tarefa – Atenção!! SÃO DOIS PROJETOS DIFERENTES! • PARTE I – Projetar e implementar o MUX em VHDL               ...
PARTE I – VHDL estrutural             topo     C1                                              w, x, y, z: in std_logic;C ...
PARTE II – VHDL comportamental             topo     C1                                              w, x, y, z: in std_log...
Upcoming SlideShare
Loading in...5
×

Lab4 mux

452

Published on

0 Comments
0 Likes
Statistics
Notes
  • Be the first to comment

  • Be the first to like this

No Downloads
Views
Total Views
452
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
24
Comments
0
Likes
0
Embeds 0
No embeds

No notes for slide

Transcript of "Lab4 mux"

  1. 1. Universidade Federal de Santa Catarina Centro Tecnológico – CTC Departamento de Engenharia Elétrica http://gse.ufsc.br“EEL7020 – Sistemas Digitais” Prof. Eduardo Augusto Bezerra Eduardo.Bezerra@eel.ufsc.br Florianópolis, agosto de 2012.
  2. 2. Sistemas DigitaisCircuito multiplexador - Mux EEL7020 – Sistemas Digitais 2/13
  3. 3. Objetivos do laboratório1. Entender o conceito de “multiplexador”.2. Implementação de multiplexador em VHDL utilizando apenas funções booleanas (VHDL estrutural).3. Implementação de multiplexador em VHDL utilizando when / else (VHDL comportamental).4. Estudo de caso: uso de mux no projeto hierárquico do lab anterior. EEL7020 – Sistemas Digitais 3/13
  4. 4. Projeto de multiplexador - MUX 2 x 1 • No circuito, se s = 0, a saída m será igual a entrada x. Se s = 1, a saída m será igual a entrada y. x 0 m y 1 s VHDL estrutural: m <= (NOT (s) AND x) OR (s AND y); m <= x when s = ‘0’ else VHDL comportamental: y; EEL7020 – Sistemas Digitais 4/13
  5. 5. Projeto de multiplexador - MUX 4 x 1 w 00 w x 01 m y 10 x z 11 m 2 bits y s z VHDL comportamental: m <= w when s = “00” else s1 x when s = “01” else s0 y when s = “10” else z; Definição do seletor na entity - s: in std_logic_vector(1 downto 0); EEL7020 – Sistemas Digitais 5/13
  6. 6. Tarefa a ser realizada na aula práticaPARTE I – Mux 4x1 em VHDL estruturalPARTE II – Mux 4x1 em VHDL comportamental EEL7020 – Sistemas Digitais 6/13
  7. 7. Reutilizar os arquivos do lab anterior, e realizar asalterações indicadas a seguir (Mux 4x1 no lugar de C4): C1 topoC SW(2) F1B SW(1)A SW(0) Mux 4x1 LEDR(7) LEDR(6) LEDR(5) C2 LEDR(4) LEDR(3) 00 F2 01 LEDR(2) LEDR(1) LEDR(0) 10 0 11 F C3 2 bits F3SeleçãoSW(17..16) EEL7020 – Sistemas Digitais 7/13
  8. 8. Descrição da tarefa: PARTE I – VHDL estrutural• Utilizar os componentes C1, C2, C3 e topo do laboratórioanterior.• Remover o componente C4 do projeto: • Remover C4 da lista de arquivos • Remover o Component C4 do topo.vhd • Remover o port map do C4 do topo.vhd• Criar um novo arquivo VHDL, e implementar um mux 4x1utilizando VHDL estrutural, conforme exemplo do slide 4.• Editar o arquivo topo.vhd, e realizar a inclusão do novocomponente mux 4x1 no circuito, utilizando as construções doVHDL component e port map. EEL7020 – Sistemas Digitais 8/13
  9. 9. Interface com o usuário Saída F - LEDR(0) Seleção SW(17) SW(16) Entrada C Entrada B Entrada A SW(2) SW(1) SW(0) Seleção SW(17..16) Saída LEDR(0) 00 F1 01 F2 10 F3 11 0 (LED apagado) EEL7020 – Sistemas Digitais 9/13
  10. 10. Descrição da tarefa: PARTE II – VHDL comportamental• Criar um novo arquivo VHDL, e implementar um NOVO mux 4x1utilizando VHDL comportamental, conforme exemplos dos slides4 e 5 (uso de when / else).• Não é necessário alterar o arquivo topo.vhd, pois o novo mux4x1 deverá possuir exatamente a mesma interface do mux 4x1implementado em VHDL estrutural da PARTE I (mesma entity).• Se na entity da PARTE I (VHDL estrutural) não foi definido um seletor de dois bits, ou seja s: in std_logic_vector(1 downto 0), nesse caso será necessário realizar essa alteração na PARTE II.• Realizar a síntese, simulação, e prototipação na placa DE2, everificar se o novo circuito funciona de acordo com o esperado. EEL7020 – Sistemas Digitais 10/13
  11. 11. Resumo da tarefa – Atenção!! SÃO DOIS PROJETOS DIFERENTES! • PARTE I – Projetar e implementar o MUX em VHDL w estrutural: x y m z m <= (w and ((NOT (s1) AND (NOT(s0))) OR … s1 s0 • PARTE II – Projetar e implementar o MUX em VHDL comportamental: w 00 m <= w when s = “00” else x 01 m x when s = “01” else y 10 y when s = “10” else z 11 z; 2 bits s EEL7020 – Sistemas Digitais 11/13
  12. 12. PARTE I – VHDL estrutural topo C1 w, x, y, z: in std_logic;C SW(2) F1 m: out std_logic;B SW(1) LEDR(7)A SW(0) Mux 4x1 LEDR(6) LEDR(5) C2 LEDR(4) LEDR(3) 00 F2 01 LEDR(2) LEDR(1) 10 LEDR(0) 11 0 F C3 F3 2 bitsSeleçãoSW(17..16) EEL7020 – Sistemas Digitaisin s: std_logic_vector(1 downto 0); 12/13
  13. 13. PARTE II – VHDL comportamental topo C1 w, x, y, z: in std_logic;C SW(2) F1 m: out std_logic;B SW(1)A SW(0) Mux 4x1 LEDR(7) LEDR(6) LEDR(5) C2 LEDR(4) LEDR(3) 00 F2 01 when LEDR(2) LEDR(1) LEDR(0) 10 else 0 11 F C3 F3 2 bitsSeleçãoSW(17..16) EEL7020 – Sistemas Digitaisin s: std_logic_vector(1 downto 0); 13/13
  1. A particular slide catching your eye?

    Clipping is a handy way to collect important slides you want to go back to later.

×