1        Faculdade de Ciˆncia e Tecnologia                         e        Engenharia de El´trica                        ...
2
Sum´rio   a1 Primeira Unidade                                                                                             ...
4                                                                                                                         ...
Referˆncias Bibliogr´ficas     e              a                                                                            ...
Cap´   ıtulo 1Primeira Unidade1.1     Sistema de Numera¸˜o                         ca   0 1 2 3 4 5 6 7 8 9 → Decimal   20...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                                o                               ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                       o                                        ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                              o                                 ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                                      o                         ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                                  o                             ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                                      o                         ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                                      o                         ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                                      o                         ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                                      o                         ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                                             o                  ...
Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi                       o                                        ...
Cap´   ıtulo 2Segunda Unidade2.1     Sistemas Digitais    Um sistema digital e um conjunto de fun¸oes de chaveamento envol...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                           o                                    ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi     o                                          a            32F...
Cap´   ıtulo 3Terceira Unidade3.1      Conversores A/D e D/A3.1.1    Introdu¸˜o                ca   A maioria dos dados ob...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi     o                                          a            37 ...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi                            o                                   ...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi                             o                                  ...
Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi                           o                                    ...
Apostila completa de eletronica digita(fct)
Apostila completa de eletronica digita(fct)
Apostila completa de eletronica digita(fct)
Apostila completa de eletronica digita(fct)
Apostila completa de eletronica digita(fct)
Apostila completa de eletronica digita(fct)
Apostila completa de eletronica digita(fct)
Apostila completa de eletronica digita(fct)
Upcoming SlideShare
Loading in …5
×

Apostila completa de eletronica digita(fct)

1,257
-1

Published on

0 Comments
1 Like
Statistics
Notes
  • Be the first to comment

No Downloads
Views
Total Views
1,257
On Slideshare
0
From Embeds
0
Number of Embeds
0
Actions
Shares
0
Downloads
51
Comments
0
Likes
1
Embeds 0
No embeds

No notes for slide

Apostila completa de eletronica digita(fct)

  1. 1. 1 Faculdade de Ciˆncia e Tecnologia e Engenharia de El´trica e Disciplina: Eletrˆnica Digital o Professor: Vitor Le˜o Filardi aApostila de Eletrˆnica Digital o
  2. 2. 2
  3. 3. Sum´rio a1 Primeira Unidade 7 1.1 Sistema de Numera¸ao . . . . . c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 1.1.1 Polinˆmio Geral . . . . o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 1.1.2 N´ meros Reais . . . . . u . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 1.1.3 Exerc´ ıcios de Fixa¸ao . c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 1.2 Portas L´gicas - Defini¸ao . . . o c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 1.2.1 Tipos de portas l´gicas o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 1.2.2 Tipos de Portas L´gicaso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 1.2.3 Teoremas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 1.2.4 Exerc´ ıcios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 1.3 Exerc´ıcios de Fixa¸ao: . . . . . c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 Segunda Unidade 21 2.1 Sistemas Digitais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.1.1 Flip-Flop-SR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 2.1.2 Flip-Flop SR controlado por um pulso de Clock . . . . . . . . . . . . . . . . . . 22 2.1.3 Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 2.1.4 Flip-Flop JK com entradas Preset e Clear . . . . . . . . . . . . . . . . . . . . . 24 2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo) . . . . . . . . . . . . . . . . . . . 24 2.1.6 Flip-Flop T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 2.1.7 Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 2.2 Registradores de Deslocamento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 2.2.1 Conversor S´rie-Paralelo . . . . . . . . . . . . . e . . . . . . . . . . . . . . . . . . 26 2.2.2 Conversor Paralelo - S´rie . . . . . . . . . . . . e . . . . . . . . . . . . . . . . . . 27 2.3 Contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 2.3.1 Contadores Ass´ ıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 2.3.2 Contadores S´ ıncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 2.4 Sistema de Projetos de Subsistemas Seq¨ enciais . . . . u . . . . . . . . . . . . . . . . . . 303 Terceira Unidade 33 3.1 Conversores A/D e D/A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 3.1.1 Introdu¸ao . . . . . . c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 3.1.2 Quantiza¸ao . . . . . . c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 3.1.3 Taxa de Amostragem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 3.1.4 Linearidade . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 3.2 Desenvolvimento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 3.2.1 Aplica¸ao . . . . . . . c˜ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 3.3 Multiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 3.4 Demultiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 3.5 Circuitos Aritm´ticos . . . . . e . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 3.5.1 Meio Somador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 3.5.2 Somador Completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 3.5.3 Meio Subtrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 3.5.4 Subtrator Completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 3.6 Mem´rias . . . . . . . . . . . o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 3
  4. 4. 4 ´ SUMARIO 3.6.1 Classifica¸ao das Mem´rias . c˜ o . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 3.7 Terminologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 3.8 Princ´ ıpios de Opera¸ao da Mem´ria c˜ o . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 3.8.1 Entradas de Endere¸o . . . . c . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 3.8.2 A Entrada R/W . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 3.8.3 Habilita¸ao da Mem´ria . . . c˜ o . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 3.8.4 Exerc´ ıcios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
  5. 5. Referˆncias Bibliogr´ficas e a ´IDOETA, I. V.; CAPUANO, F. G. Elementos de Eletrˆnica Digital. [S.l.]: Editora Erica, 1984. o ´IDOETA, I. V.; CAPUANO, F. G. Sistemas Digitais-Princ´pios e Aplicacoes. [S.l.]: Editora Erica, ı1984. 5
  6. 6. Cap´ ıtulo 1Primeira Unidade1.1 Sistema de Numera¸˜o ca 0 1 2 3 4 5 6 7 8 9 → Decimal 2003 → 2000 + 000 + 00 + 3 2 ∗ 103 + 0 ∗ 102 + 0 ∗ 101 + 3 ∗ 100 abc= a ∗ 102 + b ∗ 101 + c ∗ 1001.1.1 Polinˆmio Geral o (n)b = ni ∗ bi + ni−1 ∗ bi−1 + ni−2 ∗ bi−2 + ... + n1 ∗ b1 + n0 ∗ b0 Convers˜o de Bin´ria (0,1) para Decimal utilizando o Polinˆmio Geral a a o (101101)2 = 1 ∗ 25 + 0 ∗ 24 + 1 ∗ 23 + 1 ∗ 22 + 0 ∗ 21 + 1 ∗ 20 =32+0+8+4+0+1 =(45)10 Por divis˜es sucessivas encontre os seguintes valores abaixo, lembrando que o restos devem ser osempre menores que a base em quest˜o e a montagem dos n´ meros seguem de baixo para cima. a u Exerc´ ıcios: (46)10 = (?)2 (123)10 = (?)2 (4305)10 = (?)2 (146)10 = (?)2 (309)10 = (?)2 (1010111)2 = (?)5 (210011)3 = (?)5 (376)10 = (?)7 (9450)10 = (?)9 (1101011)2 = (?)4 (452)8 = (?)2 (13215)6 = (?)51.1.2 N´meros Reais u (123, 456)10 = 1 ∗ 102 + 2 ∗ 101 + 3 ∗ 100 + 4 ∗ 2−1 + 5 ∗ 10−2 + 6 ∗ 10−3 (123, 45)10 = (?)2 1a Etapa: 123/2=1111011 2a Etapa:
  7. 7. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 8 0, 45 ∗ 2 = 0, 90 → 0, 90 ∗ 2 = 1, 80 → 0, 80 ∗ 2 = 1, 60 → 0, 60 ∗ 2 = 1, 20 → 0, 20 ∗ 2 = 0, 40 → 0, 80 ∗ 2 = 1, 60 (1111011, 011100)2 Ex: (101101, 11101)2 = (?)10 = 45, 90625 Opera¸oes: c˜ Adi¸ao: c˜ 1 1111 2 (121)10 (1011011)2 (1232)5 +(39)10 +(11110)2 +(32)5 (160)10 (111001)2 (1444)5 Subtra¸ao: c˜ 111 2 (121)10 (1011011)2 (1232)5 -(39)10 -(11110)2 -(32)5 (82)10 (111001)2 (1200)51.1.3 Exerc´ ıcios de Fixa¸˜o ca a)(10346)10 =(?)2 b)(156, 23)10 =(?)2 c)(305, 34)10 =(?)2 d)(786, 46)10 =(?)2 e)(1001110011)2 =(?)10 f)(101101, 1011)2 =(?)10 g)(1010, 100)2 =(?)10 h)(1111, 111)2 =(?)10 i)(4305, 009)10 =(?)2 j)(200, 002)10 =(?)2 l)(110011, 1100)2 =(?)10 m)(10110011, 11)2 =(?)10 Somas: (da quest˜o a anterior) a)(g + h)2 =(?)2 b)(e + f )10 =(?)10 c)(l + m)2 =(?)2 d)(i + j)10 =(?)10 e)(a + b)2 =(?)2 f)(c + d)10 =(?)10 Subtra¸oes:(da quest˜o anterior) c˜ a a)(a-b)=(?)2 b)(c-d)=(?)2 c)(e-f)=(?)2
  8. 8. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 9 Tabela de Convers˜es de Unidades o Decimal Bin´rio a Quarten´rio a Octal Hexadecimal 0 0 0 0 0 1 1 1 1 1 2 10 2 2 2 3 11 3 3 3 4 100 10 4 4 5 101 11 5 5 6 110 12 6 6 7 111 13 7 7 8 1000 20 10 8 9 1001 21 11 9 10 1010 22 12 A 11 1011 23 13 B 12 1100 30 14 C 13 1101 31 15 D 14 1110 32 16 E 15 1111 33 17 FExerc´ ıcios: (46)4 =(?)2 (123)4 = (?)2 (4305)4 = (?)2 (146)4 = (?)2 (307)8 =(?)2 (4531)8 = (?)2 (1074)8 = (?)2 (5076)8 = (?)2 (9450)16 =(?)2 (1AF DC)16 = (?)2 (F EDCBA)16 = (?)2 (DB452)16 = (?)2 (A51F )16 =(?)8 (DBA4)16 = (?)8 (2100, 11)16 = (?)8 (376, 8)16 = (?)8 (9450)16 =(?)4 (E21A)16 = (?)4 (E94, 50)16 = (?)4 (B45, F )16 = (?)4 (1023)4 =(?)16 (765432)8 = (?)16 (65, 42)8 = (?)16 (45, 7)8 = (?)16 (309)8 =(?)4 (74777)8 = (?)4 (76, 72)8 = (?)4 (37, 6)8 = (?)4
  9. 9. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 10 Portas L´gicas o1.2 Portas L´gicas - Defini¸˜o o ca As portas l´gicas s˜o circuitos eletrˆnicos destinados a executar as Opera¸oes L´gicas. Estes o a o c˜ ocircuitos eletrˆnicos, compostos de transistores, diodos,resistores, etc, s˜o encapsulados na forma de o aCircuito Integrado.Cada circuito integrado pode conter v´rias Portas L´gicas, de iguais ou difer- a oentes Fun¸oes L´gicas. c˜ o Portas l´gicas de mesma fun¸ao podem ter caracter´ o c˜ ısticas el´tricas diferentes, como: corrente de eopera¸ao, consumo e velocidade de transmiss˜o. Os circuitos integrados, ser˜o estudados os aspectos c˜ a areferentes somente a l´gica. Para a eletrˆnica digital, os s´ ` o o ımbolos “0”e “1”da algebra booleana, s˜o ´ an´ ıveis de tens˜o el´trica, onde “0”− Equivale ao n´ de tens˜o mais baixo e “1”− Equivale ao n´ a e ıvel a ıvelde tens˜o mais alto. Estes n´ a ıveis l´gicos ser˜o os estados l´gicos das vari´veis l´gicas de entrada esa´ o a o a o ıdados circuitos l´gicos. o1.2.1 Tipos de portas l´gicas o A seguir ser˜o apresentados os tipos de portas l´gicas de duas entradas, com s´ a o ımbolo,fun¸ao,tabela c˜verdade e um Circuito Integrado equivalente comercial. Algumas portas l´gicas podem possuir mais ode duas entradas e alguns circuitos integrados,podem possuir tipos diferentes de portas l´gicas no omesmo encapsulamento. Conhecida como algebra de chaveamento, bin´ria, aplica¸ao direta na eletrˆnica digital. ´ a c˜ o1.2.2 Tipos de Portas L´gicas oPorta OU (OR) Representa¸ao Alg´brica: F = A + B c˜ e Ler-se: A fun¸ao F ´ equivalente a vari´vel “A”ou “B” c˜ e a Tabela Verdade Diagrama de Blocos Mapa de Karnaugh A B F 0 0 0 A A 0 1 1 B 0 1 1 0 1 B 1 1 Figura 1.1: Porta OU de 2 entradas. 1 1 1
  10. 10. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 11Tabela VerdadeA B C F Diagrama de Blocos Mapa de Karnaugh0 0 0 00 0 1 1 A A0 1 0 1 C 0 1 1 10 1 1 1 C 1 1 1 11 0 0 1 B B B1 0 1 1 Figura 1.2: Porta OU de 3 entradas.1 1 0 11 1 1 1 Tabela VerdadeA B C D F0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 1 Mapa de Karnaugh Diagrama de Blocos0 1 0 0 1 A A0 1 0 1 1 0 1 1 1 D0 1 1 0 1 C 1 1 1 10 1 1 1 1 D 1 1 1 11 0 0 0 1 C 1 1 1 1 D1 0 0 1 1 Figura 1.3: Porta OU de 4 entradas. B B B1 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1Porta E (AND) Representa¸ao Alg´brica: F = A * B c˜ e Ler-se: A fun¸ao F ´ equivalente a vari´vel “A”e “B” c˜ e a Tabela Verdade Diagrama de Blocos Mapa de Karnaugh A B F 0 0 0 A A 0 1 0 B 0 0 1 0 0 B 0 1 Figura 1.4: Porta E de 2 entradas. 1 1 1
  11. 11. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 12Tabela VerdadeA B C F Diagrama de Blocos Mapa de Karnaugh0 0 0 00 0 1 0 A A0 1 0 0 C 0 0 0 00 1 1 0 C 0 0 0 11 0 0 0 B B B1 0 1 0 Figura 1.5: Porta E de 3 entradas.1 1 0 01 1 1 1 Tabela VerdadeA B C D F0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 0 Mapa de Karnaugh Diagrama de Blocos0 1 0 0 0 A A0 1 0 1 0 0 0 0 0 D0 1 1 0 0 C 0 0 0 00 1 1 1 0 D 0 0 1 01 0 0 0 0 C 0 0 0 0 D1 0 0 1 0 Figura 1.6: Porta E de 4 entradas. B B B1 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 1Porta Inversora (NOT) Representa¸ao Alg´brica: F = A c˜ e Ler-se: A fun¸ao F ´ equivalente a vari´vel n˜o “A” c˜ e a a Tabela Verdade Diagrama de Blocos Mapa de Karnaugh A F A A 0 1 1 0 1 0 Figura 1.7: Porta Inversora.
  12. 12. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 13Porta N˜o OU (NOR) a Representa¸ao Alg´brica: F = A + B c˜ e Ler-se: A fun¸ao F n˜o ´ equivalente a vari´vel “A”ou “B” c˜ a e a Tabela Verdade Diagrama de Blocos Mapa de Karnaugh A B F 0 0 1 A A 0 1 0 B 1 0 1 0 0 B 0 0 Figura 1.8: Porta N˜o OU de 2 entradas. a 1 1 0Tabela VerdadeA B C F Diagrama de Blocos Mapa de Karnaugh0 0 0 10 0 1 0 A A0 1 0 0 C 1 0 0 00 1 1 0 C 0 0 0 01 0 0 0 B B B1 0 1 0 Figura 1.9: Porta N˜o OU de 3 entradas. a1 1 0 01 1 1 0 Tabela VerdadeA B C D F0 0 0 0 10 0 0 1 00 0 1 0 00 0 1 1 0 Mapa de Karnaugh Diagrama de Blocos0 1 0 0 0 A A0 1 0 1 0 1 0 0 0 D0 1 1 0 0 C 0 0 0 00 1 1 1 0 D 0 0 0 01 0 0 0 0 C 0 0 0 0 D1 0 0 1 0 Figura 1.10: Porta N˜o OU de 4 entradas. a B B B1 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0
  13. 13. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 14Porta N˜o E (NAND) a Representa¸ao Alg´brica: F = A ∗ B c˜ e Ler-se: A fun¸ao F N˜o ´ equivalente a vari´vel “A”e “B” c˜ a e a Tabela Verdade Diagrama de Blocos Mapa de Karnaugh A B F 0 0 1 A A 0 1 1 B 1 1 1 0 1 B 1 0 Figura 1.11: Porta N˜o E de 2 entradas. a 1 1 0Tabela VerdadeA B C F Diagrama de Blocos Mapa de Karnaugh0 0 0 10 0 1 1 A A0 1 0 1 C 1 1 1 10 1 1 1 C 1 1 1 01 0 0 1 B B B1 0 1 1 Figura 1.12: Porta N˜o E de 3 entradas. a1 1 0 11 1 1 0 Tabela VerdadeA B C D F0 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 1 Mapa de Karnaugh Diagrama de Blocos0 1 0 0 1 A A0 1 0 1 1 1 1 1 1 D0 1 1 0 1 C 1 1 1 10 1 1 1 1 D 1 1 0 11 0 0 0 1 C 1 1 1 1 D1 0 0 1 1 Figura 1.13: Porta N˜o E de 4 entradas. a B B B1 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 0
  14. 14. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 15Porta OU Exclusivo (XOR) Representa¸ao Alg´brica: F = (A ∗ B)+(A ∗ B) ou A (+) B c˜ e Ler-se: A fun¸ao F ´ equivalente ou a vari´vel “A”ou “B” c˜ e a Tabela Verdade Diagrama de Blocos Mapa de Karnaugh A B F 0 0 0 A A 0 1 1 B 0 1 1 0 1 Figura 1.14: Porta OU Exclusivo de 2 en- B 1 0 1 1 0 tradas.Tabela VerdadeA B C F Diagrama de Blocos Mapa de Karnaugh0 0 0 00 0 1 1 A A0 1 0 1 C 0 1 0 10 1 1 0 C 1 0 0 01 0 0 1 Figura 1.15: Porta OU Exclusivo de 3 en- B B B1 0 1 0 tradas.1 1 0 01 1 1 0 Tabela VerdadeA B C D F0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 0 Mapa de Karnaugh Diagrama de Blocos0 1 0 0 1 A A0 1 0 1 0 0 1 0 1 D0 1 1 0 0 C 1 0 0 00 1 1 1 0 D 0 0 0 01 0 0 0 1 Figura 1.16: Porta OU Exclusivo de 4 en- C 1 0 0 0 D1 0 0 1 0 tradas. B B B1 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 0
  15. 15. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 16Porta N˜o OU Exclusivo (XNOR) a Representa¸ao Alg´brica: F = (A + B)*(A + B) ou A (*) B c˜ e Ler-se: A fun¸ao F n˜o ´ equivalente ou a vari´vel “A”ou “B” c˜ a e a Tabela Verdade Diagrama de Blocos Mapa de Karnaugh A B F 0 0 1 A A 0 1 0 B 1 0 1 0 0 Figura 1.17: Porta N˜o OU Exclusivo de a B 0 1 1 1 1 2 entradas.Tabela VerdadeA B C F Diagrama de Blocos Mapa de Karnaugh0 0 0 10 0 1 0 A A0 1 0 0 C 1 0 1 00 1 1 1 C 0 1 1 11 0 0 0 Figura 1.18: Porta N˜o OU Exclusivo de a B B B1 0 1 1 3 entradas.1 1 0 11 1 1 1 Tabela VerdadeA B C D F0 0 0 0 10 0 0 1 00 0 1 0 00 0 1 1 1 Mapa de Karnaugh Diagrama de Blocos0 1 0 0 0 A A0 1 0 1 1 1 0 1 0 D0 1 1 0 1 C 0 1 1 10 1 1 1 1 D 1 1 1 11 0 0 0 0 Figura 1.19: Porta N˜o OU Exclusivo de a C 0 1 1 1 D1 0 0 1 1 4 entradas. B B B1 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1
  16. 16. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 171.2.3 TeoremasTeoremas de D’Morgam ou Morgan 1a Teorema A+B =A∗B 2a Teorema A∗B =A+B Demonstra¸ao c˜ 1o Teorema 2o Teorema A B 1o Mem 2o Mem A B 1o Mem 2o Mem 0 0 1 1 0 0 1 1 0 1 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 1 0 0 1 1 0 0 Principais Postulados de Boole Considere X, Y e Z vari´veis l´gicas distintas. a o 0*X=0 1*X=X X*X=X X *X=0 0+X=X 1+X=1 X+X=X X +X=1 X =XComutativas: X+Y=Y+X X*Y=Y*X
  17. 17. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 18Associativas: X+(Y+Z)=(X+Y)+Z X*(Y*Z)=(X*Y)*ZDistributivas: X*(Y+Z)=(X*Y)+(X*Z)1.2.4 Exerc´ ıcios: Dado a fun¸ao abaixo, monte a tabela verdade, o mapa de Karnaugh e o Diagrama de Blocos. c˜a)F=(A+B) * Cb)F= A * B + A*B*C +A*Cc)Monte a express˜o e simplifique-a a A Bd)Monte a express˜o e simplifique-a a A B C D
  18. 18. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 19e)Monte a express˜o e o diagrama de blocos a A A C X 0 1 X C 0 1 0 0f)Monte a express˜o e o diagrama de blocos a A A 0 1 0 0 D C 0 1 1 1 D 1 1 1 0 C 0 0 0 0 D B B Bg)Monte a express˜o e o diagrama de blocos a A A X 0 X 1 D C 1 X 0 1 D 1 0 0 0 C 1 1 0 0 D B B B1.3 Exerc´ ıcios de Fixa¸˜o: caa)Projetar um sistema para a identifica¸ao da altura de garrafas produzidas poruma empresa de c˜ cerveja. Sabe-se que a empresa produz garrafas com 3 alturaspadronizadas 10 cm, 15 cm e 20 cm. As garrafas abandonam a linha de produ¸ao naposi¸ao vertical transportada por uma esteira. Uti- c˜ c˜ lizar sensores opticos eindicadores de led´s coloridos, uma cor para cada altura de garrafa. ´b)Um teclado decimal fornece 4 informa¸oes bin´rias indicando qual tecla que foi pressionada. Deseja c˜ a dimensionar um sistema digital que acenda um led sempre que a tecla pressionada seja m´ ltipla de u 2 ou de 3.c)Um teclado decimal apresenta sa´ codificada em bin´rio. Escrever a equa¸ao alg´brica simplificada ıda a c˜ e de uma fun¸ao de chaveamento (l´gica) que indique sempre qua a tecla pressionada seja um n´ mero c˜ o u impar.d)Projetar um sistema l´gico conversor do c´digo BCD para um display de 7 segmentos. o oe)Dimensionar um sistema l´gico que recebendo em suas entradas um c´digo BCD mostre em um o o display de 7 segmentos os seguintes requesitos: 0→U Par → L Impar → A
  19. 19. Eletrˆnica Digital - 1a Unidade - Prof. Vitor Le˜o Filardi o a 20Simplifique as express˜es: o S = A∗B∗C +A∗C +A+B S = A∗B∗C +A∗B∗C +A∗B+C S = A∗B+A∗B S = A ∗ B + C + A ∗ B ∗ C + AB + C + A ∗ B ∗ C + A ∗ B ∗ C
  20. 20. Cap´ ıtulo 2Segunda Unidade2.1 Sistemas Digitais Um sistema digital e um conjunto de fun¸oes de chaveamento envolvendo vari´veis bin´rias e que c˜ a arealizam determinadas tarefas. Os sistemas digitais se agrupam em duas categorias distintas:a)Sistemas Digitais Combinacionais, eb)Sistemas Digitais Seq¨ enciais. u Os sistemas combinacionais apresentam em suas sa´ ıdas, num certo instante de tempo, valores quedependem exclusivamente dos valores aplicados em suas entradas nesse exato instante.Os sistemas seq¨ˆncias apresentam em suas sa´ ue ıdas, em um determinado instante,valores que dependemdos valores presentes nas entradas nesse instante e em instantes anteriores.2.1.1 Flip-Flop-SR Para tal comportamento os sistemas seq¨ enciais dever˜o conter estruturas de memoriza¸ao que ar- u a c˜mazenar˜o entradas anteriormente aplicadas. O modulo b´sico de memoriza¸ao s˜o os FLIP-FLOP, a a c˜ asendo facilmente constru´ a partir de portas l´gicas introduzindo-se uma realimenta¸ao adequada ıdo o c˜na mesma. Assim os FLIP-FLOP s˜o dispositivos que possuem dois estados est´veis. Para um FLIP-FLOP a aassumir um desses estados e necess´rio que haja uma combina¸ao das vari´veis e de um pulso de con- a c˜ atrole, clock. Ap´s este pulso, o FLIP-FLOP permanecera nesse estado at´ a chegada de um novo o epulso de controle e, ent˜o, de acordo com as vari´veis de entrada, permanecer´ ou mudar´ de estado. a a a a Basicamente, podemos representar o FLIP-FLOP como um bloco onde temos duas sa´ ıdas Q e¯Q, entradas para as vari´veis e um entrada de controle (clock). A sa´ Q ser´ a principal do bloco. a ıda a S R Qa/Qn Qf/Qn+1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 Figura 2.1: Flip-Flop SR discreto.
  21. 21. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 22 Onde Qa/Qn representa o estado anterior e Qf ou Qn+1 o estado poss´ ıvel. Assim podemos assumir que a tabela verdade de um flip-flop SR b´sico e: a S R Qf 0 0 Qa 0 1 0 1 0 1 1 1 N˜o permitido aExistem v´rios tipos de FLIP-FLOP classificados em dois grandes blocos: a ıncrono •S´ ıncrono •Ass´Os FLIP-FLOP s´ ıncronos s´ respondem as mudan¸as de estados nas entradas quando essas ocorrem o csimultaneamente com a ocorrˆncia de um pulso de controle (clock ou triger), ou seja, o sincronismo, eenquanto que os ass´ ıncronos reagem quanto a varia¸ao das entradas. ` c˜ Al´m dessas classifica¸oes os FLIP-FLOP se agrupam em algumas fam´ e c˜ ılias, ou tipos como: 1.Set-Reset (SR); 2.Master-Slave(MS); 3.JK; 4.Tipo T, e; 5.Tipo D (Delay)2.1.2 Flip-Flop SR controlado por um pulso de Clock Para que o flip-flop SR b´sico seja controlado por uma seq¨ˆncia de pulsos de clock, basta trocarmos a ueos dois inversores por portas NAND, e as outras entradas destas portas, injetarmos o clock. O circuitoficar´, ent˜o: a a Quando a entrada clock assumir o valor 1, o circuito ira comportar-se como um flip-flop SR b´sico. aTeremos ent˜o, a seguinte tabela verdade: a S R Qf 0 0 Qa 0 1 0 1 0 1 1 1 N˜o permitido a Esse circuito ira mudar de estado apenas quando o clock for igual a 1, em outras palavras,o circuito ir´ mudar de estado somente na chegada de um pulso de clock. a Diagrama de Estados
  22. 22. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 23 Figura 2.3: Flip-Flop SR Bloco com clock Figura 2.2: Flip-Flop SR discreto com clock Clock S R Q Figura 2.4: Diagrama de Estados do Flip-Flop SR2.1.3 Flip-Flop JK O flip-flop JK, nada mais e que um SR realimentado de maneira mostrada na figura a seguir, essaoutra forma de realimenta¸ao elimina o estado indefinido do flip-flop SR. c˜ A tabela verdade fica: J K Qa Qa S R Qf 0 0 0 0 1 Qa 1 0 0 1 0 Qa 2 0 1 0 1 0 3 0 1 1 0 0 4 1 0 0 1 1 5 1 0 1 0 1 6 1 1 0 1 Qf 7 1 1 1 0 Qf
  23. 23. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 24 Figura 2.6: Flip-Flop JK Bloco Figura 2.5: Flip-Flop JK discreto OBS:Vale ressaltar para que o circuito assim funcione como desejado, deve-se retirar o clock logoap´s as duas entradas tenham sido iguais a 1. o2.1.4 Flip-Flop JK com entradas Preset e Clear O Flip-Flop JK poder´ assumir valores Q = 1 ou Q = 0 mediante a utiliza¸ao das entradas Preset a c˜(Pr) e Clear (Clr). Estas entradas s˜o inseridas no circuito da seguinte forma: a Figura 2.7: Flip-Flop JK com Preset Clear Figura 2.8: Flip-Flop JK com Preset Clear As entradas Preset e Clear n˜o podem assumir valores zero simultaneamente, pois acarretaria a asa´ uma situa¸ao n˜o permitida. A entrada Clear e tamb´m denominada de Reset. ıda c˜ a e CLR PR Qf 0 0 N˜o permitido a 0 1 0 1 0 1 1 1 Funcionamento Normal2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo) O flip-flop JK como foi visto, resolveu o problema anteriormente visto, quando as entradas J e Kforem iguais a 1 porem, este circuito apresenta uma caracter´ ıstica indesej´vel, quando o clock for igual aa 1, teremos o circuito funcionando como um sistema combinacional, pois a entrada J e K estar˜o aliberadas. Para solucionarmos o problema utilizaremos o circuito abaixo:
  24. 24. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 25 Figura 2.9: Flip-Flop JK Master-Slave2.1.6 Flip-Flop T Esse e um flip-flop JK com a particularidade de possuir as entradas J e K curto circuitadas (umaligada a outra), logo quando J assumir valor 1, K tamb´m assumira o valor 1, e quando J assumir evalor zero, K tamb´m. e Figura 2.10: Flip-Flop T2.1.7 Flip-Flop D Esse e um flip-flop JK com a particularidade de possuir as entradas J e K invertidas. Logo, nesseflip-flop, teremos as seguintes entradas poss´ ıveis: J=0 e K=1; J=1 e K=0.Ex1 :Projetar um sistema bloqueador de bˆbados num carro. A seq¨ˆncia da senha devera ser 101 e ueEx2 :Projetar um sistema seq¨ encial s´ u ıncrono que simule um dado eletrˆnico. Utilizar flip-flop JK. o
  25. 25. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 26 Figura 2.11: Flip-Flop DEx3 :Projetar um sistema seq¨ encial s´ u ıncrono usando flip-flop JK que acionado por um gerador de clock em um display de 7 segmentos de forma seq¨ encial e c´ u ıclico, as letras que comp˜em o o nome: LEAO.
  26. 26. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 27 Registradores2.2 Registradores de Deslocamento Os flip-flop podem armazenar durante o per´ ıodo em que sua entrada de clock for igual a 0, um bitapenas (sa´ Q). Porem quando necessitarmos guardar um informa¸ao de mais de um bit, o flip-flop ıda c˜ira tornar-se insuficiente. Contornar tal problema costuma-se utilizar no circuito o que se denominaRegistradores de Deslocamento (Shift Register ). Assim com um certo n´ mero de flip-flop do tipo uRS ou JK mestre-escravo ligados de tal forma que as sa´ ıdas de cada bloco alimentem as entradasS e R, respectivamente, do flip-flop seguinte, sendo que, o primeiro ter´ suas entradas S e R ligadas ana forma de um flip-flop tipo D (R=S). O circuito abaixo exemplifica um Registrador de Deslocamento. Figura 2.12: Registrador de Deslocamento Simples Veremos ent˜o algumas aplica¸oes do registrador de deslocamento. a c˜2.2.1 Conversor S´rie-Paralelo e O Registrador de deslocamento pode ser utilizado para converter uma informa¸ao s´rie em par- c˜ ealela. A configura¸ao b´sica, nessa situa¸ao, para uma informa¸ao de 4 bits, teremos: c˜ a c˜ c˜ Figura 2.13: Conversor S´rie - Paralelo e Fazendo a seguinte entrada serie 1010 no circuito acima teremos a tabela verdade da seguinte forma: Informa¸ao c˜ Descidas do Clock Q3 Q2 Q1 Q0 0 1 Pulso 0 0 0 0 1 2 Pulso 0 3 Pulso 1 4 Pulso Por esse motivo o circuito acima e conhecido como Registrador de Deslocamento.
  27. 27. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 282.2.2 Conversor Paralelo - S´rie e Para entrarmos com uma informa¸ao paralela, necessitamos de um registrador que apresente as c˜entradas Preset e Clear, pois e atrav´s destas que fazemos com que o Registrador armazene a in- eforma¸ao paralela. O registrador com essas entradas e representado abaixo: c˜ Figura 2.14: Conversor Paralelo - S´rie e Antes de come¸armos, vamos rever o funcionamento das entradas ENABLE e PRESET. Quando ca entrada enable estiver em zero, as entradas preset (PR) dos flip-flop permanecer˜o no estado 1, afazendo com que os flip-flop atuem normalmente. Quando a entrada enable for igual a 1, as entradaspreset dos flip-flop assumir˜o os valores complementares das entradas PR3, PR2, PR1 e PR0. a Para que o registrador de deslocamento funcione como conversor paralelo s´rie, necessitamos limp´- e alo e logo em seguida, introduzir a informa¸ao como j´ descrito, recolhendo na sa´ Q0 a mesma c˜ a ıdainforma¸ao de modo serie. E f´cil de notar que a sa´ Q0 assume primeiramente o valor I0 e a cada c˜ a ıdadescida do pulso de clock, ira assumir seq¨ encialmente os valores I1, I2, I3. u Informa¸ao c˜ Descidas do Clock Q3 Q2 Q1 Q0 0 1 Pulso 0 0 0 0 1 2 Pulso 0 3 Pulso 1 4 Pulso
  28. 28. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 29 Contadores2.3 Contadores S˜o sistemas seq¨ enciais que contam o numero de pulsos que ocorre em sua entrada durante um a ucerto intervalo de tempo. A indica¸ao da contagem e dada na base 2 e obtida atrav´s das sa´ c˜ e ıdasbin´rias do contador. Existem dois tipos b´sicos de contadores: a aa)Os Ass´ ıncronos - dos quais as transi¸oes dos Flip-Flop n˜o s˜o simultˆneos. c˜ a a ab)Os S´ ıncronos - dos quais as transi¸oes dos Flip-Flop s˜o simultˆneas e geradas por um sinal de clock. c˜ a a2.3.1 Contadores Ass´ ıncronos S˜o caracterizados por n˜o terem entradas de clocks comuns. Essa se faz apenas no 1 flip-flop e a aas outras entradas de clock dos outros flip-flop ser˜o fun¸oes das sa´ a c˜ ıda. Os contadores ass´ ıncronospodem ter m´dulos bin´rio e m´dulos n˜o bin´rio. o a o a a Figura 2.15: Contador Ass´ ıncrono A principal caracter´ ıstica de um contador de pulso e representar o c´digo BCD 8421. Seu circuito ob´sico apresenta um grupo b´sico de 4 flip-flop JK mestre-escravo os quais possui as entradas J=K=1. a aclockQ0Q1Q2Q3 Figura 2.16: Diagrama de estado
  29. 29. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 302.3.2 Contadores S´ ıncronos Neste tipo de contador todos os flip-flop s˜o liberados na mesmo instante, pois estes contadores apossuem as entradas de clock curto-circuitadas, ou seja, o clock aciona todos os flip-flop simultanea-mente. A indica¸ao da contagem pode ser obtida diretamente das sa´ c˜ ıdas dos flip-flop ou atrav´s de ecircuitos combinacionais. O numero de flip-flop necess´rios para cada contador depende do modulo ado contador apartar da seguinte express˜o: 2 n−1 ≤ M ≤ 2n , onde n e o numero de flip-flop. Para aestudarmos os contadores s´ ıncronos devemos sempre escrever a tabela verdade, estudando assim quaisdevem ser as entradas J e K dos v´rios flip-flop e que estes assumam o estagio seguinte. a Para isso devemos lembrar ent˜o da tabela verdade do JK. a J K 0 → 0 0 X 0 → 1 1 X 1 → 0 X 1 1 → 1 X 0 Ex: Utilizando flip-flop JK com Preset-Clear projetar um contador c´ ıclico para a seq¨ˆncia abaixo: ue 0 → 1 → 2 ↑ ↓ 5 ← 4 ← 3
  30. 30. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 31 Sistema de Projetos2.4 Sistema de Projetos de Subsistemas Seq¨ enciais u O projeto de subsistemas (pequenos sistemas b´sicos) seq¨ enciais seguem os seguintes passos: a ua)A partir da descri¸ao verbal do sistema deve-se construir um diagrama de estados no qual s˜o iden- c˜ a tificados os v´rios estados distintos que o sistema apresenta, as transi¸oes que devem ocorrer entre a c˜ esses estados, assim como as sa´ıdas que devem ser produzidas.b)Os diferentes estados identificados dever˜o ser designados(identificados)pelas combina¸oes das sa´ a c˜ ıdas dos flip-flop utilizados no sistema.c)As transi¸oes entre estados desejados ser˜o produzidas pela aplica¸ao adequada de vari´veis da ex- c˜ a c˜ a cita¸ao nas entradas do flip-flop de modo a produzir as mudan¸as adequadas. Essas vari´veis ser˜o c˜ c a a criadas a partir das vari´veis de estado (sa´ dos flip-flop). a ıdad)As vari´veis de sa´ dever˜o ser criadas a partir das vari´veis de estado de acordo com a descri¸ao a ıda a a c˜ do sistema. Os sistemas seq¨ enciais poder˜o ser s´ u a ıncronos quando todos os flip-flop receberem o mesmo clock,enquanto o sistema reagir apenas aos sinais presentes na entrada simultaneamente com o clock, ouser˜o ass´ a ıncronos quando o sistema reagir aos sinais de entrada no instante que esses forem aplicados,neste caso n˜o existira um clock unico para os flip-flop. a ´ J K X Y Z 0 → 0 0 X 0 0 1 0 → 1 1 X 0 1 0 1 → 0 X 1 1 0 0 1 → 1 X 0 1 1 1 Ex: Dimensionar um sistema seq¨ encial s´ u ıncrono que recebendo em sua entrada 2 informa¸oes c˜bin´rias X e Y (sincronizadas com o clock), produz uma sa´ unica Z, sempre que pela terceira vez a ıda ´consecutiva as 2 entradas, X e Y forem iguais. Toda vez que o sistema produzir uma sa´ Z=1 devera ıdase rearmar para iniciar uma nova codifica¸ao. c˜
  31. 31. Eletrˆnica Digital - 2a Unidade - Prof. Vitor Le˜o Filardi o a 32Figura 2.17: Uma das poss´ ıveis resolu¸ao do exerc´ c˜ ıcio
  32. 32. Cap´ ıtulo 3Terceira Unidade3.1 Conversores A/D e D/A3.1.1 Introdu¸˜o ca A maioria dos dados obtidos de sensores comuns, tais como sensores de temperatura, intensidadeluminosa, posi¸ao, tens˜o, corrente e etc. fornecem sinais anal´gicos, ou seja, uma tens˜o que ´ pro- c˜ a o a eporcional a grandeza medida e que varia de forma cont´ ` ınua numa faixa de valores. No entanto, a maioria dos equipamentos modernos que fazem a aquisi¸ao de dados destes sensores, c˜trabalha com t´cnicas digitais. Isso significa que o dado anal´gico, preciso ser convertido para a forma e odigital. Para fazer esta convers˜o s˜o utilizados circuitos denominados conversores anal´gico-digital, a a oou simplesmente A/D, como seu pr´prio nome indica, realiza a convers˜o de sinais, cuja amplitude o avaria continuamente em sinais digitais correspondentes a amplitude do sinal original. ` Para converter se faz o uso de um comparador de tens˜o ou corrente - variando de acordo com a aaplica¸ao - que ir´ comparar o sinal anal´gico com o valor de referˆncia. c˜ a o e Desta forma os circuitos A/D devem preencher certos requisitos importantes quanto ao seu desem-penho que s˜o: a •Quantiza¸ao; c˜ •Taxa de Amostragem e; •Linearidade.
  33. 33. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 343.1.2 Quantiza¸˜o ca Entre os dois valores extremos da escala de valores anal´gicos que devem ser convertidos para a oforma digital existem infinitos valores intermedi´rios, o que justamente caracteriza uma grandeza que avaria de forma an´loga ou anal´gica. a oEntretanto, quando passamos um valor qualquer entre os dois valores extremos incluindo-os, n˜o pode- amos representar qualquer quantidade, pois precisar´ ıamos para isso de um n´ mero infinito de bits. u Assim, por exemplo, se utilizarmos na convers˜o 4 bits, teremos a possibilidade de representar aapenas 16 valores na escala total de valores anal´gicos, e se usarmos 8 bits poderemos representar 256 ovalores, conforme indica a figura 3.1.Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a convers˜o, os ”degraus”da aescada de convers˜o ter˜o 0,5 V de altura, o que significa que este conversor ter´ uma resolu¸ao de a a a c˜0,5 V. Se usarmos um conversor A/D de 8 bits (256 ”degraus”de resolu¸ao) para fazer um volt´ c˜ ımetrode 0 a 10 V por exemplo, a resolu¸ao deste volt´ c˜ ımetro ser´ de 10/256 ou pouco menos de 0,04 V. a Figura 3.1: Escala de convers˜o a Este comportamento ”digital”pode ser observado em muitos instrumentos comuns, tais como osmult´ımetros digitais em que, se a grandeza medida estiver num valor intermedi´rio entre dois degraus ada resolu¸ao do conversor A/D, o valor apresentado no display oscilar´ entre eles. c˜ a Evidentemente, tanto maior ´ a precis˜o na convers˜o mais bits ser˜o utilizados pelo conversor. e a a aTipos com 8 a 16 bits s˜o comuns nas aplica¸oes industriais e em medidas, dependendo da quantidade a c˜de ”passos”desejados na convers˜o ou a resolu¸ao. a c˜3.1.3 Taxa de Amostragem Muitos processos de aquisi¸ao de dados de sensores, de processos ou de outras aplica¸oes precisam c˜ c˜ser r´pidos. Uma placa de aquisi¸ao de dados de um instrumento de medida que projete uma forma a c˜de onda, desenhe um gr´fico na tela de um PC representando um processo dinˆmico ou mesmo um a ainstrumento digital simples como um mult´ ımetro, devem estar constantemente em andamento. Um oscilosc´pio digital, por exemplo, deve medir as tens˜es instantˆneas de um sinal em diversos o o apontos ao longo de um ciclo para poder ”desenhar”esta forma de onda com precis˜o na tela. Se a afreq¨ˆncia do sinal for alta, isso implica a necessidade de se fazer amostragens num tempo extrema- uemente curto.
  34. 34. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 35 Os conversores A/D podem ser encontrados em tipos que tˆm freq¨ˆncias de amostragem numa e ueampla escala de valores. Os tipos mais r´pidos tˆm suas velocidades especificadas em MSPS (Mega a eSamples Per Second ou Mega Amostragens Por Segundo). Uma m´quina industrial ou um instrumento de uso geral como um mult´ a ımetro pode usar conver-sores A/D relativamente lentos com taxas ou velocidades de amostragens de at´ algumas unidades epor segundo. Um mult´ ımetro digital comum, por exemplo, faz de 1 a 10 amostragens por segundoapenas, dependendo do tipo. Todavia, um oscilosc´pio digital ou virtual que precise observar uma oforma de onda de 10 MHz, deve, para ter uma defini¸ao razo´vel, realizar pelo menos 100 milh˜es de c˜ a oamostragens por segundo (10 pontos por ciclo).3.1.4 Linearidade A curva de convers˜o da grandeza anal´gica para a forma digital deve ser linear para um bom a oconversor. Isso significa que n˜o existem desvios na correspondˆncia entre o valor anal´gico e a sa´ a e o ıdadigital ao longo da escala de valores em que o conversor deve trabalhar. No entanto, na pr´tica podem ocorrer pequenos desvios, de acordo com o que mostra a figura 3.2. a Figura 3.2: Grau de linearidade da convers˜o a Isso quer dizer que, em determinadas faixas de valores, a convers˜o pode ser menos precisa. Esta aimprecis˜o ´ mais grave nos tipos de maior defini¸ao, pois os desvios podem ter a mesma ordem de a e c˜grandeza que os ”degraus”da escada de convers˜o, afetando assim a precis˜o final da mesma. a a3.2 Desenvolvimento Para fazer uma convers˜o de sinais anal´gicos para a forma digital existem diversas t´cnicas que a o es˜o empregadas nos circuitos comerciais, muitas delas encontradas em circuitos integrados que s˜o a a”embutidos”(embedded) em aplica¸oes mais complexas, os quais fazem o controle de m´quinas e c˜ aequipamentos. Analisamos as tecnologias mais empregadas para esta finalidade come¸ando com o bloco comum ca todos os conversores, que ´ o circuito de amostragem e manuten¸ao (sample and hold). e c˜ O valor dos sinais anal´gicos que devem ser convertidos para a forma digital corresponde a um odeterminado instante, cuja dura¸ao, em alguns casos, n˜o vai al´m de alguns milion´simos de segundo. c˜ a e e Assim, um primeiro bloco importante do conversor ´ um circuito que lˆ o valor do sinal a ser e econvertido num determinado instante e o armazena de modo que, mesmo que o sinal varie depois, oscircuitos que fazem a convers˜o tˆm numa mem´ria seu valor. Este circuito ´ ilustrado em blocos na a e o efigura 3.3. O sinal a ser amostrado ´ amplificado por um buffer de entrada cuja finalidade ´ n˜o carregar o e e acircuito externo, e ao mesmo tempo proporcionar isolamento do circuito de convers˜o. a
  35. 35. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 36 Figura 3.3: Diagrama de blocos de um conversor A/DNa sa´ deste circuito temos uma chave eletrˆnica ou chaveador, que determina o instante exato em ıda oque a leitura do sinal deve ser feita. A chave fecha ent˜o por uma fra¸ao de segundo (numa freq¨ˆncia a c˜ ueque depende da velocidade de amostragem) permitindo que o sinal carregue o capacitor C. Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o valor dagrandeza anal´gica a ser convertida. Esta tens˜o no capacitor ´ mantida no circuito conversor atrav´s o a e ede um buffer de sa´ durante o tempo que ele necessita para isso. ıda Na figura 4 temos um gr´fico que indica de que modo a tens˜o de entrada varia e o circuito de a ` aamostragem e reten¸ao mant´m a sa´ constante durante os intervalos de convers˜o (que correspon- c˜ e ıda adem aos ”degraus”). Figura 3.4: Escala de convers˜o a3.2.1 Aplica¸˜o ca Desenvolvendo um pequeno programa no Matlab 6.0 podemos exemplificarmos melhor toda estateoria aqui mostrada. A onda fundamental tem uma freq¨ˆncia de 120 Hz e est´ defasada em 60 o , ue aatribu´ ımos valores de quantiza¸ao de: 4, 8 e 12 Bits e taxa de amostragem de: 240, 600 e 1000 Hz c˜(respeitando a freq¨ˆncia de Nyquist). ue Primeiramente o nosso programa vai marcar os tempos que ser˜o armazenados com seus respectivos avalores anal´gicos para posteriormente serem quantizados e assim aplicando a transforma discreta de oFourier reconstituir o sinal amostrado. Nos gr´ficos abaixo, podemos verificar que em se tratando de um sinal digital, n˜o existe valores a anegativos na quantiza¸ao, o que pode ocorrer que vemos em mult´ c˜ ımetros digitais ou outros aparelhoss˜o um bit a mais inserido posteriormente a quantiza¸ao para sinaliza¸ao se aquele valor se trata de a c˜ c˜um valor negativo ou positivo, o que n˜o interfere em nada na convers˜o, com mencionei ´ apenas a a euma sinaliza¸ao para o usu´rio. c˜ a
  36. 36. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 37 Figura 3.5: Quantiza¸ao em 4 bits de resolu¸ao c˜ c˜ Figura 3.6: Quantiza¸ao em 8 bits de resolu¸ao c˜ c˜ Figura 3.7: Quantiza¸ao em 12 bits de resolu¸ao c˜ c˜
  37. 37. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 38 Existem v´rias formas de se construir conversores A/D, sendo que cada um tem a sua carac- ater´ ıstica de funcionamento que deve ser levada em conta, na hora de se construir e/ou escolher paraa sua aplica¸ao. Temos uma rela¸ao de poss´ c˜ c˜ ıveis combina¸oes: c˜ •Conversor A/D com comparador em paralelo; •Conversor A/D com rampa em escada; •Conversor A/D de aproxima¸oes sucessivas; c˜ •Conversor A/D de rampa unica; ´ •Conversor A/D de rampa dupla e; •Sigma-Delta. O Sigma-Delta ´ um das importantes t´cnicas de convers˜o A/D, utilizada em que se deseja uma e e aalt´ ıssima velocidade de convers˜o, como nos DSPs (Digital Signal Processing). a Portanto, vimos que a convers˜o do sinal anal´gico para o digital sempre existe uma perda de a oinforma¸ao seja ela de amplitude - caracter´ c˜ ıstica da quantidade de bits utilizados - ou de fase do sinal- caracter´ ıstica da taxa de amostragem empregada. Vimos que o erro m´ximo que pode ocorrer na quantiza¸ao ´ de metade do valor de n´ a c˜ e ıvel daquantiza¸ao assim sendo quanto maior for o n´ mero de bits do conversor menor ser´ o seu erro. c˜ u a O erro de ”Aliasing” ´ facilmente evitado utilizando o teorema da amostragem que ”Para que uma edeterminada freq¨ˆncia f1 do sinal anal´gico seja ou possa ser completamente reconstitu´ a taxa ue o ıdaamostral, no processo de digitaliza¸ao, deve ser no m´ c˜ ınimo igual a 2*f1” Conhecidas as imperfei¸oes da convers˜o podemos ent˜o saber quais os fatores que influem na c˜ a aescolha de um conversor A/D e assim prever melhor os ajustes que sistema dever´ sofrer, pois j´ ´ a aesabido as suas fraquezas.
  38. 38. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 39 Multiplexadores e Demultiplexadores3.3 Multiplexadores No nosso dia a dia lidamos com v´rios sistemas que utilizam multiplexadores e demultiplexadores, ao mais comum deles e o aparelho de som de nossa residˆncia, em uma chave seletora, selecionamos equal fonte sonora a qual utilizaremos (Vinil, CD, Tape, Radio, MD, etc.). A chave seletora ent˜o aespecifica qual o canal de comunica¸ao que ser´ utilizado, conhecida tamb´m como via de dados, e c˜ a eassim, est´ informa¸ao ser´ amplificada e transmitida para os auto-falantes. Assim de uma maneira a c˜ ageral, o MUX, seleciona um entre v´rios sinais de entrada e o envia para a sa´ a ıda. Um multiplexador digital ou seletor de dados ´ um circuito l´gico que aceita diversos dados digi- e otais de entrada e seleciona um deles, em um certo instante, para a sa´ıda. O roteamento do sinal de ıda e ¸˜entrada desejado para a sa´ ´ controlado pelas entradas de SELEC AO (conhecidas tamb´m como eENDERECOS). ¸ O multiplexador atua como uma chave digital controlada de v´rias posi¸oes, onde o c´digo digital a c˜ oaplicado nas entradas de SELECAO ¸ ˜ controla qual ser´ a entrada de dados chaveada para a sa´ a ıda. ıda a o ¸˜Por exemplo, a sa´ ser´ igual a entrada de dados I0 para um determinado c´digo de SELEC AO; e a o ¸˜assim ser´ igual a I1 para um outro determinado c´digo de SELEC AO; e assim por diante. Em outraspalavras, um multiplexador seleciona 1 entre N dados de entrada e transmite o dado selecionado paraum unico canal de sa´ ´ ıda. Isto ´ chamado de multiplexa¸ao. e c˜ Figura 3.8: Circuito de um multiplexador de 2 entradas Uma outra aplica¸ao para um multiplexador seria utiliz´-lo como um conversor paralelo-s´rie um c˜ a evez que o seu princ´ ıpio de funcionamento se adequa a tal finalidade.3.4 Demultiplexadores Um multiplexador recebe varias entradas e transmite uma delas para a sa´ Um demultiplexador ıda(DEMUX) realiza a opera¸ao inversa: ele recebe uma unica entrada e a distribui por v´rias sa´ c˜ ´ a ıdas. o ¸˜Assim como no multiplexador, o c´digo de SELECAO de entrada determina para qual sa´ entrada ıdade DADOS ser´ transmitida. Em outras palavras,o demultiplexador recebe uma fonte de dados e aseletivamente a distribui para 1 entre N sa´ ıdas, como se fosse uma chave de varias posi¸oes. c˜ As aplica¸oes desses dispositivos s˜o in´ meras desse de sistemas de seguran¸a sistemas complexos c˜ a u cde telecomunica¸oes. Para todas as essas aplica¸oes os dois dispositivos devem ser previamente sin- c˜ c˜cronizados para que as entradas serem as mesmas nas sa´ ıdas.
  39. 39. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 40 E A B S Figura 3.9: Circuito de um demultiplexador de 2 entradas Circuitos Aritm´ticos e3.5 Circuitos Aritm´ticos e Como vimos anteriormente os circuitos combinacionais, vamos encontrar alguns circuitos impor-tantes de grande utilidade e que s˜o a essˆncia da computa¸ao hoje existente. S˜o os circuitos ar- a e c˜ aitm´ticos tamb´m muito conhecidos como ULA (Unidade Logica Aritmetica). e e3.5.1 Meio Somador Como sabemos, os computadores trabalham na forma bin´ria e j´ ´ de se esperar que o mesmo a aefaca suas opera¸oes na forma bin´ria. Relembrando a soma de dois n´ meros bin´rios teremos: c˜ a u a 1 0 1 0 1 + 0 + 0 + 1 + 1 - - - - 0 1 1 10 Montando a tabela verdade teremos: A B Sa´ (S) ıda Transporte (Ts) 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 O diagrama de blocos seria as sa´ ıdas receptivas a uma porta l´gica especifica como para sa´ S o ıdateremos um XOR e para Ts teremos uma AND. Esse circuito denominado Meio Somador e tamb´m econhecido como Half-Adder, termo derivado do inglˆs. e3.5.2 Somador Completo O meio somador possibilita efetuar a soma de n´ meros bin´rios com 1 algarismo. Mas o mundo u areal se faz necess´rio que esta soma seja efetuadas com um numero maior algarismo. Para satisfazer aestas condi¸oes o circuito necessita de uma entrada de transporte proveniente de uma sa´ de trans- c˜ ıdaporte anterior. Para melhor compreens˜o, vamos analisar o caso da soma a seguir: a
  40. 40. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 41 Desta forma a tabela verdade ficaria do seguinte modo: A B Te S Ts 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Colocando no mapa de Karnaugh, teremos o esquema do circuito conhecido como Full Adder. Ex1: Montar um sistema que some em BCD.3.5.3 Meio Subtrator Vamos fazer um flashback no assunto para podermos montar as tabelas verdades equivalentes. 0-0=0 0-1=1 e empresta 1 1-0=1 1-1=0 Vamos montar a tabela verdade de uma subtra¸ao de dois n´ meros bin´rios de 1 algarismo. c˜ u a A B Sa´ (S) ıda Transporte (Ts) 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 Assim de forma an´loga ao o circuito meio somador teremos a seguinte simplifica¸ao: a c˜ S=A exclusivo ou B ¯ Ts= A + B
  41. 41. Eletrˆnica Digital - 3a Unidade - Prof. Vitor Le˜o Filardi o a 423.5.4 Subtrator Completo Novamente, o meio somador nos permite efetuar a subtra¸ao de apenas n´ meros com 1 algarismo. c˜ uPara satisfazer uma subtra¸ao completa, devera ser inserida novamente uma entrada de transporte c˜para que se possa montar tal circuito.Assim teremos a seguinte tabela verdade: A B Te S Ts 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 Novamente aplicando Karnaugh teremos o circuito simplificado do Subtrator Completo. Ex: Montar um sistema que efetue a subtra¸ao de 2 n´ meros bin´rios codificados em BCD. c˜ u a

×