VHDL

  • 286 views
Uploaded on

 

  • Full Name Full Name Comment goes here.
    Are you sure you want to
    Your message goes here
    Be the first to comment
No Downloads

Views

Total Views
286
On Slideshare
0
From Embeds
0
Number of Embeds
0

Actions

Shares
Downloads
1
Comments
0
Likes
1

Embeds 0

No embeds

Report content

Flagged as inappropriate Flag as inappropriate
Flag as inappropriate

Select your reason for flagging this presentation as inappropriate.

Cancel
    No notes for slide

Transcript

  • 1. Universidade do ContestadoCurso de Sistemas de informaçãoDaiana Paula de Ávila2ª fase Concórdia, 13 de outubro de 2011VHDL A letra V da palavra VHDL significa Very High Speed Integrated Circuit(Circuito Integrado de Alta Velocidade) e as demais letras, HDL significam HardwareDescription Language. Esse nome complicado foi criado pelo departamento dedefesa dos Estados Unidos, que foi a primeira instituição a reconhecer as suasvantagens. O VHDL foi criado visando simulação, modelagem e documentação,mas acabou recebendo mais tarde a possibilidade de síntese, com o objetivo de seautomatizar o projeto de circuitos. O VHDL ganhou popularidade fora do ambiente militar, graças ao IEEE(Institute of Electrical and Electronics Engineering) que estabeleceu padrões paratornar a linguagem universal. Com as ferramentas atuais, pode-se especificar umcircuito a partir de seu comportamento ou de sua estrutura, em vários níveis. MODELAGEM DE INTERFACES Declaração Entity – Descreve as portas entradas/saídas de um módulo:
  • 2. Etapas de projeto usando VHDL:Comentários: Apesar de o compilador ignorar todo o texto que está escrito comocomentário, os comentários tem uma grande importância durante o projeto. Comcomentários e um pouco de bom senso é possível criar um código limpo e legível.Diferentemente de outras linguagens de programação, na VHDL os comentários sãoescritos depois de dois traços como mostra a Figura 1.Figura 1. Exemplo de comentário.Entidade: Uma entidade de projeto pode representar uma simples porta lógica como umsistema completo e é composta de duas partes: declaração da entidade earquitetura. A declaração da entidade define a interface com o ambiente exterior,
  • 3. como, por exemplo, as entradas e saídas. A Figura 2 mostra a declaração dos 4modos de porta, e eles são: 1. IN – apenas entrada 2. OUT – apenas saída 3. BUFFER – saída que controla sinal interno 4. INOUT – porta bidirecionalFigura 2. Declaração de portas.Arquitetura: A arquitetura contém a parte lógica da entidade utilizando suas entradas esaídas. Ainda é possível declarar sinais internos dentro da arquitetura, estes sinaissão chamados classes. São elas: 1. CONSTANT - define um objeto com valor estático. 2. VARIABLE – são objetos que podem ter o seu valor alterado, e são usadasem regiões de código seqüencial. 3. SIGNAL - são objetos que podem ter o seu valor alterado, e são usadasem regiões de código concorrente ou seqüencial. É bom lembrar que a porta deuma entidade realiza a declaração de um sinal. Existe uma diferença na atribuição de sinais entre VARIABLE e SIGNAL. AFigura 3 simboliza essa diferença.Figura 3. Atribuição de valores.
  • 4. Tipos de Objeto: Tipo Valor Exemplos predefinido BIT Um, zero 1, 0 Verdadeiro, BOOLEAN TRUE, FALSE falso Caracteres CHARACTER a, b, c, A, B, C, ? ASCII -231-1 até 231- 123, 8#173#, INTEGER 1 16#7B# BIT_VECTOR 1,0 "1001", B"10_10" STRING Tipo character “texto”Tabela 1. Tipo de Objetos.Operadores:Uma boa dica para se usar os operadores é empregá-los entre parêntesis paradefinir a ordem as operações. E devido à rigidez da linguagem VHDL com relaçãoaos tipos, os operandos de uma operação geralmente são do mesmo tipo. A Tabela2 mostra os operandos em ordem crescente de precedência. Precedência Classe Operadores and or nand nor xor Menor Lógicos xnor Relacionais = /= < <= > >= Deslocamento sll srl sla sra rol ror Adição +-& Sinal +- Multiplicação * / mod rem Maior diversos ** abs notTabela 2. Tipo de Operadores.Referências:http://www.vhdl.com.br/
  • 5. www.dimap.ufrn.brwww.microeletronica.unifei.edu.brhttp://im.ufba.br/pub/MATA48/WebHome/Introdu%E7%E3o_ao_VHDL_(Alirio).pdf